

並列リダクション戦略の実現を目的とする データフローアーキテクチャについて

A Dataflow Machine Architecture for
Parallel Reduction

国持 良行 関本 彰次

Yoshiyuki KUNIMOCHI Shouji SEKIMOTO

静岡大学工学部

Faculty of Engineering, Shizuoka University

あらまし 一定の並列リダクション戦略による式の評価をデータフローマシンの上で実現するためのデータフローアーキテクチャについての一提案を行なう。通常、グラフリダクションマシンにより式の評価をする場合、式の遅延評価、式の共有、関数の効率の良い再帰呼出し、及び記憶域の再利用等は比較的容易に実現されるが、データフローアーキテクチャを用いてそれらを実現する方法についてはあまり知られていない。本研究では、グラフリダクションマシンで実現されるこれらの機能を効果的にデータフローマシンで実現することを試みる。

Abstract We propose an architecture for the dataflow machine which evaluates λ -expressions by using a parallel reduction strategy. The dataflow machine realizes effective recursive function call, and the techniques, usually implemented in graph reduction machines, such as lazy evaluation, shared expressions and garbage collection.

1. まえがき

関数型言語の並列処理系の一形式として(並列)グラフリダクションマシン(GRマシン)がある。所で、GRマシンでは、変数への引数の配分、変換可能な式(リデックス)を特定の戦略に基づき選出するのに必要な式の走査、更には上記の処理及びリデックスの変換時におけるリスト処理に伴なう記憶域管理等に通常多くのオーバヘッドを費やす難点が見られ、その解決が必要とされている。本研究では、上記の問題点の改善を計かるための一つの方法として、特定のリダクション戦略[1]をとるGRマシンに着目し、そのマシンが式の評価時にとる各動作をデータフローマシン(DFマシン)を用いて実現することを試みる。即ち、関数型言語による式の評価を[1]のリダクション戦略に基づき実行するDFマシンの一つの構成法を提案し、GRマシンがもつ上記オーバヘッドをDFマシンの採用により改善することを試みる。

関数型言語の処理系をDFマシンで実現しようとする

場合に検討が必要とされる幾つかの問題点が存在する。その主な点としては、(i)関数の(再帰的)呼出しに要するオーバヘッド、(ii)遅延評価、特に利用者定義関数の引数のそれに関する機能の実現、(iii)高階関数の取扱い、及び(iv)リダクション戦略の組込み等が挙げられる。

本稿で示すDFマシンでは、上記(i)については、命令(アクタ)を演算子と結果の行き先からなる命令コード部と引数列等からなるデータコード部に分解表現し、かつ相対番地方式を用いたプログラム構造を採用することにより、関数呼出しによるその本体の複写を不要にし、そのためのオーバヘッドを避ける方式をとっている。また、特殊な記憶参照機能を追加することにより、相互参照の制御と記憶域管理の簡単化を計っている。(ii)については制御トークンの利用の他に利用者定義関数の引数の遅延評価のための特殊アクタを採用することによって解決している。(iii)については[1]のリダクション戦略の拡張と合せて検討する必要があり、今回のDFマシンでは一般的な取扱いとしては組込まれていない。(iv)について

は上記(i)と(ii)に関して設けられた機能を用いることにより、関数型言語によるプログラムに関する[1]のリダクション戦略を組込んだ目的コードが本稿でのDFマシンに対して実現することを明らかにする。

2. 命令体系とそのプログラム構造

2-1 語の構造

本システムの記憶装置Mは複数の演算装置から共通に参照される。M内での参照単位である語はアクタの構成要素として使用される場合に域(フィールド)とも呼ぶこともある。また、語は状態部、型部と値部から構成される(図1)。状態部は語の参照に関する状態を、型部は保持する値の型を表す。番地型と番地並び型の語の値部は、論理的にベース部、B変位部、C変位部の三領域に区分され、それらの領域中の値であるベース β 、B変位 δ とC変位*i*の三重対 (β, δ, i) を用いて表現され、M中の番地を表す。 β は本システムでは、後述するD(又はI)ブロックの先頭番地として利用される。 δ はブロック内で後述するデータ(又は命令)セルと呼ばれる構造までの変位として利用され、*i*はセル内における語までの変位として利用される。これらの番地を表わす語は、その β が未定義の場合には相対番地を、定義されている場合には絶対番地を意味する。番地 (β, δ, i) はベース β と相対番地 (\pm, δ, i) の組合せと考えて、 (\pm, δ, i) を α と書いて、番地を $<\beta, \alpha>$ と略記する。このとき、 α 、 $<\pm, \alpha>$ 、 (\pm, δ, i) は形式は異なるが、同じ(相対)番地を意味するから、等号(=)で結んでこの関係を表す。一方、他の型の語の値部には単に各対象を表現する数値が入る。

2-2 アクタの形式とプログラム構造

帰納的表現による関数を計算する場合に、関数呼出しによって生じるオーバヘッドは効率上特に大きな影響を与える。そこで、著者らは、関数呼出しに際して関数本体の不要な複写を極力避け、かつ、実行に必要なアクタのみを取り出しえるアクタ形式及びプログラム構造の検討

0 1 2 3 4 5

状態	型	値

第0ビット：この語が定義されれば1、未定義ならば0
第1ビット：この語が参照不可ならば1、可ならば0
第2～第4ビット：語の型を表し、以下の型がある。

- 001：数値(整数)
- 010：論理
- 011：番地
- 100：関数名
- 101：番地並び(番地型の語の並びへの指示子)
- 111：消去
- 000：その他

図1 語の構造

(1) 概念的なアクタ形式

アクタ A = [I, D] :

icode	S	C	CT, arg-i	dest-j
-------	---	---	-----------	--------

(2) 本システムでのアクタ形式

命令セル I : icode dest-j

データセル D : S C CT, arg-i

図2 アクタの形式




図3 関数のプログラム構造

を行った。本稿での個々のアクタの詳細な仕様は次節に述べるとして、ここでは一般的なアクタの形式とプログラム構造について述ることにする。

通常、使用されるアクタAは図2の様に演算子icode、引数トークンの数S(演算に必要なトークンの数)、カウントC(発火までに必要な未到着トークンの数-1)、Aが制御トークン(CT)を必要とする時はCT、第*i*引数arg-i(*i* = 0,...,n)、1又は2つの行き先dest-j(*j* = 0,...,m)を1つのレコード形式として表される。これらに対して、本システムのアクタの形式では、図2のAを、命令セルと呼ばれるicode、dest-jから成る部分とデータセルDと呼ばれるS、C、もしあればCT、arg-iから成る部分に分割して表現する。そして、1つのアクタAを、IとDによりA = [I, D] のように、IとDの第1番目の語を、各々I[1]とD[1]のように表わすこととする。

本システムのプログラム構造、すなわち、関数Fの定義のプログラム構造は、Iブロック(I^F)と呼ぶ命令セルの列{I^F_k}_{k=1}^Nと原始Dブロック(D^B)と呼ぶブロックから成る(図3)。そして、D^Bは後述するヘッダ(H^B)と呼ばれる1つのレコードと継続するデータセルの列{D^B_k}_{k=1}^Nから成る。なお、I^Fは実行時に関数Fの各呼出しに対して共有されることになる。Dブロックについては、Fの各呼出しに対して、D^Bと同じ大きさの領域D^F(i > 0)が確保される。その際にD^BにはD^BからH^Bのみが複写される。

D^F中の他の領域は、この呼出しでFの定義から生じた

FP	BO	Cps	EVs	Ta	Ra	Bi	Size
----	----	-----	-----	----	----	----	------

FP : この関数がとる引数の個数
 BO : この関数の原始Dプロックのベース
 CPs : 評価された引数の値を関数本体へ配分するCPのarg-0域の相対番地を要素に持つ並びへの指示子
 EVs : 遅延引数に評価要求を出すEVのarg-0域の相対番地を要素に持つ並びへの指示子
 Ta : 関数本体で最初に制御トークンを必要とするアクタ群にCT "T"を出力するTGのCT域の相対番地
 Ra : RETaのarg-1域の相対番地
 Bi : この関数のIブロックの相対番地
 Size : 原始Dプロックの大きさ

図4 ハッダの形式

アクタ $A_{F_k} = [I_{F_k}, D_{F_k}]$ (但し、 $I_{F_k} = I_{E_k}$) の各引数 ($D_{F_k}[1]$ に書込まれるトークン) を生成するアクタ(生産者) A_{F_k} の実行によって書換えられる。また、上記 A_{F_k} と $A_{F'_k}$ において、 A_{F_k} のことを $A_{F'_k}$ の演算結果の消費者と呼ぶことにする。なお、任意の k ($k = 1, \dots, N$) について、 I_{F_k} と D_{F_k} ($i \geq 0$) の先頭位置は、各々 I_{F_k} と D_{F_k} ($i \geq 0$) の先頭位置から同じだけ変位している。このため命令セル間に初期化された語が存在する場合がある。ここに、初期化とは、語の各ビットを 0 にすることをいう。以後、初期化された語の状態を未定義であると呼ぶことにする。

ヘッダ H は図4のような8語のレコードである。その各語にはDプロックの確保、起動や解放に必要な情報が保持されている。尚、ヘッダ H の第1番目の語を $H[1]$ で表すことにする。

2-3 アクタの仕様

アクタ A は演算機能の種類、と制御トークン(CT)に関する属性 ϕ により分類される。但し、 CT は論理型トークン ("T" 又は "F") であるが、唯一例外として、後述するアクタ EV と INIT 間では CT "T" を番地型トークンで代用する。属性 ϕ には、 V 、 N 、 T 、と F の 4 つの型がある。V型のアクタは CT 域をもたないが、他の 3 つの場合はもつ。N型のアクタの CT 域の存在は、単に発火の一つ条件として CT の到着を待つためのものである。T(又はF)型のアクタは二種類の選択的な行き先(通常の引数トークンのそれと消去トークンのそれ)をもっている。そして、発火時に CT の値が "T"(又は "F") である場合、アクタ A の演算機能の種類に対応する結果を生成して、通常の行き先へ転送し、 "F" (又は "T") である場合、 A の現在入力されている各トークンを消去して、結果とは別の行き先へ消去トークンを転送する。

一方、アクタは演算機能別に六種類あり、各々の形式を図5に示す。以下に各アクタの機能を説明する。システム中の計算要素 Π_j は、発火可能アクタ $A_{F_k} = [I_{F_k}, D_{F_k}]$ (但し、 $I_{F_k} = I_{E_k}$) の D_{F_k} の先頭番地 $\langle \beta_{F_k}, \alpha_{F_k} \rangle$ を Cスケジューラを通じて、システム中の分配要素 Δ_k から受取る。なお、この番地 $\langle \beta_{F_k}, \alpha_{F_k} \rangle$ のことをアク

演算機能	アクタの形式								属性 ϕ
	命令セル				データセル				
(1) 演算	I	d0	d1	S	C	[#] _{CT}	a0	.. an	0 0 0 0
(2) AP	I	d0		S	C	[#] _{CT}	a0	.. an	0 0 ..
(3) EV	I	d0		S	C	[#] _{CT}	a0		0 ..
(4) INIT	I	d0	d1	S	C	a0			0 ..
(5) 戻り	I	d0		S	C	a0	a1	a2	0 ..
(6) 解放	I	d0		S	C	a0	.. an		0 ..

(注) i は icode の、 d_i は dest-i の、 a_i は arg-i のそれぞれ略記である。

*1 属性 ϕ が T 又は F 型のときに限って存在する。

*2 属性 ϕ が N 、 T 又は F 型のときに限って存在する。

*3 GMアクタのときに限って存在する。

図5 個々のアクタの形式

タ A の発火情報と呼ぶことにする。ここで β_{F_k} は D_{F_k} の属する D プロック D_{F_k} のベース(現在ベースと呼ぶ)であり、 α_{F_k} は β_{F_k} から D_{F_k} の先頭位置までの変位(相対番地)を示す。この時、 Π_j は D_{F_k} のヘッダの要素 $H[6]$ から I_{F_k} ($= I_{E_k}$) の属する I ブロック I_{F_k} ($= I_{E_k}$) の先頭番地 γ_{F_k} を取出し、 命令セル I_{F_k} ($= I_{E_k}$) の番地 $\langle \gamma_{F_k}, \alpha_{F_k} \rangle$ を生成する。そして、これをもとに I_{F_k} ($= I_{E_k}$) の各語の値を読み取り、更に $\langle \beta_{F_k}, \alpha_{F_k} \rangle$ を基にデータセル D_{F_k} の各語の値を読み取り、上記の属性 ϕ の型別動作と以下で述べる演算機能別動作を行なう。なおアクタ EV のデータセルの第二語は通常の記憶読み取り参照命令を用いるが、それ以外のデータセルの各語は読み取ると同時にその語を初期化する記憶参照命令 Id2 を用いる。しかるのち、演算結果 r と行き先 d とベース β からなる結果パケット PR $\langle\langle r, \beta, d \rangle\rangle$ を作り、 D スケジューラを通じて、 Δ_k に転送する。

(1) (組込み) 演算アクタ

算術、論理、複写(CP)等の組込み演算子に対応する組込関数(その各引数はストリクト)の適用を実行するアクタである(if のような遅延引数を含む組込み関数は本システムではアクタを組合せて実現される)。その動作は以下のようになる。 A_{F_k} の引数トークンを演算子に適用し、得られた適用結果 r 、この演算アクタの発火情報中の現在ベース β_{F_k} と dest-0 域の内容 d_a (語の内容を表す時には *印を識別名の前に置き、 *dest-0 のように表すこともある) から PR $\langle\langle r, \beta_{F_k}, d_a \rangle\rangle$ を作成し、 Δ_k に転送する。なお、複写アクタ CP のみが T 又は F 型をとりうる。そして、このとき、その CP には通常の行き先の他に、トークンの消去を通知するための消去トークンの行き先 dest-1 をもつ。また、 arg-0 域にあらかじめ "T" をもつ CP を TG アクタと定義する。

(2) AP アクタ

利用者定義関数の適用を行うアクタである。その動作は以下のようになる。

(i) arg-0 域の内容である関数名 G を基に、関数名表を走査し、 G に対応する原始 I プロック D_{F_k} のベース β_{F_k} を

取出す。 Π_j は D_j の大きさ ($H[7]$ に保持される) と同じ大きさの空き領域の確保要求を監視用演算装置 P_0 に出して、その結果確保された領域 D_j のベース β_j を受取る。そして、 D_j に D_j のヘッダ H_j を複写して、これを H'_j と記す。

- (ii) 各 j ($1 \leq j \leq n$) について次の動作を行う。 $\arg-j$ 域の内容 a_j (G の第 j 引数) を、呼出した G の D ブロック D_j に渡すために $PR << \bar{a}_j, \beta_j, e_j >>$ を作り、 Δ_k に転送する。但し、 \bar{a}_j は a_j が番地型の時は、 a_j に β_j を加え込んだ番地であり、そうでなければ、 $\bar{a}_j = a_j$ である。 e_j は、 a_j が番地型か否かにしたがって、 $*H[3]$ か $*H[2]$ のいずれかの内容が指す(相対)番地並びの j 番目の要素である。
- (iii) G の関数本体で最初に CT を必要とするアクタ群に起動をかけるため、 $H[4]$ の内容 ξ (それらのアクタに "T" を出力する TG の CT 域を指す) 等から $PR << "T", \beta_j, \xi >>$ を作り、 Δ_k に転送する。
- (iv) 戻り先を設定するために、 $H[5]$ の内容 η (D_j 中の RETe の $\arg-1$ 域の相対番地)、この AP の発火情報中の現在ベース β_j と dest-0 の内容 d_0 から $PR << \beta_j, \beta_j, \eta >>$ と $<< d_0, \beta_j, \eta + 1 >>$ を作り、 Δ_k に転送する。但し、 $\eta + 1$ は相対番地 $\eta = (\perp, \delta, i)$ の次の相対番地 ($\perp, \delta, i+1$) を表すものとする。また、 β_j は戻り先のベースを表し、 d_0 は結果の行き先を表す。

(3) EV アクタ

EV アクタと次に述べる INIT アクタは対をなして利用者定義関数の遅延引数である式 E に、E の評価要求を伝える。EV アクタは呼出された関数本体中に出現し、

INIT アクタはその関数本体を呼出した AP アクタを含む関数本体中に出現する。これらのアクタは、GR マシンで用いられる式の共有の技法を DF アーキテクチャで実現するためのアクタである。遅延引数を考慮しなければ、プログラム中のアクタは、実行時にそのデータセルへ 1 つでもトークンが書込まれたら、そのアクタは将来発火することが保証され、従って、アクタ内にあるトークンは常に消費される。しかし、EVにおいては、遅延引数を取扱うことから上記の保証は両方ともされない(遅延引数 E は、関数内で評価要求が出されないこともあり、また、複数箇所からの評価要求がくることによる)。このため、EV のデータセルの各語は、RETa の動作の一部として初期化される。EV の動作は以下のようになる。

(i) EV の dest-0 の内容 d_0 はあるアクタ A の特定の語を指す相対番地 α' であり、この d_0 とこの EV アクタの発火情報 $\langle \beta_j, \alpha_{\perp k} \rangle$ 中の現在ベース β_j から $\bar{d}_0 = \langle \beta_j, d_0 \rangle$ を作る。そして $\arg-0$ の内容 $\langle \beta, \alpha \rangle$ (これは前述のように、AP アクタの動作により生成された絶対番地で、通常、この番地は、対応する遅延引数に起動をかける INIT アクタの $\arg-0$ 域を指す)とともに $PR << \bar{d}_0, \beta, \alpha >>$ を作って、 Δ_k に転送する。複数の箇所から評価要求がきても、2 回目以降は発火しない機構につい

ては、トークンの書き込み動作(2-4節)で述べる。また、EV、INIT と RETe の使用法は 4 章で述べる。

(4) INIT アクタ

遅延引数である式 E の評価要求を EV アクタから受理し、E の評価のための起動をかけ、更に E の評価結果の戻り先を設定する。INIT アクタの $\arg-0$ 域の内容 a_0 には、(i) $a_0 = \langle \beta', \alpha' \rangle$ (これは、EV アクタから送られたもので、先の EV アクタの所で示した \bar{d}_0 がこれに該当する。通常、 \bar{d}_0 は E の評価結果を使用する各アクタへその値を配分する CP アクタの所在を示す絶対番地である)の場合と(ii) $a_0 = "F"$ ("F" は適用された関数内で E が使用されない場合に、その関数の RETa より送られる)との場合がある。

(i) の場合は、INIT の dest-0 の内容 d_0 (これは相対番地を要素とする並びへの指示子であり、現在、その各要素は、後述する E のゲートの各 CP 又は TG アクタの CT 域を指す。なお、これらアクタの属性 μ は T 型である) とこの INIT アクタの発火情報中の現在ベース β_j とから $PR << "T", \beta_j, d_0 >>$ を作り、 Δ_k に転送する。更に、この INIT の $\arg-0$ の内容 $\langle \beta', \alpha' \rangle$ を 2 つの番地 β' と α' に分解し、上記現在ベース β_j と dest-1 の内容 d_1 (これは相対番地であり、通常、E に対応する RETe の $\arg-1$ 域を指す) とから、各々、 $PR << \beta', \beta_j, d_1 >>$ と $<< \alpha', \beta_j, d_1 + 1 >>$ を作り、 Δ_k に転送する。ここに、 $d_1 + 1$ は相対番地 d_1 の次の番地である。 β' は戻り先のベースを表し、 α' は結果の行き先を表す。

(ii) の場合は、 $PR << "F", \beta_j, d_0 >>$ を作り、 Δ_k に転送する。

(5) 戻りアクタ

戻りアクタには、呼出された関数本体からそれを呼出した関数本体に戻る RETa とその他に遅延引数から評価要求を出した所に戻る RETe の二種類がある。両方に共通する動作としては、 $\arg-0$ の内容 a_0 (これは関数本体又は遅延引数の評価結果)、 $\arg-1$ の内容 a_1 (戻り先のベース; この値は先に述べた様に AP 又は INIT アクタにより設定される) と $\arg-2$ の内容 a_2 (結果の行き先; a_1 同様、AP か INIT により設定される) とから、 $PR << a_0, a_1, a_2 >>$ を作り、 Δ_k に転送する。但し、 a_1 は $\arg-1$ が未定義ならば、この戻りアクタの発火情報中の現在ベース β_j 、そうでなければ、 a_1 である。次に、消去トークン "er"、上記現在ベース β_j 、dest-0 の内容 d_0 から $PR << "er", \beta_j, d_0 >>$ を作り、RETe の場合は直ちに Δ_k に転送する。また、RETa の場合は次に述べる "EV に関する残留トークンの消去" 動作を行った後に、先に作った PR を Δ_k に転送する。

"EV に関する残留トークンの消去" 動作： ヘッダ要素 $*H[3]$ で指される並びの各要素 (これらは、EV の CT 域の相対番地) が指す EV について、次の(i),(ii) の動作を行う。(i) CT 域を初期化する。(ii) $\arg-0$ 域に番地型トークン $\langle \beta, \alpha \rangle$ (これは AP により設定され、対

応する INIT アクタの arg-0 域の絶対番地)が残留していなならば、(ii)-1 PR <>"F", β , α を Δ_k に転送し(これにより、INIT アクタは、後述するゲートの各 CP 又は TG アクタへ "F" を送り、それらへ到着する引数トークンを消去させる)、更に、(ii)-2 この EV の dest-0 の内容 d_θ と消去トークン"er"を用いて、PR <>"er", β F, d_θ を作り、 Δ_k に転送する(後述する残留 CT を消去するため)。

(6) 解放アクタ

解放アクタは、D ブロックの再利用を目的として設けられ、後述する BL 式に対して 1 個付加される。解放アクタには、その BL 式に対応するプログラム中に後述の残留 CT の不在を通知する GM アクタと D ブロックの解放する FR アクタの 2 種類がある。

GM アクタは PR <>"er", β F, d_θ を作り、 Δ_k へ転送する。ここで、"er" は消去トークンであり、 β F はこの GM アクタの発火情報中の現在ベースであり、 d_θ は GM の dest-0 の内容である。なお、 d_θ はこの GM アクタよりも(後に定義される)1 段上と呼ばれる BL 式の解放アクタを指す相対番地である。

FR アクタは、以下の(i), (ii)の動作を行うが、結果パケットは生成しない。(i) ヘッダ H F の各語を初期化する。(ii) 発火情報中の現在ベース β F と D F の大きさ(H F [7] の内容)で領域解放要求パケット P F を作り、監視用演算装置 P F に渡す。なお、D F のデータセルとして利用された領域は各アクタの演算時に初期化されている。

2-4 結果トークンの書き込み動作

2-4-1 記憶装置の特殊参照命令

本システムの記憶装置 M は、時刻 t における一定個の演算装置 P j (j ≥ 0; P 0 は監視用演算装置であり、その他の P j は分配要素 Δ_k 又は計算要素 II; である)からの記憶参照要求 R j のうち、t と j によって定まる適当な優先順位に基づいて 1 つの R j を選択するものとする。また、記憶参照要求 R j の種類には、通常の書き込み要求(st)と読み取り要求(Id)とその他に次に述べる特殊書き込み要求(st1 と st2)及び読み取り要求(Id1 と Id2)があり、M は以上の指令に対応する動作を制御実行する機能をもつものとする。また、各 P j にはレジスタ Q があり、指令動作が終了後、参照直前の語の第 0 と第 1 ビットが、各々 Q の第 0 と第 1 ビットに転写されるものとする。以下に各指令に対応する動作を述べる。

st1: 参照する語が未定義(その第 0 ビットが 0)ならば、書き込みを行い、その語の第 0 ビットを 1 にする。定義されてるならば、無操作。

st2: 無条件に書き込みを行い、その語の第 0 ビットを 1、第 1 ビットを 0 にする。

Id1: 参照する語が定義され、かつ参照可能(その第 1 ビット 0)ならば、その語を読取る。そして、その語の第 0 と第 1 ビットを共に 1 にする。そうでなければ、無操作。

Id2: 無条件に参照する語を読み取り、同時にその語を初

期化する。

2-4-2 結果トークンの書き込み動作

以下に分配要素 Δ_k による結果トークンの書き込み動作を述べる。まず、上記 2-4-1 で述べたように Δ_k には参照直前の語の状態を保持するレジスタ Q があり、その第 0 と第 1 ビットの値を、各々 b 0 と b 1 とする。 Δ_k は次の動作 Δ を繰返す。動作 Δ :

(i) Δ_k は PR <>r, β , d を D スケジューラから受取る。但し、d は相対番地(上, δ , i) とする(なお、d が相対番地並びへの指示子のときは、その各要素について動作 Δ' ((ii)から(vi)までの動作)を繰返し、d が未定義ならば動作を終了する)。動作 Δ' :

(ii) 絶対番地 < β , α > = (β , δ , i) へ結果トークン r を記憶参照命令 st1 を使って書込む。

(iii) $b_0 = 1$ (< β , α >の語が定義されていた)ならば、直ちにこの動作 Δ' を終了する。そうでないならば、以下の発火判定に移る。


(iv) r を書込んだ語を引数とするアクタ A の C 域(その番地は(β , δ , 1)である)を記憶参照命令 Id1 で読取る。

(v) b_0 と b_1 が共に 1 ならば、(iv)へ戻る。 b_0 と b_1 が共に 0 ならば、 β の次の番地の内容 β_0 を用いて番地(β_0 , δ , 1)(原始 D ブロックの対応する C 域)を通常に Id 命令で読取る。これら以外の時、無操作。

(vi) (iv) 又は(v)で読取られた(C 域の)値 c が 0 の場合には、A が発火可能であることを意味する。このとき、A の C 域を初期化し、A のデータセル中で未定義の S, arg-i 域に原始 D ブロックより定数を転写し、A のデータセルの先頭番地(β , δ , 0)で発火情報 P E を作り、転送要求を出し、C スケジューラに送る。一方、c > 0 の場合には、値(c-1)を A の C 域に st2 命令で書込む。

3 システムの構成と動作

本システムは、図 6 のような機能分散された循環バイブラインアーキテクチャ[5]を基に実現される。計算ユニット CU は、互いに独立で均質な計算要素 II; からなる。II; は発火可能なアクタの発火情報 P E を C スケジューラ S C より受理して、2-3 節に述べたアクタの演算を行う。そして、結果パケット P R を生成し、D スケジューラ S D へ転送する。分配ユニット DU も、CU 同様、一定個の分配要素 Δ_k からなる。各 Δ_k は、2-4 節で述べたように、P R を S D より受理して、結果を書き込み、その際に、この結果を書込んだアクタの発火の可否を判定する。発火可能であることが検出されたならば、S C へ P E を転送する。S C と S D の両スケジューラはデッドロックを起こさないように、記憶装置 M に匹敵する大きさの環状バッファを用いた非同期通信を行う。両スケジューラの構成と動作は 3-1 節で述べる。監視用演算装置 P 0 は記憶域管理等を行ない、動作は 3-2 節で述べる。また、M と各演算装置



C U : 計算ユニット
 D U : 分配ユニット
 P_B : 監視用演算装置
 S_c : Cスケジューラ
 P_E : 発火情報

Π_i ($i=1, \dots, n$) : 計算要素
 Δ_k ($k=1, \dots, m$) : 分配要素
 M : 記憶装置
 S_D : Dスケジューラ
 P_R : 結果パケット

図6 システム構成図

P_j とは図6中の bus-1 で接続され、 P_B と各 Π_i は図6中の bus-2 と bus-3 で示される2本のバスで接続される。

3-1 Cスケジューラ

Cスケジューラ S_c には書き込み系Wと読み取り系Rと呼ばれる2つの演算装置と P_E を蓄積する環状バッファQ (N_c 個のスロット(slot)をもつ)からなる。Wの動作は以下の繰返しである。(i)ある時刻 t において、機械的に検出されるWの書き込み位置 T_w とRの読み取り位置 T_r の関係 $T_w+1 \equiv T_r \pmod{N_c}$ が不成立であり、かつ1個以上の Δ_k からの P_E の転送要求が出ているならば、これらの Δ_k から、 t と k とに依存する優先順位に基づいて1つの Δ_{k0} を選択する。そうでなければ、(i)に戻る。(ii)その Δ_{k0} から T_w が指すスロットに P_E を書き込んで、 T_w を次スロットに設定する。一方、Rの動作は以下の繰返しである。(1)関係 $T_w = T_r$ が不成立であり、かつ空き計算要素 Π_i が幾つかあるならば、これらの Π_i から適当な Π_{i0} を選ぶ。そうでなければ、(1)に戻る。(2) T_r の示すQのスロットから P_E を読み取って、それを Π_{i0} に転送し、 T_r を次スロットに設定する。なお、Dスケジューラも同様の構成と動作である。

3-2 監視用演算装置 P_B

P_B は、動作系Oと解放要求パケット P_F (解放する領域の先頭番地と大きさからなる)の書き込み系Wの2個の演算装置とその他に P_F を蓄積する環状バッファQ (N_p 個のスロットをもつ)からなる。Oは以下の動作の繰返しである。(i)ある時刻 t において、いくつかの Π_i からの領域確保要求が出ていれば、以下の確保動作を行い、確保要求がなくかつWの書き込み位置 T_w とOの読み取り位置 T_r

が等しくないならば、以下の解放動作を行う。何れでもなければ(i)へ戻る。

確保動作：確保要求を出している Π_i のうち、 t と i とに依存する優先順位に基づいて1つの Π_{i0} を選択する。Oは Π_{i0} との同期通信を開始し、 Π_{i0} から確保する領域の大きさを受取り、記憶資源の管理表を参照して領域を確保し、その先頭番地を Π_{i0} へ返した後に通信を終える。

解放動作： T_r が示すQのスロットから P_F を読み取って解放領域を管理表に登録し、 T_r を次スロットに設定する。

また、 P_B の書き込み系Wは、 S_c の書き込み系Wと同様の動作をとる。

4 関数型プログラムから


データフロー プログラムへの変換

文献[1]のリダクション戦略の実行制御をDFアーキテクチャを用いて実現するためには、これまでのDFアーキテクチャでは取扱えないプログラム構造、即ち、(i)遅延引数の評価と(ii)(効率のよい)関数呼出しの機構を実現しなければならない。


本マシンでは、(i)については、組込関数のその場合は要求駆動処理の計算要求に対応する制御トークン(CT)を特定のアクタに到着させることで実行制御する(4-1節)。利用者定義関数のその場合には、CTだけでは実行制御が行えないので、固有のアクタ(EV, INIT, RETe)を定義して関数呼出しの系列間でトークンを授受する機構を設けることにより解決している。更に、これらの固有のアクタは、G Rマシンで実現される同一式の重複評価を避ける技法(式の共有)も実現させる。

(ii)については、第一に、アクタを演算子と結果の行き先からなる命令コード部、引数列等からなるデータコード部に分割表現し、かつ相対番地方式を用いたプログラム構造を採用することにより関数呼出し時のその本体の複写を不要にしている(2章)。第二に、本章で述べる変換により得られるプログラム構造では、遅延引数Eに対してゲートと呼ばれるプログラム部分を設けている。これにより、遅延引数部分へ不要なトークンの書き込みを防止し、ゲート中の解放アクタが遅延引数部分に残留するトークンがないことを保証する機構を形成するので、特別な記憶管理を必要としなくても、関数の実行と並行して領域の再利用を行なうことができる。

なお、本章では変換とは、関数型プログラムの構成要素である(関数)定義式を、Iブロックと原始Dブロックとを結合したDFプログラムの(関数)定義体に変換することをいう。ここに、関数定義式は $F(x_1, \dots, x_n) \leftarrow E$ の形式をもち、Fを関数名、 (x_1, \dots, x_n) を変数並びといい、関数本体Eには x_1, \dots, x_n 以外の自由変数はないとする。また、式Eを変換したDFプログラムを E^d と記し、DFプログラムはグラフ表現で記述するものとする。



(i) E が L 式のときのゲート(但し、 ϕ は T または F)



(ii) E が B 式のときのゲート

図 7 (ゲート) BL 式 E のゲート E^s ; () の内の数はゲート要素に割り当てられた番号である。N型以外のアクタに限り、その節点内には演算名の他に属性の型が示される。

4-1 組込関数における遅延引数の評価

4-1-1 ゲート

原始プログラム中において、関数本体のことを B 式と呼び、遅延引数である式のことを L 式と呼ぶ。また、BL 式とは B 式又は L 式のこととをさす。BL 式 E_1 と E_2 について、 E_1 が E_2 の一段上(又は E_2 が E_1 の一段下)にあるとは、次の関係 U が成立する時に限ってい。

$U : E_2$ は E_1 中に出現する真部分式 ($E_2 \subsetneq E_1$ で表わす)、かつ、 $E_2 \subsetneq E \subsetneq E_1$ なる BL 式 E が E_1 中に出現しない。■

BL 式 E を変換した DF プログラム E^d には、 E のゲート E^s と呼ばれるアクタの集合が付加される(図 7)。ゲート E^s の要素は、(i) E 中に出現する変数の個数(≥ 0)と同数の CP アクタ(それらは E^d の外部から引数を受取り、 E^d の内部の変数等に引数トークンを配分する役割をもち、いずれも同一の型をもつ)、(ii) 高々 1 個の TG アクタ(TG の出力する制御トークン(CT)によってのみ発火可能なアクタ(例 1 の if の第 3 引数である(* 3 4)がこれに当たる)が E^d 中に出現する場合、又は E を評価するため

にはその値が必ず必要となる遅延引数(例 1 の if の第 2 引数中の y がこれにあたる)が E 中に出現する場合に限ってこの TG が必要となる。この TG はそれらのアクタ又は遅延引数に対応する EV アクタを発火させるために CT を送り込む働きをもつ)、(iii) 1 個の RETe(B 式の時)又は RETe(L 式の時)アクタ(これらは、 E^d の評価結果を、それを必要とする所に出す)、及び(iv) 1 個の FR(B 式の時)又は GM(L 式の時)アクタ(これらは E^d 中に後述の残留 CT がないことを 1 段上の BL 式のゲート中の解放アクタに消去トークンを出して通知する)から構成される。なお、ゲート E^s は BL 式 E に対して一意に対応するので、 E^s 中の要素 CP、TG、戻り、解放アクタなどを、単に E の CP、TG、戻り、解放アクタ等と呼ぶこともある。

また、 E^s 中の CP の個数 l_c と TG の個数 l_k の和 l_k は 0 となることはない。更に、 E^s 中の各 CP と TG に次のように番号を付ける。まず、CP には対応する変数が関数定義式の変数並びに中に左にあるものから順に番号を 1 から l_c まで付ける。そして、 $l_c = l_k$ ならばこの番号付けを終了する。一方、 $l_c < l_k$ ならば TG に番号 l_k を付けて、この番号付けを終了する。一方、 E^s 中の戻りアクタと E より一段下の BL 式の GM アクタにも番号を付ける。即ち、 E の一段下の各 BL 式(それらの個数を $l_g - 1$ とする)には、 E 中で部分式として左に出現するものから順に番号を 1 から $l_g - 1$ まで付ける。そして、番号 i ($i = 1, \dots, l_g - 1$) が付けられた BL 式 E_i の GM アクタにも同じ番号 i を付ける。次いで、戻りアクタに番号 l_g を付ける。これから、ゲート中のアクタの結合関係について述べる。以下では、 $m = \max(l_k, l_g)$ とおく。

(i) ここで、 E を L 式とする。この時、 E^s 中の各 CP 又は TG アクタはいずれも同一の型(T 又は F)をもち、かつ 2 つの選択的な行き先をもつ。そして、上記手続でこのアクタに付された番号を i とする。(i)-1 その一つ(dest-0)は、外部から与えられる引数トークン(但し、TG の場合は変換時に書込まれた制御トークン)を E^d 中の対応する消費者アクタ(但し、TG の場合はこれらの他に幾つかの EV アクタを含むことがある)へ渡すための相対番地(又は相対番地並び)である。(i)-2 もう一つ(dest-1)は消去トークンを渡す行き先であり、次のように定められる。即ち、もし、 $i < l_k$ ならばそれは E^s 中の GM アクタの arg-($i - 1$) 域の相対番地であり、 $i = l_k$ ならばそれは $l_k - 1 \leq j \leq m - 1$ なる j をもつ E^s 中の GM アクタの各 arg- j の相対番地を要素とする並びへの指示子である。

また、 E^s 中の GM アクタの dest-0 は、上記番号付けてこのアクタに付された番号を n とする時に、(i)-3 一段上の BL 式の解放アクタの arg-($n - 1$) 域の相対番地である。

E^s 中の RETe アクタには、 E^d の評価結果の出力がその arg-0 に接続される。そして、(i)-4 その dest-0 は E^s 中




図8 式(1) $G(x,y) \leftarrow \text{if}(< y 0)(+ x 2)(* 3 4)$ を変換して得られるDFプログラム。但し、これ以降の図では、波線はアクタのdest-j域の内容が結果パケット中の結果として利用されることを表す。鎖線はアクタの引数が結果パケット中の行き先として利用されることを表す。

の GM アクタの $l_g - 1 \leq j \leq m - 1$ なる j をもつ arg-j 域の相対番地を要素にもつ並びへの指示子である。

従って、 E^s 中の GM アクタの各 arg-j については、(i)-2, (i)-3 と (i)-4 の手続きから、2つの選択的な入力が送り込まれる。即ち、GM アクタの arg-i 域 ($i = 0, \dots, m - 1$) へは、番号 $\min(i, l_k - 1) + 1$ をもつ E^s 中の CP 又は TG アクタからの入力と、番号 $\min(i, l_g - 1) + 1$ をもつ E^s 中の 戻りアクタ又は E の一段下の BL 式の GM アクタからの入力が接続される。

(ii) 他方、E を B 式とする。このとき、CP は T 型、TG は N 型であり、それらの dest-0 は外部から与られる引数トーカン（但し、TG の場合は、変換時に書込まれた制御トーカン）を対応する消費者アクタへ渡すための相対番地（又は相対番地並び）である。

また、 E^s 中の RET_a アクタは E^d の評価結果の出力がその arg-0 に接続されている。そして、その dest-0 は、 E^s 中の FR アクタの arg-($l_g - 1$) 域の相対番地を指す。

【例 1】図8に関数定義式：

$$G(x,y) \leftarrow \text{if}(< y 0)(+ x 2)(* 3 4) \cdots (1)$$

を変換して得られる DF プログラムを示す。利用者定義関数本体、及びその本体より一段下の 2 つの L 式（遅延引数）である if の第 2 と第 3 引数に対応する式に対してゲートと呼ばれる構造が付加される（4-1-2, 4-2-2 参照）。なお、if の第 2 引数の TG からは、x の値を要求するための CT の行き先が x に対応する EV へ接続され、第 3 引数の TG からは CT "T" を必要とする (* 3 4) を変換したアクトに接続される。■

4-1-2 組込関数における遅延引数の評価

遅延引数をもつ組込み関数の例として、関数 if を用いて説明する。式(if C E₁ E₂)を変換した DF プログラム




図9(if C E₁ E₂)を変換して得られるDFプログラム

構造を図9に示す。条件部 C^d が output する制御トーカン (CT) の行き先は、E₁ と E₂ のゲート中の各 CP と TG の CT 域に接続される。なお、E₁^d 中の各 CP と TG アクタは T 型、E₂^d 中のそれらは F 型である。C^d は E₁ や E₂ より一段上の BL 式の各 CP や TG からのトーカンの到着により実行が開始される。E₁^d と E₂^d 中の変数に向う各トーカンは、各々 E₁^d と E₂^d 中の対応する CP 又は TG アクタの arg-0 域へ書き込まれて、C^d の output する CT x ("T" or "F") が到着するまで、出力されずに待機する。x が output されると、x と型の一一致する各 CP と TG アクタは、x と引数トーカンがそろい次第、引数トーカンを遅延引数中の消費者 (EV アクタを含むこともある) に output する。一致しない各 CP と TG アクタは、x と引数トーカンがそろい次第、両者を消去し合い、消去トーカンを同一ゲート中の GM アクタに出力する。よって、C^d の評価結果 x が確定したとき、x が "T" か "F" かに従って、E₁^d 又は E₂^d のいずれか一方だけが実行され、その評価結果を、式(if C E₁ E₂) の結果を input として持る所へ output する。他方は、決して実行されず、ゲート中の各 CP と TG アクタが、GM アクタに消去トーカンを GM アクタに出力する。なお、各 GM が発火する時には D ブロック中の各遅延引数に対応するこの領域は初期化されている。

4-2 利用者定義関数とその遅延引数

4-2-1 関数定義の DF プログラム構造

図10(ii)は関数定義式 $G(x_1, \dots, x_n) \leftarrow E$ を変換した DF プログラム構造である。EV アクタは、このアクタに対応する遅延引数の値の評価要求が起った時に、対応する遅延引数の INIT アクタに対して評価要求を出す。k ($k = 1, \dots, n$) 番目の EV アクタは k 番目の変数 x_k と一意に対応し、その dest-0 は、 x_k に対応する CP が

E^s 中に存在すれば、その CP の arg-0 域の相対番地であり、存在していないければ、未定義である。また、 x_k が遅延引数に対応するならば、 k 番目の EV の CT 域は変換時に未定義であり、評価要求がきた時に定義される。この時、並列処理を行っているので、初回のみ受理し、2 回目以降は無視する。 x_k が遅延引数に対応しないならば、変換時に CT を、その EV の CT 域に書込んでおき、実行時には引数トークン(番地型)の到着により直ちに対応する INIT アクタに評価要求を出すことが可能である。RETe は、 E^d の評価結果を受理し、この関数($= G$)を呼出した関数本体(arg-1 と arg-2 から決まる絶対番地で指される所)に返し、そして、"EV に関する残留トークンの消去"動作を行い、更に、評価の終了を E^s 中の FR アクタに伝える。なお、各 EV アクタ及び E^s 中の要素は、ヘッダ(第2から第5語)情報により参照可能な構造になっている。

4-2-2 関数適用の変換

利用者定義関数の適用($G E_1 \dots E_n$)は図10(i)のようになんかアカタに変換される。このとき、G は変数又は関数名のいずれかであるが、前者の場合は、その arg-0 域は未定義であり、そのすべての引数は遅延引数(L式)とみなされる。次に、各引数を変換する時に、(i)L式でない E_j の場合と(ii)L式 E_j である場合で変換方式が異なる。

(i) の場合は、 E_j が定数ならば、対応する定数トークンを AP の arg-j 域に書き込み、そうでなければ、 E_j の演算結果が arg-j 域へ入力トークンとなるように変換する。

(ii) の場合は、この AP アクタと同じ本体中に図10 (i)のようない、INIT アクタとゲート E^s が付加したプロ

グラム構造に変換される。遅延引数 E^d に対応する E^s 中の各 CP と TG アクタはいずれも T型である。 E^s 中の RETe アクタは、 E^d の評価結果を(arg-1 と arg-2 で指される)呼出された関数 G 本体のゲート E^s 中の i 番目変数に対応する CP アクタに渡し、消去トークンを(dest-0 が指す) E^s 中の GM アクタに転送する役割をもつ。また、INIT アクタの dest-0 はゲート E^s 中の各 CP 又は TG の CT 域の相対番地の並びを指し、dest-1 は E^s 中の RETe アクタを arg-1 域の相対番地である。そして、この INIT アクタの arg-0 域の相対番地(<上, α >)が、AP の arg-i 域に定数として書き込まれる。なお、この arg-i は関数 G の第 i 引数に対応する。以下に、4-2-1 と 4-2-2 の変換を施した DF プログラムの実行について述べる。

4-2-3 利用者定義関数とその遅延引数の評価

原始プログラム上の関数適用($G E_1 \dots E_n$) (E_i は L 式、 E_j は L 式でない)に 4-2-2 の変換を施して得られた AP アクタの arg-i 域の内容を <上, α > とする。実行時には、この AP アクタのデータセルが特定の D ブロック D^f (そのベースを B^f とする) 中に生成されている。その AP アクタが発火すると、AP アクタの動作(2-3 節)に従って、ここで新たに関数 G に係わる D ブロック D^g (そのベースを B^g とする) が確保され、G の原始 D ブロック D^h のヘッダが D^g に複写される。そして、各引数トークンが番地型(遅延引数)か否かに従って、各々 G の本体の対応する EV か CP アクタに渡される。 E_i と E_j を例にとると、G の i 番目の EV アクタの arg-0 域にはベースが追加された番地型トークン < B^f , α > が渡され(図10中の①で示す)、 x_j に対応する CP アクタの arg-0 域には、 E_j の評価結果が渡される(図中②)。引続いて、TG アク




図10 関数適用($G E_1 \dots E_n$)の実行と遅延引数 E^d の評価
但し、 E_i は遅延引数に対応し、 E_j は遅延引数に対応しない。
この例では、 $i = 1$ 、 $j = n = 2$ 。

タの CT 域へ CT "T" を転送し(図中③)、RETa アクタの arg-1 と arg-2 域に戻り先を転送し(図中④)、G 本体 E^d の実行が始まる。G 本体の評価中に、E_i^d の値を評価するに必ず使用する BL 式の評価が開始される時、その BL 式に対応するゲートの TG アクタが、評価要求を意味する CT "T" を、i 番目の EV アクタの CT 域に転送する(図中⑤)で示す)。"T" を受理した EV アクタが発火すると、E_i^d に対応する INIT アクタ(その arg-0 域の番地は、G の i 番目の EV アクタの arg-0 域に書き込まれた <β^f, α>)に番地型トークン <β^f, α>(これは、G 本体 E^s のゲート E^s 中の x_i に対応する CP アクタの arg-0 域の絶対番地)が渡される(図中⑥)。<β^f, α> を受理した INIT アクタは直ちに発火して、E_i^s の各 CP と TG アクタへ CT "T" を送り(図中⑦)、引数トークンの出力を可能にし、更に、RETe の arg-1 と arg-2 域へ、各々、戻り先ベース β^f と結果の行き先 α' を設定する(図中⑧)。このようにして、E_i^d の評価を開始させる。そして、E_i^d の評価結果 r_i が RETe に出力されると(図中⑨)、RETe は r_i を呼出された G 本体のゲート E^s の第 i 引数に対応する CP(これは、この RETe の arg-1 と arg-2 の内容から決まる絶対番地で指される)へ渡し(図中⑩)、E^d 中の第 1 変数等に配分される。また、RETe は消去トークン "er" を E_i^s 中の GM アクタに渡す(図中⑪)。上記の動作は G R マシンにおける式の共有を実現している。

その後、E^d の評価結果 r_i が RETa の arg-0 域に出力されると(図中⑫)、RETe は r_i を、G を呼出した本体に返し(図中⑬)、以下の "EV に関する残留トークンの消去" 動作を行い、更に、消去トークン "er" を転送し、E^d の評価の終了を E^s 中の FR アクタに通知する(図中⑭)。

EV 関する残留トークンの消去：

G の各 k 番目の EV アクタに対して、以下の(i)、(ii) の動作を行う。(i) EV のデータセルの各語を初期化する。(ii) この k 番目に対応する遅延引数 E_k^d が評価されていないならば、(ii)-1 G の k 番目の EV の arg-0 の内容が指す INIT アクタへ CT "F" を送ることで(G を呼出した側の) E_k^d のゲート中の各 CP 又は TG アクタに、到着する引数トークンを消去させる。なお、このような場合、即ち、一般に L 式のゲートにおいて、CP へ CT が outputされる場合、その内で遅延引数に対応する CP では引数トークンが到着しないことがある。この CP には CT が残留してしまう。このような CT を残留 CT と呼ぶが、これらの CT の消去は次の動作で行う。(ii)-2 この時点で、まだ、G の本体中に存在する残留 CT を消去するために、k 番目の EV の dest-0 域の内容が指す G の第 k 引数に對応する CP へ消去トークン "er" を送る。

その後、FR アクタが発火する時には、この G の D プロック D^f 中に残留するトークンがないことが保証されるので、FR アクタは、D^f の解放を直ちに(P_f に)要求することができる。

以上で、本節において、関数呼出しとその遅延引数の

評価の機構がこれまでに定義したアクタを用いて DF プログラム構造で構成されることを示した。そこでは、最左リダクションの遅延評価性を保証し、できる限り並列に引数を評価し、かつデッドロックを起こさない。しかも、引数の評価は一度だけであり、従って、文献[1]の並列リダクション戦略を実現しているといえる。

5 むすび

本稿では、G R マシンの実行時のオーバヘッドを避るために、一定個の演算装置の下での[1]の並列リダクション戦略を実現する DF アーキテクチャの一提案を行った。その戦略の組みについては、遅延引数の評価は制御トークン、EV、INIT、戻りアクタ等の特殊アクタを定義し、それらを用いた DF プログラム構造により実現し、その他の並列に評価可能な引数の評価は単なるトークンの到着により評価を行なうことで自然に実現することができる。これらのこととは最左リダクションによる遅延評価性を保証しながら、並列評価可能な式をできる限り並列に実行し、かつデッドロックを起さない評価戦略の実現を可能にする。また、本文で述べたアクタの形式及びプログラム構造の採用により関数呼出し毎の不要な複写を避けることができ、かつ解放アクタの機能により領域の管理及び再利用を容易にすることができる。

なお、今回の DF マシンでは、一般的な高階関数を取り扱っていない。これは、文献[1]の戦略でそれらを取扱っていないことによる。今後は、この戦略を拡張し、一般的な高階関数の取扱いを可能とするとともに、その戦略を DF マシンでも実現し得るよう更に検討を進めるつもりである。

参考文献

- [1] 保坂、広川、関本：“De Bruijn の表現による λ 式のリダクションについて”，信学技報、COMP 87-4 (1987)
- [2] 堀、広川、関本：“結合子による並列リダクション”，信学論(D)、Vol.J70-D、No.8、pp1498-1507 (1987)
- [3] Barendregt, H. P.：“The lambda calculus - Its Syntax and Semantics”，North-Holland, vol.103 (1981)
- [4] Clack, C. and Peyton Jones, S. L.：“Strictness analysis - a practical approach”，Springer LNCS, pp35-47 (1986)
- [5] Dennis, J. B. and Misaunas, D. P.：“A preliminary architecture for a basic data flow processor”，Proc. of the 2nd Annual Symp. on Computer architecture, pp126-132 (1975)
- [6] 曽和将容：“データフローマシンと言語”，照光堂、(1986)