

Alpha-chip マシン上の PHL 处理系について

佐藤 圭史 青木 徹 寺島 元章

電気通信大学大学院 情報システム学研究科

東京都調布市調布ヶ丘 1-5-1

{sato,aoki-to,terashim}@tera.is.uec.ac.jp

あらまし

PHL(Portable Hashed Lisp) は 32 ビット計算機を対象に設計された Lisp 处理系である。本論では 64 ビットアーキテクチャである Alpha-chip 上の PHL のデータ表現とその実装法を述べ、新たに作成した圧縮型ガーベッジコレクションについての評価も述べる。ガーベッジコレクションは世代別管理方式を応用し、不使用セル全体の回収を行わず、最近に使用されたセルの局所性を高めることを実現する。このガーベッジコレクションによって PHL 处理系の処理時間の短縮が実現されている。

キーワード

Lisp, 64 ビットアーキテクチャ, データ表現, ガーベッジコレクション

A new PHL system implemented on Alpha-chip

Keishi Sato Tohru Aoki Motoaki Terashima

Graduate School of Information Systems
University of Electro-Communications

1-5-1 Chofugaoka, Chofu-Shi, Tokyo 182 Japan

{sato,aoki-to,terashim}@tera.is.uec.ac.jp

Abstract

PHL (Portable Hashed Lisp) is a dialect of LISP and its system is originally designed for 32-bits machine implementations. In this paper, we present the design and implementation of new PHL on an Alpha-chip machine with 64 bits architecture, and the analysis of its compactifying garbage collection using a new scheme. The garbage collection is based on "generation" and focuses its scavenging on recently used cells rather than all used cells of a heap so that "young" cells being in use are highly localized in the heap. The new PHL with such garbage collection realizes the economy of the total execution time.

key words

Lisp, 64bit-architecture, Data representation, Garbage Collection

1 はじめに

当研究室では PHL(Portable Hashed Lisp)[1] と名付けられた Lisp 処理系が様々なハードウェア上 (Sun Sparc、SONY NEWS、intel x86 など) で、また様々なオペレーティングシステム上 (SunOS、FreeBSD、Windows95/NT など) で動作している。PHL は Lisp の一方言で、Standard Lisp と、Common Lisp の諸機能の融合を目指した Lisp 処理系であり、PHL 処理系は使用計算機が自由に選択できるという可搬性実現のために C 言語で記述されている。しかし、PHL は 32 ビットアーキテクチャ計算機を対象に設計されていて、C のソースコードにもそれが反映されている。

一方、今回 PHL の移植を試みた Alpha-chip は 64 ビットプロセッサであり、その上で動作する Digital UNIX は 64 ビットアドレスを完全にサポートするオペレーティングシステムである。C のコンパイル時にオプションを指定すると、ソースコードを変更することなく 32 ビットモードで PHL を実行することも可能である。しかし、ソースコードを変更せずにそのまま 64 ビットアプリケーションとしてコンパイルして動作させることはできない。これは PHL のデータ表現で用いるタグがポインタ値と競合するためである。

64 ビットプロセッサはこれまでに比べて非常に大きな記憶空間を利用でき、実際に大容量のメモリを搭載した計算機が多い。こういう状況において Lisp プログラムを実行させる場合、Lisp 処理系が管理する記憶空間は十分大きく確保できるので、GC(ガベージコレクション)を行うことなく Lisp プログラムを実行することも十分可能である。これに伴って、今までの GC に対する考え方を変え、処理系の高速化に寄与する GC を提案する。

本論では、こうした Alpha-chip 上で動作する PHL のデータ表現と GC の実装法、及び評価について述べる。

2 64 ビットプロセッサへの移植

2.1 アドレスの扱い

C 言語においてアドレスが 64 ビットとなることにより最も影響を受けることは、ポインタである。

C 言語では、文字列、配列、関数アドレスなど様々な用途でポインタが利用される。

C 言語の仕様ではポインタは long int 型と相互に代入が可能であるが、一般的な 32 ビットの C 言語仕様では int と long int が同じであり、またこれらを明確に区別する習慣があまりなかったため、ポインタと int 型の相互代入が日常的に行われてきた。これをそのままにして 64 ビットに移行すると、int 型が 32 ビットであるための情報の欠落が生じ、正常に動作しなくなる [4]。

旧 (32 ビット版) PHL においてもこのことは例外でなく、ポインタと int 型との間の相互代入を、ポインタと long int 型との間の相互代入とし、情報の欠落を防いだ。

2.2 型の変更

Alpha-chip は 32 ビット長 (int 型) を扱う命令と 64 ビット長 (long int 型) を扱う命令は別のものである。レジスタと同じサイズのデータを扱ったほうが高速であると考えられるので、Alpha-chip 上へ PHL 処理系を移行するにあたり、処理系内部で int 型として扱っていた変数は全て long int 型へと変更した。

int 型を残した PHL 処理系と、int 型を long int 型に変更した PHL 処理系では、実行速度に数パーセントの差が生じており、後者の方が速い。

2.3 データ表現の変更

2.3.1 旧 PHL のデータ表現

旧 PHL のデータは 1 語 (32 ビット) で表現されている。1 語はタグ部とアドレス部に分けられ、いわゆるポインタタグと呼ばれるものとなっている。それぞれのポインタは、そのポインタが指す型を識別する情報をタグ部にもつ。タグ部は 32 ビット中の上位 2 ~ 3 ビットで構成されており、その内容は、000(CONS データ)、001(シンボル)、010(ロック)、011(浮動小数点数)、10(短整数)、11(文字)である (図 1 (a))。ここで、短整数と文字のタグ部が 2 ビットとなっているが、これは短整数を $\pm 10^8$ の範囲で、文字を 4 字詰めで実現するためである。

ブロックデータではベクトルや配列、文字列、長

000	cons
001	symbol
010	block
011	short float
10	short int
11	character

000	cons
001	symbol
010	block
011	long int
100	short int
101	short float
110	character

(a)

(b)

図 1: 新旧 PHL のタグ表現

(a)	Tag (3bits)	Address (27bits)	GC use (2bits)
	32bits		

(b)	Tag (3bits)	Address (59bits)	GC use (2bits)
	64bits		

図 2: データ表現の変更

整数といった可変長セルを扱っている。ブロックデータでは、その先頭の1語(ヘッダ部)がその属性(図3 Type部)、その成分の個数や長さ(図3 Length部)を管理している。

シンボルのデータは図4(a)に示す構造の中に保持されている。ここで、Valueは変数の値などを保持するために使われ、Functionには関数定義が、Propaty Listには属性リストがそれぞれ保持されている。これに続くアドレスには印字名が7ビットコードで1語に4文字ずつ保持されている。

2.3.2 新 PHL のデータ表現

従来と同様に29～32ビット目にタグを付けようとした場合、Alpha-chipではアドレス表現が64ビットであるため、ポインタ値とタグとの間に競合が生じる。これを解消するため、以下に示す変更を行った。

タグとアドレス値の競合を避けるため、タグを62～64ビット目(最上位)に配置した。これに加えて、新 PHL では全てのタグを3ビットで表現する

こととした。識別できるタグが増えたことを利用して、新たに長整数を識別するタグを設けた(図1)。処理系内部で行われる数値、整数、長整数の型判別では、長整数がブロックデータとして扱われているために、ブロックデータを参照する手間を要していた。長整数のタグは、この手間を軽減させることが目的である。

以下、個別的な変更について述べる。

短整数

タグの変更で、即値データ表現に使用できるビット数が旧 PHL の29ビットから61ビットとなった。短整数についてもこれは同様であり、 $\pm 2^{58} - 1$ までの整数が短整数として扱えるようになった(下位2ビットはGCの制約により使えない)。

ブロック

ブロックデータは処理系内部で一つのセルとして扱われている。このためヘッダ部分は32ビット長のままで扱えなくなったので64ビット長で表現するように変更した(図3)。




図 3: ブロックヘッダの変更




図 4: シンボルの変更

文字

文字は、即値データの 61 ビット表現に伴い、7 ビットコードで 8 字詰めとなるように変更した。これは、シンボルの印字名やブロックデータ表現による文字列に適用される。これによって、例えばシンボルの表現は、図 4(b) のようになる。

える。

3 ガーベッジコレクション

3.1 設計方針

2.4 hash 表

PHL の処理系内部ではシンボルの一義性を実現するために hash 法を用いている。そのため PHL 実行時には hash 表が作成されるが、その成分は旧 PHL ではシンボルの heap アドレス (29 ビット) であった。新 PHL ではこれを相対アドレス (32 ビット) に変更した。このため hash 表は 32 ビット長になり、記憶空間の節約と局所性の向上が図られている。

これによって heap サイズは $2^{32} - 1$ バイト以下という制約が付くが、実用的には十分な大きさとい

新 PHL の GC は、限られた記憶空間を効率的に使うことを目的とした GC という考え方から離れ、heap 内の使用中セルの局所性を高めることに機能を絞った。短期間で見ればキャッシング効果、長期間ではスワップといった、ハードウェア依存、OS の管理など、計算機の低レベルな部分に依存した高速化を行うことを目的としたものである。

このため GC は処理系に必要不可欠なものとしてではなく、どちらかと言えば付加価値的な位置付けを持ったものとなっている。

3.2 実装

GC は、基本的に圧縮型 GC を採用している。この GC は、印付けされた(使用中)セルの絶対量に比例する時間で、処理を完了することができる。また、これまでの圧縮型 GC とは違い、その対象領域は heap の高アドレス側(最近に確保された部分)に限定される。それ以外の部分については使用済みセルの回収を行わない。これは以下のことを前提にしているからである。

- 関数定義で使用されるセルが heap の下位アドレス側に局所性を保って置かれることが多い。
- GC 対象領域(高アドレス側)では、比較的多くのセルが計算で使用されている。
- 関数定義で使用される heap の最下位部を除き、GC 対象領域外に存在するセルは殆どが使用済みになると考えられる。

GC 対象領域の設定は処理系起動時に行われる。なお、設定した GC 対象領域の微調整、圧縮時のポインタ補正などには圧縮型の世代別管理方式 GC アルゴリズム [2, 3] を利用している。

3.2.1 リスト処理系側の管理

ここでは、リスト処理系側が行うポインタの管理について述べる。世代別管理方式では、ポインタ管理は新旧世代を跨る逆ポインタについての管理、及び死蔵セルの回収を目的としたものであった。本論ではこれを GC 対象領域と非対象領域に跨るポインタの管理、及び GC 対象領域の微調整に用いている。

処理系起動時

処理系起動時には GC が起動されてから次に GC が起動されるまでに使用できるセル量(N)が設定される。処理系起動直後、この値は heap 開始アドレスから top までの値として使用される。また、これと同時に pta(pseudo-target address) の値が設定される。pta は GC 対象領域の下端、top は上端であり、pta は N に対する割合として設定される。

ポインタ書換え操作時

setf, rplace 関数でポインタが変更されるとき、

それ自身(pta より下位のアドレス)と pta との間を指すポインタが存在しないような heap のアドレスをチェックし nta(nominee of target address) に保持する。また、pta と top の間を指すような逆ポインタが pta より下位のアドレスで発生した場合、これを表(Remember set)へと登録する。

3.2.2 ガーベッジコレクションの動作

以下は、GC が呼ばれてから終了するまでの動作である。図 5 は動作時の heap の様子を示したものである。

GC 起動

GC が起動されるのはあらかじめ設定されている top まで heap が使用されたときである。

印付け

印付けは、スタック、シンボル、Remember set を根として行われるが、ここで再度 nta の補正が行われる。ここでの補正是リスト処理系側が行ってきた管理に加え、pta と top との間の使用セルに nta と pta との間を指すポインタが存在しなくなるように補正が行われる(図 5(a))。この補正によって pta と nta との間に存在するのは、使用済みセルだけである。

GC 対象領域の補正

印付け終了後、pta の値が補正される。pta は予め固定されているので、pta を跨るセルの存在については一切考慮されていない。そこで、nta を pta の値とすることにより GC 対象領域の微調整を行う(図 5(b))。

圧縮

このようにして設定された GC 対象領域に対して圧縮を行う。また、これと同時にポインタの補正を行う。(図 5(c))。

使用領域の割当て

GC 終了後、 N の値から新しく top、pta が設定される。また、新しく生成されるセルは GC 終了後の下端にあるセル以降に格納されて行く(図 5(d))。

なお、本 GC は圧縮型 GC に世代別管理を融合した高速なアルゴリズムを使っているのに加え、GC




図 5: ガーベッジコレクションの動作

対象領域が小さく抑えられているので、これまでの GC の数倍の速度で処理が可能である。

	TPU	Boyer
32bit	1713(ms)	2561
64bit	1626	2365

4 評価

4.1 データ表現の変更

int 型の変更、データ表現の変更、及び拡張、hash 表の変更による効果を見るため、処理系の純計算時間の比較を行った。比較の対象として用いたのは旧 PHL であり、alpha-chip マシン上で 32 ビットプログラム用コンパイルオプションを指定してコンパイルしたものである。テストプログラムとして用いたのは TPU、Boyer である。また、実行に当っては GC が起動しないよう十分大きな heap を確保した。この結果を表 1 に示す。TPU では約 5.1%、Boyer では約 7.7% の処理速度向上が見られた。

表 1: データ表現変更の評価

4.2 ガーベッジコレクション

4.2.1 処理時間

本研究では GC を処理系全体の高速化を目的として実装した。この効果を見るために、GC が呼び出される場合と、GC が全く起動しない場合とで、処理系全体の処理速度を比較した。Reduce をテストした結果を、表 2、3 に示す。表 2 は、GC 対象領域の大きさを変化させたものであり、表 3 は格納領域の大きさを変化させたものである。この結果から、GC を呼ばない場合よりも、格納領域、GC 対象領域をうまく設定して GC を起動させた場合の方が

$ gc $ (KF)	50	60	70	80	90
time(ms)	3367	3256	3269	3273	3304

表 2: GC 対象領域に対する処理速度変化 ($\Delta top = 100K$)

Δtop (KF)	80	100	150	200	300	700
time(ms)	3314	3256	3268	3309	3269	3270
GC 回数	8	6	4	3	2	0

表 3: GC の回数、格納領域に対する処理速度変化 ($|gc| = 40KF$)

高速に処理可能であることが示される。この結果は GC 処理時間を含んでいるので、処理系の純計算時間では更に違いが出て来るものと思われる。

4.2.2 評価

新 PHL の GC を実装するにあたって前提となっていた事項、及び GC の妥当性を検討するため、heap を小区画に分割し、その小区画に含まれる使用セルの割合を GC 起動時毎に調べたものを図 6 に示した。

TPU の結果からはセルの寿命が短く、GC の対象領域に入っている使用セルもその殆どが次回の GC までに使用済みセルとなっていることが分かる。使用セルの局所性が十分に保たれており、この結果は本 GC が有効に働く例となった(図 6(a))。

Reduce の結果からは長期間使用されるセルが存在するため、GC の対象領域外に、不使用セルとなることを期待していたセルが生き残っていることが読み取れる(図 6(b))。これに対し、GC 対象領域を 2 倍にするとある程度使用セルの局所性が改善され、また純計算の処理時間も短縮されていると考えられる(図 6(c))。なお、実際の処理時間は図 6(b) で 3287(ms)、図 6(c) で 3282(ms) であった。

5 おわりに

本論では PHL の alpha-chip 上での実装、使用セルの局所性を高めることを目的とした GC の実装およびこれらの評価を行った。

今後の改良点として挙げられるのは、現在よりも

多くのビットをタグに割り当てられることができなかつたので、これまでロックデータとして扱っていたデータを全てタグ表現で表し、高速化を図ることである。また現在の GC においては世代別管理型 GC をそのまま流用しているため、nta の管理機構に処理系が大きな手間を要している。ここに新たな nta の管理機構を適用することによって処理系全体の速度向上を図ることも可能と思われる。また heap の状態から、処理系が pta、nta の値を適切に管理することによって高速化を図ることも可能と思われる。

今回提案した GC は処理系の計算を高速化させる効果を持っている。しかし、本 GC は停止回収型であるため、GC の起動に関わらず、処理系全体の速度はそれほど変わらない。今後、GC の並列化を行えば処理系の全体の高速化が実現できるものと思われる。

参考文献

- [1] 寺島元章: PHL の新インタプリタ、記号処理研究会資料, SYM 73-5, pp.33-40(1994).
- [2] 寺島元章: 古典的ガーベッジコレクションからの話題、記号処理研究会資料, SYM 68-5, pp.31-38 (1993).
- [3] 新田寛: 世代型ガーベッジコレクションの研究、修士論文、電気通信大学 情報システム学研究科 (1997).
- [4] 清兼義弘: 64 ビット UNIX&CDE、共立出版 (1997).




図 6: heap 内の使用セル