

## 仕様記述言語 VDM による並列計算機 ADENA4 シミュレータの実現

杉山 和徳 今村 俊幸 野木 達夫  
京都大学工学部応用システム科学教室  
〒606-01 京都市左京区吉田本町

並列計算機 ADENA4 シミュレータを C++ 等のプログラミング言語より抽象度がより高い仕様記述言語 VDM によって集合・写像・列などの数学的概念を用いて簡潔かつ正確に仕様記述し、更に VDM ツールの一種である IFAD VDM-SL Toolbox と C++ Code Generator を用いて並列計算機 ADENA4 シミュレータを保守性も含めて効率的に実現した。本論文では、開発対象となった並列計算機 ADENA4 のアーキテクチャ、VDM 言語による並列計算機 ADENA4 抽象機械の仕様記述、VDM 言語ツールのシミュレータ開発への適用について述べる。

## Implementation of Parallel Machine ADENA4 Simulator by Specification Language VDM

Kazunori Sugiyama, Toshiyuki Imamura and Tatsuo Nogi

Division of Applied Systems Science, Faculty of Engineering, Kyoto University

Yoshidahonmachi, Sakyo, Kyoto, 606-01, Japan

We have specified Parallel Machine ADENA4 Simulator precisely and concisely using the mathematical concept such as Set, Map, Sequence of Specification Language VDM which is more abstract than Programming Language such as C++, and efficiently implemented it including its maintenance by VDM tools, IFAD VDM-SL Toolbox and C++ Code Generator. In this paper we describe Parallel Machine ADENA4 architecture, VDM specification of Abstract Parallel Machine ADENA4 and application of VDM tools to this development.

## 1 はじめに

ソフトウェアが大規模化、複雑化し、高い信頼性を要求されるにつれ、VDM<sup>1</sup>[7][8][9]やZなどの仕様記述言語を用いて形式的なアプローチにより簡潔性及び正確性などの数学的利点を生かしてのソフトウェア開発がなされる傾向にある。近年、VDM言語の静的構文検査ツール、インタープリッタによる動的検査ツール、仕様の正当性推論ツール、C++[10]等のプログラミング言語への自動変換ツールなどが欧州を中心に世界各地で開発されており、ソフトウェア開発においてVDM言語を利用することが効果的で現実的なものとなってきた。

現在、我々の研究室では、これまでに実現してきたADENAアーキテクチャを改良し、最新のハードウェア技術を適用したADENA4の実現に向けて数々の考察がなされ、その基本アーキテクチャが固まりつつある。そして、ADENA4シミュレータなどによる性能評価により基本アーキテクチャを確定すべき段階にあり、ADENA4シミュレータを開発中で、その核となる部分が完成したところである。ADENA4シミュレータ開発においては、微妙に異なる数々のアーキテクチャのADENA4システムの性能評価をシミュレータにて容易にできることを狙ってC++などのプログラミング言語より抽象度の高い仕様記述言語VDMを用いて簡潔かつ正確に仕様記述し、IFAD VDM-SL ToolboxとC++ Code Generatorというツールを用いてVDM言語で仕様記述されたADENA4シミュレータをC++プログラムに自動変換してインプリメントする開発手法を取った[2][3][4][5]。これにより、仕様変更が容易にかつ迅速に対応できるADENA4シミュレータを効率的に実現することを目標とした。

## 2 並列計算機ADENA4

### 2.1 並列計算機ADENA4アーキテクチャ

並列計算機ADENA(Alternating Direction Execution Nexus Array)はADEPS<sup>2</sup>と呼ぶ並列計算スキームに基づいて計算を進める並列計算機である。並列計算スキームADEPSとは多次元配列データを様々な次元方向から1次元配列データに切り分け、その1次元配列データごとに並列計算を繰り返し実行するスキームである[1]。

並列計算機ADENA4は、 $L$ をシステム・サイズを決定するある整数として、1台のホスト・プロセッサHPとそのホスト・メモリ $hm$ 、2次元配列構成のローカル・プロセッサ群 $\{LP[i, j] : i, j = 1, \dots, L\}$ と各々に付随するローカル・メモリ $\{lm[i, j] : i, j = 1, \dots, L\}$ 及び各プロセッサ間でデータ交換するためのグローバル・メモリとして機能する3次元配列構成のメモリ・バンク配列 $\{mba[i, j, k] : i, j, k = 1, \dots, L\}$ から構成される。ホスト・プロセッサHPはホスト・メモリ $hm$ にアクセスでき、各ローカル・プロセッサ $LP[i, j]$ は自分のローカル・メモリ $lm[i, j]$ にアクセスでき、更に、3つの計算状態( $LP[/, /i, j/]$ :x方向計算、 $LP[i/, /, j/]$ :y方向計算、 $LP[i, j, /]$ :z方向計算)に応じて、 $LP[/, /i, j/]$ はメモリ・バンク配列要素 $\{mba[l, i, j] : l = 1, \dots, L\}$ に、 $LP[i/, /, j/]$ はメモリ・バンク配列要素 $\{mba[i, l, j] : l = 1, \dots, L\}$ に、 $LP[i, j, /]$ はメモリ・バンク配列要素 $\{mba[i, j, l] : l = 1, \dots, L\}$ に各々アクセスできる。また、ホスト・メモリ $hm$ 、ローカル・メモリ $\{lm[i, j] : i, j = 1, \dots, L\}$ 及びメモリ・バンク配列 $\{mba[i, j, k] : i, j, k = 1, \dots, L\}$ 間でのデータ交換も可能となっている。

ADENA4上での3次元偏微分方程式の数値計算においては、その3次元計算領域内のある格子点 $(i, j, k)$ 上のデータはメモリ・バンク配列要素 $mba[i, j, k]$ にデータを置いて計算を進めていくことになるが、その3次元計算領域がADENA4のシステム・サイズ $L \times L \times L$ を越える場合は各メモリ・バンク配列要素 $mba[i, j, k]$ は複数の格子点上のデータを多重して持つことにより計算を進める。計算領域内 $\{(1, \dots, R_x) \times (1, \dots, R_y) \times (1, \dots, R_z)\}$ のある格子点 $(x, y, z)$ 上のデータはメモリ・バンク配列要素 $mba[(x-1) \bmod L + 1, (y-1) \bmod L + 1, (z-1) \bmod L + 1]$ に置かれ、各ローカル・プロセッサ $LP[i, j]$ は1次元配列をなすメモリ・バンク配列要素をアクセスしながら多重度分だけ繰り返して計算を進める。この処理を多重処理と呼ぶ。

### 2.2 並列言語ADETRAN4

並列言語ADETRAN4はADENA4上の並列計算を記述するためのプログラミング言語であり、FORTRAN77プログラミング言語にADENA4固有のプログラム単位、データ構造宣言文、並列動作実行文、並列データ転送文などが追加されている。

### 2.3 並列中間言語ADEINTER

ADENA4シミュレータはADEINTERと呼ぶ並列中間言語で記述されたプログラムを1命令ずつ逐次解釈しながら並列計算機ADENA4でのプログラム実行をシミュレートする。並列中間言語ADEINTERの各命令は1つの命令

<sup>1</sup>Vienna Development Method

<sup>2</sup>Alternating Direction Execution of Parallel over Segments

コードと0個以上のオペランドの組から成る。主な命令を以下に示す。

命令形式 {(命令コード, オペランド, オペランド, .....)}	内容
(region, $R_x, R_y, R_z$ )	計算領域 $\{(1, \dots, R_x) \times (1, \dots, R_y) \times (1, \dots, R_z)\}$ の指定
(hm, VariableID, Type, VectorOrScalar, length)	HM変数についての情報
(lm, VariableID, Type, VectorOrScalar, length)	LM変数についての情報
(mba, VariableID, Type, VectorOrScalar, length)	MBA変数についての情報
(load, RegisterID, VariableID)	Load 命令
(save, RegisterID, VariableID)	Save 命令
(loadx, RegisterID, VariableID, IndexRegisterID)	インデックス付き Load 命令
(savex, RegisterID, VariableID, IndexRegisterID)	インデックス付き Save 命令
(loadi, RegisterID, VariableID)	間接 Load 命令
(savei, RegisterID, VariableID)	間接 Save 命令
(loadix, RegisterID, VariableID, IndexRegisterID)	インデックス付き間接 Load 命令
(saveix, RegisterID, VariableID, IndexRegisterID)	インデックス付き間接 Save 命令
(goto, offset)	相対ジャンプ命令
(if, RegisterID, offset)	条件付相対ジャンプ命令
(bop, RegisterID <sub>1</sub> , RegisterID <sub>2</sub> , RegisterID <sub>3</sub> )	2項演算命令 (Register <sub>1</sub> bop Register <sub>2</sub> ⇒ Register <sub>3</sub> )
(uop, RegisterID <sub>1</sub> , RegisterID <sub>2</sub> )	単項演算命令 (uop Register <sub>1</sub> ⇒ Register <sub>2</sub> )
(prange, Direction, $S_\alpha, E_\alpha, S_\beta, E_\beta$ )	並列計算の方向 Direction と領域 $\{(S_\alpha, \dots, E_\alpha) \times (S_\beta, \dots, E_\beta)\}$ の指定
(pdo)	並列計算をする部分の始まり
(pend)	並列計算をする部分の終り
(greturn)	GSUBROUTINE の終り
手続き呼出し、データ転送関連等の命令は省略	

### 3 並列計算機 ADENA4 シミュレータ

#### 3.1 並列計算機 ADENA4 シミュレータの構成

並列計算機 ADENA4 シミュレータとは、ADETRAN4 コンパイラにより ADETRAN4 プログラムから ADEINTER プログラムに変換されたものをインタープリッタ形式で実行することにより、ADENA4 の動作をシミュレートしながら ADEINTER 中間言語の各命令の実行回数などの統計情報を収集する並列計算機シミュレータである。

#### 3.2 VDM 言語による並列計算機 ADENA4 抽象機械の記述

並列計算機 ADENA4 抽象機械は1台のホスト・プロセッサ HP とそのホスト・メモリ  $hm$  と  $L \times L$  台のローカル・プロセッサ群  $\{LP[i, j] : i, j = 1, \dots, L\}$  とそのローカル・メモリ  $\{lm[i, j] : i, j = 1, \dots, L\}$  及び  $L \times L \times L$  台のメモリ・バンク配列  $\{mba[i, j, k] : i, j, k = 1, \dots, L\}$  から構成される。各メモリ・バンク配列  $\{mba[i, j, k] : i, j, k = 1, \dots, L\}$  は、計算領域が  $\{(1, \dots, R_x) \times (1, \dots, R_y) \times (1, \dots, R_z)\}$  である時、多重処理のため、 $M_x$  (x方向多重度)、 $M_y$  (y方向多重度)、 $M_z$  (z方向多重度) を、それぞれ、 $M_x = (R_x - 1) \text{div} L + 1$ ,  $M_y = (R_y - 1) \text{div} L + 1$ ,  $M_z = (R_z - 1) \text{div} L + 1$  と置くと、 $M_x \times M_y \times M_z$  個のエリアに分割される。ホスト・メモリ  $hm$  の場合はHM変数番号集合と添字集合<sup>3</sup>の直積からその値への写像として、ローカル・メモリ  $\{lm[i, j] : i, j = 1, \dots, L\}$  はプロセッサ番号集合  $(1, \dots, L) \times (1, \dots, L)$ , LM変数番号集合及び添字集合の直積からその値への写像として、メモリ・バンク配列  $\{mba[i, j, k] : i, j, k = 1, \dots, L\}$  はメモリ・バンク番号集合  $(1, \dots, L) \times (1, \dots, L) \times (1, \dots, L)$ , 多重処理エリア番号集合  $(1, \dots, M_x) \times (1, \dots, M_y) \times (1, \dots, M_z)$ , MBA変数番号集合及び添字集合の直積からその値への写像として定義する。ホスト・プロセッサもローカル・プロセッサも  $n$  個のレジスタを持ち、レジスタ番号からその値への写像として定義する。変数、レジスタが取り得る値は、論理値、整数又は実数のいずれかである。ADENA4 抽象機械には記号表があり、ここに各変数 / 配列に関する情報を格納しておくことにより実行時に動的に変数・配列がHM変数か、LM変数か又はMBA変数かを判断できるので、各種変数 / 配列へのアクセス命令 (Load/Save 関連命令) を共通化できた。

VDM 言語による ADENA4 抽象機械の仕様記述では、まず最初に ADENA4 抽象機械内部の状態を表すレジスタ  $reg$ , ホスト・メモリ  $hm$ , ローカル・メモリ  $lm$ , メモリ・バンク配列  $mba$  などの ADENA4 state の定義から行なった。state の定義に必要な ADENA4 抽象機械固有の type は上の説明より主として以下に示すものになった。これらの type を使って ADENA4 state が次のように定義された。

<sup>3</sup>スカラー変数の場合は添字は1。

types

<i>DIRECTION</i>	= $X   Y   Z   \text{VOID}$ ; — 並列計算方向集合: $\{X, Y, Z, \text{void}\}$
<i>VariableID</i>	= $\mathbb{N}_1$ ; — 変数番号集合: 自然数
<i>Index</i>	= $\mathbb{N}_1$ ; — 添字集合: 自然数
<i>RegisterID</i>	= $\mathbb{N}_1$ ; — レジスタ番号集合: 自然数
<i>BANK</i>	= $\mathbb{N}_1 \times \mathbb{N}_1 \times \mathbb{N}_1$ ; — バンク番号直積集合 $(1, \dots, L) \times (1, \dots, L) \times (1, \dots, L)$
<i>AREA</i>	= $\mathbb{N}_1 \times \mathbb{N}_1 \times \mathbb{N}_1$ ; — エリア番号直積集合 $(1, \dots, M_x) \times (1, \dots, M_y) \times (1, \dots, M_z)$
<i>PROCESSOR</i>	= $\mathbb{N}_1 \times \mathbb{N}_1$ ; — プロセッサ番号直積集合 $(1, \dots, L) \times (1, \dots, L)$
<i>HostMemory</i>	= <i>VariableID</i> $\times$ <i>Index</i> $\xrightarrow{m}$ <i>VALUE</i> ; — ホスト・メモリのタイプ
<i>LocalMemory</i>	= <i>PROCESSOR</i> $\times$ <i>VariableID</i> $\times$ <i>Index</i> $\xrightarrow{m}$ <i>VALUE</i> ; — ローカル・メモリのタイプ
<i>MemoryBankArray</i>	= <i>BANK</i> $\times$ <i>AREA</i> $\times$ <i>VariableID</i> $\times$ <i>Index</i> $\xrightarrow{m}$ <i>VALUE</i> ; — メモリ・バンク配列のタイプ
<i>REGISTER</i>	= <i>RegisterID</i> $\xrightarrow{m}$ <i>VALUE</i> ; — レジスタのタイプ
<i>VALUE</i>	= $\mathbb{B}   \mathbb{Z}   \mathbb{R}$ ; — 値の種類: {論理型, 整数, 実数}
<i>MEMORY</i>	= <i>HM</i>   <i>LM</i>   <i>MBA</i> ; — メモリの種類: {ホスト・メモリ, ローカル・メモリ, メモリ・バンク配列}
<i>TYPE</i>	= <i>INTEGER</i>   <i>REAL</i>   <i>LOGICAL</i> ; — 変数タイプ
<i>SymbolTable</i>	= <i>VariableID</i> $\xrightarrow{m}$ <i>SymTabDetails</i> ; — 記号表
<i>SymTabDetails</i> :: <i>memory</i>	: <i>MEMORY</i> — メモリの種類
<i>type</i>	: <i>TYPE</i> — 変数タイプ
<i>vectorOrscalar</i>	: <i>VECTOR</i>   <i>SCALAR</i> — ベクトル変数か、或はスカラー変数か
<i>size</i>	: $\mathbb{N}_1$ ; — ベクトル変数のときはその長さ、スカラー変数の時は1

state ADENA4-STATE of

<i>dir</i>	: <i>DIRECTION</i> — 並列計算方向
<i>hm</i>	: <i>HostMemory</i> — ホスト・メモリの状態
<i>lm</i>	: <i>LocalMemory</i> — ローカル・メモリの状態
<i>mba</i>	: <i>MemoryBankArray</i> — メモリ・バンク配列の状態
<i>reg</i>	: <i>REGISTER</i> — レジスタの状態
<i>prog</i>	: <i>PROGRAM</i> — HPとLPのプログラムが混在して格納される
<i>ip-stack</i>	: <i>InstructionID</i> * — 命令カウンタ・スタックの状態
<i>ip</i>	: <i>InstructionID</i> — 命令カウンタの状態
<i>symTBL</i>	: <i>SymbolTable</i> — 記号表の状態
— 以下、シミュレータ用	
<i>L</i>	: $\mathbb{N}_1$ — 2次元プロセッサ配列の一列のプロセッサ数
<i>ira, jra, kra, ina, jna, kna</i>	: $\mathbb{N}_1$ — 物理プロセッサ番号、バンク番号、エリア番号などの指定用
<i>l, l-S, l-E, m, m-S, m-E</i>	: $\mathbb{N}_1$ — 並列計算領域と現在シミュレートしている論理プロセッサ番号 ( $l, m$ ) の指定用
<i>end</i>	

*prog* はプログラム・メモリのことで、シミュレータがシングル・プロセッサ計算機での実行を前提として作成したので、ホスト・プロセッサ HP とローカル・プロセッサ  $\{LP[i, j] : i, j = 1, \dots, L\}$  のプログラムはここに混在して格納される。*ip* は命令カウンタのことでプログラム・メモリ *prog* 内で次に実行する命令をポイントする。ローカル・プロセッサ LP は *dir* なるフラグを持ち、これに X(x方向計算)、Y(y方向計算) 又は Z(z方向計算) をセットすることにより、その時の並列計算方向を指定できるようにしている。シミュレータ内にある *l, m* は PDO 文の並列制御変数をシミュレートし、*l-S, l-E, m-S, m-E* は並列計算の範囲を示すものであり、( $l, m$ ) が取り得る値は  $l-S \leq l \leq l-E, m-S \leq m \leq m-E$  である。

また、*dir* と *ira, jra, kra, ina, jna, kna* そして  $l, m$  の値により、論理的<sup>4</sup>なプロセッサ番号 ( $l, m$ ) はその時シミュレートしている物理的なプロセッサ番号及び多重処理の位置に変換できる。例えば、*dir* の値が X であるとする、この時は *jra, jna, kra, kna* が有効となり、各々、 $jra = (l-1) \bmod L + 1$ ,  $jna = (l-1) \text{div} L + 1$ ,  $kra = (m-1) \bmod L + 1$ ,  $kna = (m-1) \text{div} L + 1$  と pdo 命令によりセットされ、これら値がローカル・メモリ或はメモリ・バンク配列をアクセス時に必要なプロセッサ番号、バンク番号、エリア番号を決定するとき参照される。この時は、(*jra, kra*) が物理的なプロセッサ番号を、(*jna, kna*) が多重処理の位置を示している。

次の VDM 仕様記述には、*prange* 命令により並列計算領域が初期設定され、*pdo* 命令と *pend* 命令によりその並列計算が単一プロセスにてシミュレートされる様子が記述されている。

<sup>4</sup>「論理的」とはシステム・サイズ  $L$  という物理的な制約が無いことを意味する。

```

Prange : DIRECTION × N1 × N1 × N1 × N1  $\xrightarrow{\circ}$  ()
Prange (d, s-1, e-1, s-2, e-2)  $\triangle$ 
  (dir := d; — 並列計算方向の初期設定
   l := s-1; l-S := s-1; l-E := e-1;
   m := s-2; m-S := s-2; m-E := e-2); — 並列計算範囲とシミュレート論理プロセッサ番号の初期設定

Pdo : ()  $\xrightarrow{\circ}$  ()
Pdo ()  $\triangle$ 
  (ip-stack := [ip - 1]  $\frown$  ip-stack; — 他プロセッサのシミュレートのための復帰位置退避
   cases dir:
     X → (jra := (l - 1) mod L + 1; jna := (l - 1) div L + 1;
           kra := (m - 1) mod L + 1; kna := (m - 1) div L + 1),
     Y → (kra := (l - 1) mod L + 1; kna := (l - 1) div L + 1;
           ira := (m - 1) mod L + 1; ina := (m - 1) div L + 1),
     Z → (ira := (l - 1) mod L + 1; ina := (l - 1) div L + 1;
           jra := (m - 1) mod L + 1; jna := (m - 1) div L + 1)
   end ); — 計算方向別、論理プロセッサ番号 (l, m) から物理的なプロセッサ番号及び多重処理の位置への変換

Pend : ()  $\xrightarrow{\circ}$  ()
Pend ()  $\triangle$ 
  (if l < l-E
   then (l := l + 1; m := m; ip := hd ip-stack)
   elseif m < m-E
   then (l := l-S; m := m + 1; ip := hd ip-stack)
   else dir := VOID;
   ip-stack := tl ip-stack); — 並列計算領域内の他プロセッサのシミュレートのための処理

```

ADENA4 抽象機械では、ADEINTER 中間言語の各命令に相当する各 VDM operation の実行により ADENA4 state が変化する。ADENA4 シミュレータは ADEINTER プログラムを実行することにより、ADENA4 抽象機械のレジスタ *reg*, ホスト・メモリ *hm*, ローカル・メモリ *lm*, メモリ・バンク配列 *mba* などの ADENA4 state の内容がどのように変化するかをプログラムしたものである。

```

LoadX : RegisterID × VariableID × RegisterID  $\xrightarrow{\circ}$  ()
LoadX (r, v, r-i)  $\triangle$ 
  let i = reg (r-i) in
  cases symTBL(v).memory:
    HM → reg := reg † {r ↦ hm (mk-(v, i))},
    LM → (dcl p : PROCESSOR;
          cases dir:
            X → p := mk-(jra, kra),
            Y → p := mk-(kra, ira),
            Z → p := mk-(ira, jra)
          end;
          reg := reg † {r ↦ lm (mk-(p, v, i))}),
    MBA → let R = (i - 1) mod L + 1,
           N = (i - 1) div L + 1 in
           (dcl bank : BANK,
            area : AREA;
            cases dir:
              X → (bank := mk-(R, jra, kra); area := mk-(N, jna, kna)),
              Y → (bank := mk-(ira, R, kra); area := mk-(ina, N, kna)),
              Z → (bank := mk-(ira, jra, R); area := mk-(ina, jna, N))
            end;
            reg := reg † {r ↦ mba (mk-(bank, area, v, 1))})
  end;

```

上記 ADENA4 シミュレータ内の loadx 命令用の VDM operation *LoadX* では、loadx 命令によって ADENA4

state の一つであるレジスタ *reg* がレジスタ *r-i* の値をインデックス値として、変数 *v* が<sup>5</sup>HM変数の場合はホスト・メモリ *hm*、変数 *v* がLM変数の場合はローカル・メモリ *lm*、変数 *v* がMBA変数の場合はメモリ・バンク配列 *mba* から変数 *v* の値を読みとり、レジスタ *r* の値とるようにレジスタ *reg* の内容を変化させることが記述されている。特に、ローカル・メモリにアクセスする時は *dir* と *ira,jra,kra* の値によってローカル・プロセッサ番号が決まり、メモリ・バンク配列にアクセスする時はそれらと更に *ina,jna,kna*、レジスタ *r-i* の値によってメモリ・バンク配列のバンク番号とエリア番号が決まる。

### 3.3 IFAD VDM-SL Toolbox/C++ Code Generator によるインプリメント

ADENA4 シミュレータの開発は、最初に IFAD VDM-SL Toolbox にて ADENA4 シミュレータを VDM 言語にて記述し、その仕様記述の VDM 静的構文検査を行なった。この構文検査でいくつかの簡単な構文上の誤り (バグ) を発見できた。次に、VDM インタープリッタにて、シミュレータの動的検査を VDM 言語レベルで行なった。シミュレータの誤りはこの段階でほぼ捕捉された。そして、C++ Code Generator にて VDM 言語で記述されたシミュレータを C++ プログラムに自動変換した。さらに、VDM 言語がサポートしないシミュレータのファイル I/O 部分を中心に残りを直接 C++ 言語で記述して、全プログラムをコンパイル/リンクして ADENA4 シミュレータを完成させた。この時、VDM 言語による ADENA4 シミュレータの仕様記述は全部で 4,016 行、これから自動生成された C++ プログラムは全部で 27,047 行、そして、直接 C++ 言語で記述したプログラムは 231 行であった。

システム全体の 99% 以上を VDM 言語により簡潔かつ正確に記述でき、その VDM 言語による仕様記述はシステム仕様書としても有効で、更にそれは IFAD VDM-SL Toolbox にて VDM 言語レベルでテストでき、テストが終っている VDM モジュールは C++ Code Generator により C++ プログラムに自動変換された。自動変換された C++ プログラムは再度同じテストする必要が無かった。システム全体の約 99%<sup>5</sup> を VDM 言語で仕様記述でき、VDM 言語から C++ 言語へのコード・ジェネレータを利用することにより、抽象レベルの高いシステム開発が可能となり、開発効率は非常に高かった。実際、仕様決定の作業量を除けば、実質約 2 月分の作業量で ADENA4 シミュレータを開発できた。また、ADENA4 アーキテクチャ及び ADEINTER 中間言語の仕様を VDM 言語にて簡潔かつ正確に記述できた。また、現在のところ仕様変更にも柔軟に対応できている。

## 4 今後の予定及び課題

ローカル・プロセッサがベクトル・プロセッサであるタイプの ADENA4 アーキテクチャも考察されている。今後、このタイプの ADENA4 シミュレータも実現したい。その実現に関しては、今回開発したシミュレータと多くの共通点を有しているので短期間で実現できると見通している。

また、今回インプリメントした ADENA4 シミュレータはシングル・プロセッサ計算機での実行を前提として作成したが、VDM++ 言語と呼ばれるオブジェクト指向と並列処理の概念を VDM 言語に導入した仕様記述言語によって書き直すことにより、ソフトウェア工学的により洗練された、マルチ・プロセッサ計算機での実行を前提とする ADENA4 シミュレータを今後インプリメントしてみたい。また、OMT<sup>6</sup> などのオブジェクト指向分析/設計技法も導入して、ソフトウェア工学的により優れた並列計算機シミュレータのインプリメント技法を探ってみたい。

## 参考文献

- [1] T. Nogi: Promising Data Parallel Environment — ADEPS, ADETRAN, ADENA —, *Proc. of the First Aizu Int. Symposium on Parallel Algorithms/Architecture Synthesis*, pp.45-53, IEEE Computer Society, 1995.
- [2] The VDM-SL Tool Group: The IFAD VDM-SL Language, Technical Report, IFAD, 1994.
- [3] The VDM-SL Tool Group: Users Manual for the IFAD VDM-SL Toolbox, Technical Report, IFAD, 1994.
- [4] The VDM-SL Tool Group: User Manual for the IFAD VDM-SL to C++ Code Generator, Technical Report, IFAD, 1994.
- [5] The VDM-SL Tool Group: The VDM C++ Library, Technical Report, IFAD, 1994.
- [6] I. P. Dickinson: Typesetting VDM with VDMSL macros, Technical Report, NPL, 1991.
- [7] C. B. Jones: Systematic Software Development using VDM -2nd ed., Prentice-Hall International, 1990.
- [8] C. B. Jones and R. C. F. Shaw(eds): Case Studies in Systematic Software Development, Prentice-Hall International, 1990.
- [9] D. Andrew and D. Ince: Practical Formal Methods with VDM, The McGraw-Hill International, 1990.
- [10] B. Stroustrup: The C++ Programming Language -2nd ed., Addison-Wesley, 1993.

<sup>5</sup>残り約 1% は直接 C++ プログラム言語でプログラミングした

<sup>6</sup>Object Modeling Technique