

コモディティ分散共有メモリ IBM x440 の性能評価

西 田 晃^{†,‡} 額 田 彰[†] 小 柳 義 夫[†]

本研究では、コモディティハードウェアによって構成された分散共有メモリ型アーキテクチャを採用することにより、容易に資源の拡張が可能な計算機環境を実現することを目標とともに、ユーザが共有メモリアーキテクチャの下位構造を意識することなく高性能な科学技術演算を行なうことのできる計算環境の構築を目指している。本稿では、高速ネットワークを用いた廉価な分散共有メモリである IBM 社の PC サーバ x440 に実装された Linux システムを利用し、疎行列アルゴリズムの実機上での評価結果について報告するとともに、コモディティ分散共有メモリの可能性と実装上の問題点について検討する。

Performance Evaluation of Commodity Distributed Shared Memory IBM x440

AKIRA NISHIDA,[†] AKIRA NUKADA[†] and YOSHIO OYANAGI[†]

In this study, we target a commodity NUMA computing environment which enables users to realize high performance scalable scientific computing without thinking the details of its architecture. We report the preliminary results of the performance evaluation of sparse matrix algorithms on IBM's ccNUMA server x440, and discuss the merits and the subjects of the ccNUMA architectures based on commodity components.

1. はじめに

近年、並列アーキテクチャ技術の発展により、高性能な共有メモリ型並列計算機が比較的容易に利用できるようになってきた。共有メモリ型アーキテクチャは、プロセッサの接続形態によってバス結合型とネットワーク結合型に大別することができる。バス結合型アーキテクチャでは、バスの帯域幅による制約から、構築可能な並列環境の規模が限られている。これに対して、主記憶を分散配置するネットワーク結合型の分散共有メモリアーキテクチャでは、主記憶に対するアクセス時間は不均等になるものの、プロセッサの拡張性に関する物理的制約はほとんどなく、高い拡張性が必要となる大規模科学技術計算に適した形態であると考えられる。

一方で、コモディティプロセッサの高速化に伴い、高速の PC をネットワークで結合したクラスタ技術が、大規模科学技術計算においても実用的な選択肢のひとつとなってきた。しかしながら、クラスタ上でのメッセージ通信による並列処理には、明示的なデータ分割の必要性や通信遅延などの制約がある。現在、このような安価なノードを組み合わせて、大規模な分散共有メモリ環境を構築するためのチップセット等の開発が Intel,

IBM 等の主要ベンダにより進められている¹¹⁾。

本研究では、コモディティハードウェアによって構築された分散共有メモリアーキテクチャを採用することにより、容易に資源の拡張が可能な計算機環境を実現することを目標とともに、スケーラブルな性能向上を得る上で障害となるオペレーティングシステム上のボトルネックを解消し、高レベルな最適化を実現することにより、ユーザがアーキテクチャの下位構造を意識することなく高性能な科学技術演算を行なうことのできる計算環境の構築を目指している。本稿では、Intel Xeon プロセッサを用いた分散共有メモリ型並列計算機として昨年開発された IBM 社製 PC サーバ x440 を使用して、実機上での評価結果をもとに考察を行った。

2. 背 景

大規模疎行列を扱う反復解法において、疎な成分を持つ行列とベクトルの間の演算は計算量の大きな割合を占める。これらは BLAS¹⁰⁾ 等を用いて実装することが可能であるが、疎行列 - ベクトル間演算において、十分にキャッシュメモリを活用するのは難しい。したがって、疎行列アルゴリズムの並列化を行う場合、BLAS ルーチンレベルでの並列化が最適な選択肢であるかどうかを決定するためには、十分な評価が必要である。

BLAS の並列実装に関しては、1) ScalAPACK⁶⁾ のように、MPI による BLAS と等価な並列化ライブラリを構築するものと、2) ATLAS¹²⁾ のようにスレッドを

† 東京大学大学院情報理工学系研究科コンピュータ科学専攻
Department of Computer Science, the University of Tokyo

‡ 科学技術振興事業団 JST

用いた共有メモリアーキテクチャ向けの並列化を行うものが提案されており、1), 2)とも行列間演算のようなキャッシュメモリの活用の容易なBLASルーチンについては、効率的な並列実装を実現している。PBLASは分散メモリアーキテクチャを主な対象としており、またATLASにおける並列化は、本研究で想定しているような疎行列解法への適用を想定したものではないが、メモリアクセス遅延の小さい共有メモリアーキテクチャにおいては、ループレベルでの並列化によって、ベクトル間演算や行列-ベクトル間演算についても効率的に性能向上を達成できるものと期待される。

本稿では、大規模疎行列を対象とする固有値解法の一種であるJacobi-Davidson法¹³⁾を例にとり、計算量の大部分を占める要素演算について、分散共有メモリシステム上で高速に処理するための条件について考察する。Jacobi-Davidson法の実装としてはFokkema, van Gijzenら⁹⁾によるTemplates⁵⁾, BLAS及びLAPACK⁶⁾を用いたものが知られており、 $y \leftarrow \alpha Ax + \beta y$ 型の複素行列-ベクトル間演算であるLevel 2 BLASルーチンのzgemvをはじめとして、複素ベクトル間演算zdots($\bar{x}^T y$), zaxpy($y \leftarrow \alpha x + y$), dznrm2($\|x\|_2$)などのLevel 1 BLASルーチンが演算量に占める割合が大きく¹³⁾、ベクトル計算機での処理に適したアルゴリズムである。本研究ではこれらの関数をOpenMP APIを用いて並列化し、分散共有メモリシステムでの評価を行った。

3. 評価環境

3.1 アーキテクチャ

本研究では、Intelアーキテクチャベースの分散共有メモリ型計算機としてIBM社で開発されたPCサーバx440を導入し、コモディティ分散共有メモリ上での計算性能について評価を行った。x440はIntel Xeonプロセッサ向けのIBM社製チップセットであるSummitを用い、4個のXeonプロセッサを内蔵可能なノードを専用高速ネットワークで相互に接続することにより、最大で16個^{*}のXeonプロセッサを单一インスタンスのオペレーティングシステムで管理することができる。³⁾。本研究では筐体内の2個のノードに2.4GHzのXeon DPプロセッサを2個ずつ搭載し、4プロセッサ構成で評価を行った。図1にx440のシステム構成、また図2、図3に専用ネットワークによるノード間の接続形態を示す^{3), 4)}。ノード内のプロセッサ-チップセット及びメモリ-チップセット間、ノードを結ぶ通信ケーブルの帯域幅はいずれも3.2GB/sであり、ノード間は複数のケーブルによるインターリープが可能である。

^{*} ただし本稿の執筆時点では、Xeon DPプロセッサの場合は1ノードに2個まで、最大で2ノード4個までの構成となっている。




図2 SMP expansion ports with two SMP expansion modules installed.




図3 Connecting the two x440s together in a 16-way configuration.

3.2 オペレーティングシステム

複数のノードから構成される分散共有メモリアーキテクチャ上において、オペレーティングシステムレベルでスケーラビリティを確保するための手法としては、以下のものを挙げることができる。

ノードアフィニティ

プロセスの移動を指定したノード内に限定する機能⁸⁾。

メモリアフィニティ

物理的なメモリ配置情報に基づいて、プロセスのメモリ要求時にローカルノードのメモリを優先的に割り当てる機能。

プロセッサアフィニティ

プロセスを指定したプロセッサに固定する機能。

ページマイグレーション

あるメモリページに対して特定のリモートノードからのアクセスが集中する場合、OSがこれを検知してページをリモートノードにコピーする機能。オーバヘッドに注意する必要がある。

これらの機能により、リモートノードへのメモリアクセスが減少し、データの局所性が向上するとともに、CPU間のプロセス移動によるキャッシュミスの発生を抑えることができる。




図 1 x440 architecture block diagram.

分散共有メモリアーキテクチャ上で高い計算性能を得るために、計算アルゴリズムにおいてもさまざまなレベルでの最適化が必要である。このようなシステムを研究する上で、仕様が完全に公開され、無償でソースコードの入手及び自由な改変が可能なオペレーティングシステム及び各種ライブラリの開発が、ネットワークの普及に伴って一般的になりつつある。そのようなオペレーティングシステムのひとつとして、Linux を挙げることができるが、Linuxにおいて実現されているスケジューリング機能は、現時点では比較的小規模なシステム向けに設計されており、本研究で対象とする大規模な共有メモリアーキテクチャ上で使用するには、性能上問題がある。以上の背景をもとに、Linuxにおいてスケーラビリティを向上させるための研究が進められている¹⁾。本研究では、x440 上に実装された Linux オペレーティングシステムを用いて、分散共有メモリ上での計算性能を評価した。

4. 評 價

評価には IBM x440 (2.4GHz Intel Xeon DP Processor ×4, 32KB L1 cache (16KB data), 512KB L2 cache, 64MB node cache, 4GB main memory), 及び比較対象として Itanium プロセッサを用いた分散共有メモリ型並列計算機である NEC AzusA (733MHz Intel Itanium Processor ×8, 32KB L1 cache (16KB data), 96KB L2 cache, 2MB L3 cache, 2GB main memory) を用いた。x440 の 2 台のノードにはそれぞれ 2 個のプロセッサ、32MB の L4 cache (2-way interleaved PC200 DDR-SDRAM) 及び 2GB の PC133 SDRAM が、また AzusA の 4 台のノードにはそれぞ

れ 2 個のプロセッサと 512MB の PC100 SDRAM が搭載されている。

オペレーティングにはそれぞれ Red Hat Advanced Server 2.1 及び Red Hat 7.1 ベースの NEC Linux R1.2 を、またカーネルにはそれぞれ 2.4.21-pre4 及び 2.4.7-nec1.2 を使用した。x440 には標準の Red Hat Advanced Server が使用されており、分散共有メモリ対応については開発版カーネルの 2.5 系列で作業が進められている^{*}。一方 NEC Linux には既にメモリアフィニティ機能、プロセッサアフィニティ機能が実装されており、以下の評価ではメモリアフィニティを有効にした状態で測定した。コンパイラにはいずれも Intel Compiler for Linux 6.0 の最新版を用いた。

4.1 EPCC OpenMP Microbenchmark

OpenMP の実行モデルでは、プログラムの実行はマスタスレッドと呼ばれる单一プロセスとして開始される。マスタスレッドは通常のステートメントを逐次実行し、指示文の対で構成される並列構造が現れると、1 つ以上のスレッドからなるチームを生成し、チームのメンバーのそれについてデータ環境の設定を行なう。並列構造内のステートメントは、チーム内の各スレッドによって並列に実行され、並列構造の終了時点でチーム内のスレッドは同期し、マスタスレッドは更新されたデータを用いて計算を続ける。

ここでは OpenMP API を用いた並列計算に伴う通信遅延を調べるため、EPCC OpenMP Microbenchmark⁷⁾ を用いて評価を行った。Microbenchmark は、

* なお、最新の開発版カーネルを用いた評価では一部の機能について安定した性能が得られていないため、今回のデータとしては採用しなかった。

エジンバラ大学で開発された OpenMP の同期及びスケジューリングオーバヘッド測定のためのベンチマークであり、内部に dummy 関数を含むループについて、OpenMP 指示文を追加した場合に生じる遅延を測定する。時間測定にはナノ秒オーダーの実行時間を計測することができる関数 `clock_gettime()` を用いた。縦軸は実行時間をクロックサイクル数に換算した値である。Intel Compiler にはコンパイラオプションとして `-O3 -zero-ip -nodeps -w -openmp` を用い、x440 上ではこれに `-tpp7 -axW` を追加した。




図 4 Synchronization overheads on IBM x440.




図 5 Synchronization overheads on NEC AzusA.

図 4, 図 5 に x440, AzusA 上での同期オーバヘッドを示す。この結果から分かるように、同期指示文に関して、x440 では AzusA と比較して相対的に非常に大きなオーバヘッドが生じている。これは Xeon プロセッサの周波数が 2.4GHz であり、733MHz の Itanium プロセッサの 3 倍以上であるにもかかわらず、ネットワークを経由することで通信遅延が AzusA の場合よりも増大していることが主な原因であると考えられるが、一方スケジューリングオーバヘッドに関しては、図 6, 図 7 に示す 4 スレッドでの実行結果から、chunk サイズにもよるが AzusA と比較して小さな値となっていることが分

かる。




図 6 Scheduling overheads on IBM x440.




図 7 Scheduling overheads on NEC AzusA.

4.2 STREAM benchmark

計算機の特性についてより詳しく調べるために、バージニア大学で開発されている STREAM benchmark²⁾ を用いてそれぞれのシステムのメモリ帯域幅を測定した。このベンチマークプログラムでは、倍精度浮動小数配列に対して以下の演算を行い、実測値をもとに計算機の実効帯域幅を評価する。

表 1 STREAM benchmark types

Benchmark	Operation	Bytes per iteration
Copy	$a[i] = b[i]$	16
Scale	$a[i] = q * b[i]$	16
Add	$a[i] = b[i] + c[i]$	24
Triad	$a[i] = b[i] + q * c[i]$	24

ここで扱っているルーチンは、冒頭で述べた我々の対象とする計算に極めて近く、メモリ帯域幅の大きな計算機に適した内容である。ここでは OpenMP 版の並列プログラムである `stream_d_omp.c` を用い、それぞれのアーキテクチャ上で評価した。図 8 は問題サイズを

4,000,000とした場合の x440 上での性能値であるが、最大で 1GB/s 弱となっており、図 10 に示すメモリアフィニティ機能を使用しない状態で測定した AzusA 上での値と同程度である。これに対して問題サイズ 2,000,000 の場合には、図 9 に示すように高い値が得られる。問題サイズ 2,000,000 の場合に必要となるメモリ量は約 44MB であるので、このようなクラスの問題に対しては、x440 に搭載されている 64MB の node cache が効果を発揮するものと考えられる。一方、図 10, 11 から、NEC AzusA 上においては、メモリアフィニティ機能を利用することにより大幅な性能の向上が得られていることが分かる。x440 ではまだ十分な性能が得られていないが、オペレーティングシステムが対応することで、より高い性能が得られるようになるものと思われる。




図 8 STREAM benchmark performance (MB/s) with array size 4,000,000 on IBM x440 (without memory affinity).




図 9 STREAM benchmark performance (MB/s) with array size 2,000,000 on IBM x440 (without memory affinity).

なお、メモリアフィニティ機能使用時の AzusA において、図 11 に示すような起動直後の高いスケーラビリティが、時間が経過するにしたがって次第に失われるこ

とが分かっている。これはオペレーティングシステムによって生成されるファイルキャッシュが起動ノード上の主記憶から順に配置されていくことによると考えられるが、この問題は、SGI 社の分散共有メモリ型計算機 Origin で既に実現されているように、ファイルキャッシュをラウンドロビン方式で分散配置することによって解決できるものと思われる。




図 10 STREAM benchmark performance (MB/s) with array size 20,000,000 on NEC AzusA (without memory affinity).




図 11 STREAM benchmark initial performance (MB/s) with array size 20,000,000 on NEC AzusA (with memory affinity).

4.3 並列化 BLAS ルーチン

ここでは、より実際に近い問題として、Jacobi-Davidson 法において計算量の大きな部分を占める複素演算ルーチン zgemv, zdotc, zaxpy, dznrm2 を選び、評価を行った。それぞれの関数は最外側ループを OpenMP API を用いて並列化している。ベクトルサイズは 256^2 、行列サイズは $256^2 \times 4$ として計測した。

x440, AzusA 上での性能を図 12, 図 13 に示す。x440 が高い性能を示しているが、これは前節で示したキャッシュ階層の効果によるものと思われ、プロセッサ内蔵




図 12 Parallel BLAS performance on IBM x440.




図 13 Parallel BLAS performance on NEC AzusA.

キャッシュサイズの差や、ネットワークレイテンシを補う十分な性能が得られている。

5. まとめ

本稿では、コモディティハードウェアによる分散共有メモリ型アーキテクチャとして、IBM の Intel Xeon 搭載サーバである x440 を用いて、疎行列アルゴリズムの要素演算の分散共有メモリアーキテクチャ上への実装方式について検討を行った。

疎行列アルゴリズムにおいて必要となる低レベルなBLAS 演算の並列化を考える場合、レイテンシを小さくするとともに、ノード間でのメモリ帯域幅を十分に確保することが必要となる。このためには、x440 で採用されているノードキャッシュは有効な手法であると思われる。また、開発途上のため今回の実験では十分に評価できていないが、オペレーティングシステムについても引き続きより効率的な実装手法を明らかにしていく必要がある。プロセッサレベルでの最適化と合わせ、今後より厳密な評価を行っていきたい。

謝辞 本研究を進めるに当たり、IBM 社の Martin J. Bligh 氏、日本電気株式会社の菅沼公夫氏、河内隆仁氏をはじめ、多くの方々より様々なサポート及びアドバ

イスを頂きました。感謝致します。なお、本研究の一部は、特定領域研究(2) 14019030、科学研究費補助金基盤研究(B) 13480080、及び科学技術振興事業団戦略的創造研究推進事業によるものである。

参考文献

- 1) *Linux Scalability Effort Homepage*, <http://lse.sourceforge.net/>.
- 2) *STREAM: Sustainable Memory Bandwidth in High Performance Computers*, <http://www.cs.virginia.edu/stream/>.
- 3) *IBM eServer Xseries 440 Planning and Installation Guide*, 2002.
- 4) P. BALDWIN, *EXA a new class of Intel based Servers*, in IBM Vision 2002, 2002.
- 5) R. BARRETT, M. BERRY, T. F. CHAN, J. DEMMEL, J. DONATO, J. DONGARRA, V. EIJKHOUT, R. POZO, C. ROMINE, AND H. VAN DER VORST, *Templates for the Solution of Linear Systems: Building Blocks for Iterative Methods*, SIAM, 1994.
- 6) L. S. BLACKFORD, J. CHOI, A. CLEARY, E. D'AZEVEDO, J. DEMMEL, I. DHILLON, J. DONGARRA, S. HAMMARLING, G. HENRY, A. PETITET, K. STANLEY, D. WALKER, AND R.C. WHALEY, *ScalAPACK Users' Guide*, Society for Industrial and Applied Mathematics, 1997.
- 7) J. M. BULL, *Measuring Synchronisation and Scheduling Overheads in OpenMP*, in Proceedings of the First European Workshop on OpenMP, 1999, pp. 99–105.
- 8) E. FOCHT, *Node affine NUMA scheduler*, <http://home.arcor.de/efocht/sched/>.
- 9) D. R. FOKKEMA, G. L. G. SLEIJPEN, AND H. A. VAN DER VORST, *Jacobi-Davidson style QR and QZ algorithms for the partial reduction of matrix pencils*, Tech. Rep. 941, Department of Mathematics, Utrecht University, 1996.
- 10) L. LAWSON, R. J. HANSON, D. KINCAID, AND F. T. KROGH, *Basic Linear Algebra Subprograms for FORTRAN usage*, ACM Trans. Math. Soft., 5, pp. 308–323.
- 11) G. F. PFISTER, *In Search of Clusters*, Prentice-Hall, second ed., 1998.
- 12) B. C. WHALEY AND J. DONGARRA, *Automatically Tuned Linear Algebra Software*, in Proceedings of SC98, 1998.
- 13) 西田晃、小柳義夫, *OpenMP を用いた Jacobi-Davidson 法の並列実装とその性能評価*, 2002 年並列処理シンポジウム論文集, (2002), pp. 79–86.