

スイッチでタグ付けを行う VLAN ルーティング法の提案と評価

大塚 智 宏[†] 鯉 淵 道 紘^{††}
工 藤 知 宏^{†††} 天 野 英 晴[†]

コスト対性能比の高い PC クラスタでは、クラスタ内ネットワークとして Ethernet を採用している場合が多いが、通常、L2 Ethernet のトポロジはツリー構造に限られる。近年提案された VLAN ルーティング法は、VLAN による複数の論理的なツリー構造を用いることで、Ethernet において並列処理に適したさまざまなトポロジを利用できるようにする手法である。しかし、PC クラスタで使われる軽量通信ライブラリは Ethernet フレームの VLAN タグ付けに対応していない場合が多く、VLAN ルーティング法をそのまま適用できないという問題がある。

本稿では、スイッチにおいて VLAN タグ付けを行うことで、システムソフトウェアが VLAN をサポートしていないクラスタからでも VLAN ルーティング法を利用できるようにする手法を提案する。NAS Parallel Benchmarks による評価の結果、提案手法によるトポロジは、フラットなトポロジに近い性能を示した。

Switch-tagged VLAN-based Routing for PC Clusters with Ethernet

TOMOHIRO OTSUKA,[†] MICHISHIRO KOIBUCHI,^{††} TOMOHIRO KUDOH^{†††}
and HIDEHARU AMANO[†]

High performance-per-cost PC clusters usually employ Ethernet for intra-cluster networks, though the topology of L2 Ethernet is usually a simple tree. VLAN-based routing method presents various topologies suitable for parallel processing by using a combination of multiple logical trees in a L2 Ethernet network. However, since the communication library used in current PC clusters does not usually support VLAN technology, the original VLAN-based routing method cannot be applied to such PC clusters.

In this paper, we propose “switch-tagged” VLAN-based routing method for PC clusters whose system software does not support VLAN tags. Evaluation results using NAS Parallel Benchmarks showed that performance of topologies supported by the proposed method is comparable with that of an ideal flat topology.

1. はじめに

Ethernet はその高いコストパフォーマンスにより、最近では PC クラスタの内部ネットワークとしても利用されている。初期のベオウルフ型クラスタと違い、最近の Ethernet を用いたクラスタでは、システムエリアネットワーク (SAN)¹⁾²⁾ で用いられるゼロコピー通信やワンコピー通信を実装したシステムソフトウェア³⁾ を利用することができ、低遅延のノード間通信を実現している。また、高スループットのスイッチも容易に入手できるようになってきており、10Gigabit Ethernet (10GbE) の標準化など、CPU パワーの増

加に伴ってリンクバンド幅も急速に大きくなっている。これらの点から、Ethernet は HPC 向け PC クラスタのインタコネクタとしても有力な候補の一つとなっている。

しかし、現状では、Ethernet をインタコネクタに用いた PC クラスタのほとんどは、SAN を用いたものと違い単純なツリー状トポロジを採用している。これは、L2 Ethernet がループ構造を含むトポロジを許していないためである。ツリー状ネットワークにはトラフィックがルート付近に偏りやすいという欠点があるため、リンク集約化などによって上位リンクを強化するのが一般的であるが、クラスタが大規模になると、リンク集約化だけではツリー状ネットワークの欠点を補い切れなくなる。このため、従来 Ethernet を用いた PC クラスタは大規模化に向いていないとされてきた。PC クラスタの研究において、Ethernet のトポロジというものがこれまでにほとんど研究されてこなかったのもこのことが大きな原因と考えられる。

[†] 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University

^{††} 国立情報学研究所
National Institute of Informatics

^{†††} 産業技術総合研究所
National Institute of Advanced Industrial Science and Technology (AIST)

近年、工藤らによって提案された VLAN ルーティング法⁴⁾は、IEEE 802.1Q 標準のタグ VLAN 技術を応用することで、Ethernet においてホスト間に複数の経路を設定し、ループ構造を含むさまざまなトポロジを利用できるようにする手法である。VLAN 技術は本来、同じ物理ネットワークに接続されたホストの集合を、複数の論理的なグループに分割するために用いられる。しかし、以下のようにすることで、ホスト間に複数の経路を用意し、ネットワークのスループットを向上させるために利用することができる。すなわち、各ホストがすべての VLAN グループのメンバになるようにしておき、各 VLAN トポロジにそれぞれ異なるリンク集合を割り当てる。こうすると、すべてのホストがどの VLAN を用いても互いに通信でき、VLAN を選択することで複数の経路を切り替えて使うことができるようになる。

各 VLAN トポロジは論理的にはツリー状ネットワークであるが、異なるリンク集合を持つ複数の VLAN を用いることで、Ethernet ネットワーク全体のトポロジはツリー状ネットワークから解放され、さまざまな物理トポロジを構築できるようになる。各経路はある一つの VLAN に属しているため、送信ホストは VLAN の番号 (VLAN ID) を指定することで経路を選択しフレームを送信する。VLAN タグを格納した Ethernet フレームは、指定された VLAN 内で通常の L2 Ethernet の動作に従って転送される。

しかし、VLAN ルーティング法は、そのままでは現在一般的に利用されている PC クラスタに適用するのは難しい。これは、クラスタのノード間通信に用いられる通信ライブラリが VLAN タグ付けに対応していない場合が多いからである。TCP/IP であれば VLAN に対応している場合がほとんどであるが、TCP はクラスタ内のノード間通信に用いるには遅延が大きいため、パフォーマンス上問題となる場合が多い。また、IP を使用する場合、VLAN ごとの仮想インタフェースにそれぞれ IP アドレスを割り振る必要があるが、IP 上の MPI 等の通信ライブラリの実装では、ホストの指定に IP アドレス (またはそれに bind されたホスト名) を用いることが多く、同一のホストに複数の IP アドレス (ホスト名) がある状態を扱うのが難しいという大きな問題がある。これらの理由により、VLAN ルーティング法を利用した大規模なクラスタはまだ構築例がなく、小規模なクラスタによる手法の有効性の評価にとどまっているのが現状である。

本論文では、ホストではなくスイッチにおいて VLAN タグ付けを行うことで、VLAN をサポートしないシステムソフトウェアや通信ライブラリを採用している PC クラスタにおいても VLAN ルーティング法を利用できるようにする手法を提案する。提案手法

を用いることで、ホスト側のソフトウェアを一切変更することなく、VLAN ルーティングによってサポートされるさまざまなトポロジを構築することができるようになる。

以下、2 節において提案手法の概要を説明し、3 節で提案手法により構築可能となるトポロジの例を示す。4 節では、実際に PC クラスタ上でさまざまなトポロジを構築して性能評価を行い、提案手法の有効性を検証する。さらに 5 節で関連研究について触れ、最後に 6 節でまとめを述べる。

2. 提案手法の概要

VLAN ルーティング法は、IEEE 802.1Q で標準化されているタグ VLAN を利用することで、Ethernet においてさまざまなトポロジを構築可能にする手法である。工藤らは、VLAN ルーティング法を提案した論文において、VLAN ルーティング法の動作原理を示し、少数のスイッチによる比較的単純なトポロジを TCP/IP ベースの通信ライブラリを用いて評価した結果を報告している⁴⁾。この評価において、経路を選択するための VLAN 番号 (VLAN ID) は、ID に関連付けられた仮想インタフェースの IP アドレスによって示される。

一方、現在の Ethernet を用いた高性能 PC クラスタは、TCP/IP をバイパスする軽量の通信ライブラリを利用している場合が多い。しかし残念ながら、このようなシステムソフトウェアは通常 VLAN をサポートしていないため、VLAN ルーティング法を利用するにはライブラリやドライバに手を加える必要があるという問題点がある。

本節では、スイッチへのフレーム入力の際に VLAN タグを付加することで、VLAN をサポートしない通信ライブラリからでも VLAN ルーティング法を利用できるようにする手法を提案する。本手法は、IEEE 802.1Q 標準で定義された VLAN スイッチの機能のみを用いて実現するため、一般的な VLAN 対応の Ethernet スイッチ以外に特殊な機器やソフトウェアは一切必要なく、すべて既存のものを利用できる。

2.1 VLAN スイッチの動作

VLAN 対応スイッチにおける VLAN タグ付けの動作は、以下の通りである。まず、タグ付けされていないフレームがポートに入力された場合、そのポートのデフォルトの VLAN 番号 (ポート VLAN ID, PVID) でタグ付けされる。タグ付けされたフレームが入力された場合は何も行わない。

一方、スイッチから出て行くフレームがタグ付けされているかどうかは、ポートごとの設定に依存する。ポートが“タグ付き”の VLAN メンバである場合、出力フレームはその VLAN 番号でタグ付けされている。

ポートが“タグなし”の VLAN メンバである場合、出力フレームはタグ付けされていない。

2.2 提案手法によるルーティングの動作

提案手法では、ある一つのホストからフレームを送る場合の経路は、宛先によらずすべて単一の VLAN に属するように設定する。ホストと接続されたスイッチポートでは、ホストからの入力フレームに VLAN タグを付加し、ホストへ出力するフレームから VLAN タグを除去する。これを行うため、ホストと接続された各ポートに対し、以下の 2 種類の設定を行う。

- ポートの PVID として、接続されたホストがフレームを送信する際の経路として使う VLAN の ID を設定する。
- 各リモートホストから送られてくるフレームのタグを除去するため、ポートをネットワーク全体で使われる全 VLAN の“タグなし”メンバとしておく。

このようにすることで、ホスト側で VLAN がサポートされていない場合でも、さまざまなトポロジにおいて全ホストが相互に通信できるようになる。

実際にフレームを転送する際の動作は、以下の通りである。まず、送信側ホストは、通常の（タグ付けされていない）フレームを、IP アドレスや MAC アドレスで宛先ホストを指定することによって送出する。スイッチポートに入力される際に、フレームはそのポートに設定された PVID によってタグ付けされるため、以後はタグによって示される VLAN に属すると見なされる。これにより、ホストにおいて常に単一の VLAN タグを付加してフレームを送出するのと同じ効果が得られる。スイッチ間の転送においては、フレームは通常の VLAN ルーティング法と同様、L2 Ethernet の動作に従って転送される。最後に、受信側ホストに接続されたスイッチポート（“タグなし”の VLAN メンバに設定されている）から出力される際に、フレームのタグは除去される。受信側ホストはタグなしのフレームを受け取るようになるため、システムソフトウェアでは通常通りこれを処理するだけで済む。

提案手法の例を図 1(a) および (c) に示す。図において、ホスト 0 から送出されたフレームは、すべての宛先について VLAN #2 によってルーティングされる。一方、ホスト 1 から送出されたフレームは VLAN #3 によってルーティングされる。

2.3 提案手法の制限事項

提案手法では、その性質上、もとの VLAN ルーティング法に比べてとりうる経路集合に制限がある。すなわち、あるホストからの経路はすべて、一つの VLAN に属していなければならない、ということである。例えば、もとの VLAN ルーティング法による図 1(b) に示される経路集合は、提案手法では実現できない。ホス

ト 0 からの経路が、VLAN #2 と #3 の 2 つの VLAN を使っているからである。

この制限により、不規則なトポロジにおいては、提案手法を用いてうまく経路をバランスさせるのは難しい。しかし、並列計算機で用いられているような規則的なトポロジであれば、偏りのない経路を与える VLAN 集合を割り当てるのは比較的容易である。

提案手法を用いる場合のもう一つの問題は、スイッチの MAC アドレス学習に関するものである。Ethernet スイッチは通常、以下のように MAC アドレスを学習する。まず、フレームを受信した際、スイッチはその送信元 MAC アドレスを参照し、入力されたポート番号とともに MAC アドレステーブルに登録する。次に、宛先 MAC アドレスを参照し、テーブルを引いてそのアドレスのエントリがあるかどうかを調べる。エントリが見つからなかった場合、スイッチはフレームを VLAN メンバとなっている全ポートから出力するため（これをフラッディングと呼ぶ）、最終的にフレームは宛先ホストへ到達する。この宛先 MAC アドレスのエントリは、宛先ホストからの返信フレームを受信した際に登録されるため、以後はフラッディングを伴わずにフレームの交換が実現されるようになる。

しかし、VLAN ルーティング法では複数の VLAN を利用するため、ホスト A から B への経路と B から A への経路が異なる VLAN を使っている場合が考えられる。MAC アドレスの学習は VLAN ごとに独立して行われるため、このような場合、それぞれの経路の中間スイッチ群は、たとえ 2 つの経路が全く同じスイッチの集合から構成されていても、宛先ホスト側の MAC アドレスの学習が不可能になってしまう⁵⁾。

この問題は、もとの VLAN ルーティング法の場合にも当てはまるが、提案手法の場合、各経路の往路と復路に同じ VLAN を割り当てようとする、各ホストからの経路がすべて一つの VLAN に属していなければならないために、全体として一つの VLAN しか使用できないことになってしまう。幸い、最近の商用 Ethernet スイッチでは、DELL PowerConnect 5324 のような比較的安価なものであっても、MAC アドレステーブルの静的な設定ができるようになっているものが多い。このため、本提案手法では、各スイッチにおいて静的に MAC アドレステーブルを設定することを前提とする。

3. 提案手法がサポートするトポロジ

提案手法を用いることにより、並列処理に適したさまざまなトポロジを Ethernet で構築することができる。我々は論文⁶⁾において、VLAN ルーティング法を用いる場合、Ethernet においても SAN のようにデッドロックの問題が存在することを明らかにした。以下




図 1 Fat tree における VLAN ルーティングの例




図 2 評価に用いた間接網




図 3 4x4 2次元メッシュ上の DOR VLAN 集合

では、デッドロックフリーを保証する経路群を構築することを前提として、提案手法によってサポートされるトポロジを紹介する。

並列計算機の相互結合網や SAN のトポロジには通常、規則的な直接網や間接網が用いられる。これらのトポロジは、ツリー構造を基本とするものと、メッシュ状ネットワークとに大きく分類できる。前者の代表は、Fat tree および Myrinet-Clos 網である (図 2)。木はループ構造を含まないため、これらに対する最短ルーティングはすべてデッドロックフリーとなる。

一方、後者の代表はメッシュやトーラスであり、これらはループ構造を含む。デッドロックフリーを保証するため、数多くのルーティングアルゴリズムが提案されている⁷⁾。Ethernet では固定ルーティングしか実現できないため、我々は論文⁸⁾において、典型的なデッドロックフリー固定ルーティングである次元順ルーティング (DOR) を用いることを提案し、DOR の経路に従う VLAN 割り当て方法を示した。この手法では、ホストが VLAN タグ付けを行うことを前提にして以下のように VLAN を割り当てる。

例えば、 $N \times N$ メッシュに対する DOR VLAN 集合

は、 $\{VL(-, y) \mid 0 \leq y < N\}$ の N 個の VLAN で構成される (図 3)。スイッチ (x, y_S) に接続された送信元ホストは、すべての宛先に対して VLAN $VL(-, y_S)$ を用いてフレームを送信する。一般に M 次元メッシュの場合、 N を次元あたりのスイッチ数として、 N^{M-1} 個の VLAN を必要とする。

この手法は、本稿の提案手法で利用可能なように容易に拡張できる。すなわち、スイッチ (x, y_S) において、ホストに接続されたポートすべてに $VL(-, y_S)$ に対応する PVID を設定すればよい。

4. 性能評価

本節では、提案手法によって実現されるさまざまなトポロジを実際に構築し、その上でアプリケーションによる性能評価を行った結果を示す。

4.1 評価環境

評価したのは、 4×2 および 4×4 の 2 次元メッシュ / トーラスと、図 2 に示した 2 種類の間接網、それに比較のために導入した単純なツリー状トポロジ (M-Tree、図 3 の $VL(-, 0)$ と同じ) である。ホスト数はすべて 16 とし、 4×2 メッシュ / トーラスではスイッチ 1 台に 2 ホストずつ、 4×4 メッシュ / トーラスと M-Tree では 1 ホストずつ接続した。

表 1 に、評価に用いたクラスタの各ホストの仕様をまとめた。Ethernet スイッチには、DELL Power-

表 1 クラスタ内の各ホストの仕様

CPU	Intel Xeon 2.8GHz × 2 (SMP)
Memory	PC2-3200 DDR2 SDRAM 1Gbytes
Chipset	Intel E7520
PCI	64bit/133MHz PCI-X
NIC	Intel PRO/1000 MT Server Adapter
NIC Driver	Intel e1000 6.2.15
OS	Fedora Core 1 (kernel 2.4.21)




図 4 MPI 片道遅延と双方向バンド幅

Connect 5324 (Gigabit Ethernet × 24 ポート, ノンブロッキング) を用いた。

クラスタには, SCore⁹⁾ バージョン 5.8.2 が搭載されている。SCore はオープンソースの PC クラスタ向けシステムソフトウェアで, 低レベル通信ライブラリ PM³⁾ や, MPICH-1.2.5¹⁰⁾ をベースにした MPI ライブラリ MPICH-SCore を提供する。

4.2 基礎評価

まず, 基礎評価として, Intel MPI Benchmarks (IMB) 2.3¹¹⁾ を用いて MPI レベルの遅延とバンド幅を測定した。図 4 は, 経由スイッチ数を変化させた際の, IMB PingPong テストによる MPI の片道遅延と, IMB PingPing テストによる双方向バンド幅の測定結果である。

図より, 片道遅延は経由スイッチ数の増加に伴いほぼ線形に増加している。また, 双方向バンド幅も経由スイッチ数が 6 を越えたあたりから大きく低下しており, 遅延だけでなくバンド幅も経由スイッチ数による影響を大きく受けることが分かる。経由スイッチ数が増えたときにバンド幅が低下する原因としては, PM 通信ライブラリによる End-to-End の再送制御プロトコルの影響が考えられる。Ethernet では SAN に比べてスイッチでの遅延が大きいので, このように経路のホップ数がトポロジの性能要因として重要になる。

4.3 トラフィックパターン

次に, 結合網の評価で用いられる典型的なトラフィッ




図 5 トラフィックパターンにおけるバンド幅

クパターンとして Bit-Reversal と Matrix Transpose¹²⁾ の 2 種類を使用し, ネットワーク全体のスループットの測定を行った。測定には Tperf-1.4¹³⁾ の UDP 転送を使用した。全 16 ホストで送信プロセスと受信プロセスをそれぞれ起動し, UDP データグラムサイズは最大の 1470byte とした。

図 5 は, 各トポロジでの測定結果において, すべての通信対のバンド幅の平均値をとったものである。比較のために 16 台のホストを 1 つのスイッチに接続したフラットなトポロジ (Flat) でも測定を行った。ただし, このようなフラットトポロジはあくまで理想的なものであり, 多数のホストを接続する大規模クラスタでは実現不可能なものである。

図より, フラットトポロジと比較すると, ほとんどのトポロジでバンド幅が低下しているが, 提案手法によるトポロジは, 単純なツリー状トポロジ (M-Tree) に比べて高いバンド幅を達成している。特に, 4 × 4 トラスと Myrinet-Clos 網がどちらのトラフィックパターンの場合にも良い性能を示した。

4.4 NAS Parallel Benchmarks

最後に, NAS Parallel Benchmarks (NPB) 3.2¹⁴⁾ を用いて各トポロジ上でのアプリケーション実行性能を測定した。各ベンチマークの問題サイズはクラス B とし, 実行プロセス数はすべて 16 とした。コンパイラは gcc/g77 3.3.2 を用いてオプションを -O3 として行った。図 6 は, 各トポロジでのベンチマーク性能 (Mop/s) を, フラットトポロジの場合を 1 として正規化した相対性能を示したものである。

図より, 提案手法によるトポロジはほとんどのベンチマークにおいて理想的なフラットトポロジの 9 割以上の性能を達成している。一方, 単純なツリー状トポロジである M-Tree は, EP を除くすべてのベンチマークで提案手法によるトポロジに比べて性能が低くなっており, 特に FT と IS では著しく性能が悪い。FT および IS は, MPIAlltoall (全対全通信) が頻繁に実行されるために高いバイセクションバンド幅を要求するベンチマークであり, この点からも提案手法の有効性が示されたと言える。




図 6 NAS Parallel Benchmarks の結果

5. 関連研究

三浦らの研究⁵⁾では、MACアドレスから VLAN ID を決定しタグ付けを行うための Linux 用デバイスドライバを開発し、TCP/IP を用いた VLAN ルーティング法の利用を実現している。IP アドレスでなく MAC アドレスを基にした VLAN ID の制御とすることで、送信先に応じた VLAN の選択をドライバに任せることができるようになるため、クラスタの管理コストを削減できるとしている。

また、朴らの研究¹⁵⁾¹⁶⁾では、VLAN ルーティング法とは異なるが、大規模クラスタシステム用のネットワークとして Ethernet による 3 次元ハイパースパ網の実現を目指し、そのための専用通信ライブラリ PM/Ethernet-HXB を新たに開発している。VLAN ルーティング法によるハイパースパ網⁴⁾では節点において各次元方向のスイッチを直接接続するが、この方式では、ホスト上の PM ドライバがパケットのルーティングを担当する点が異なる。

これらの関連研究に対し、本稿の提案手法は、ホスト側に対する一切の変更を行うことなく、ネットワーク部分のみで VLAN ルーティング法を実現できる点で有利であり、PM 等の TCP/IP を用いない通信ライブラリからでも利用可能である。

6. まとめ

本稿では、スイッチにおいて VLAN タグ付けを行うことで、ホスト側のシステムソフトウェアが VLAN をサポートしていない場合でも VLAN ルーティング法を利用できるようにする手法を提案した。提案手法を用いることで、ホスト側のソフトウェアスタックに対する変更を一切行うことなく、Ethernet 上で並列処理に適したさまざまなトポロジが構築可能になる。NAS Parallel Benchmarks による評価の結果、提案手法によるトポロジは理想的なフラットトポロジに近い性能を示すことがわかった。

参考文献

- 1) Myricom: <http://www.myri.com/>.
- 2) InfiniBand Trade Association: <http://www.infinibandta.org/>.
- 3) Takahashi, T., Sumimoto, S., Hori, A., Harada, H. and Ishikawa, Y.: PM2: High Performance Communication Middleware for Heterogeneous Network Environment, *SC2000*, pp. 52–53 (2000).
- 4) 工藤知宏, 松田元彦, 手塚宏史, 児玉祐悦, 建部修見, 関口智嗣: VLAN を用いた複数パスを持つクラスタ向き L2 Ethernet ネットワーク, 情報処理学会論文誌コンピューティングシステム, Vol. 45, No. SIG 6(ACS 6), pp. 35–43 (2004).
- 5) 三浦信一, 岡本高幸, 朴泰祐, 佐藤三久, 高橋大介: tagged-VLAN に基づく PC クラスタ向け高バンド幅 ツリーネットワークの開発, 情報処理学会研究報告 2005-HPC-104, pp. 13–18 (2005).
- 6) 大塚智宏, 鯉淵道紘, 上樂明也, 工藤知宏, 天野英晴: VLAN を用いたマルチパス Ethernet による経路構築法, 情報処理学会研究報告 2005-ARC-164, pp. 121–126 (2005).
- 7) Dally, W. J. and Seitz, C. L.: Deadlock-Free Message Routing in Multiprocessor Interconnection Networks, *IEEE Transactions on Computers*, Vol. 36, No. 5, pp. 547–553 (1987).
- 8) Otsuka, T., Koibuchi, M., Jouraku, A. and Amano, H.: VLAN-based Minimal Paths in PC Cluster with Ethernet on Mesh and Torus, *Proceedings of the 2005 International Conference on Parallel Processing (ICPP-05)*, pp. 567–576 (2005).
- 9) PC クラスタコンソーシアム: <http://www.pccluster.org/>.
- 10) MPICH: <http://www-unix.mcs.anl.gov/mpi/mpich/>.
- 11) Intel Cluster Toolkit: <http://www.intel.com/cd/software/products/asm-na/eng/cluster/clustertoolkit/>.
- 12) Duato, J., Yalamanchili, S. and Ni, L.: *Interconnection Networks: an engineering approach*, Morgan Kaufmann (2002).
- 13) Tperf: <http://www.am.ics.keio.ac.jp/~tery/tperf/>.
- 14) The NAS Parallel Benchmarks: <http://www.nas.nasa.gov/Software/NPB/>.
- 15) 朴泰祐, 佐藤三久, 宇川彰: 計算科学のための超並列クラスタ PACS-CS の概要, 情報処理学会研究報告 2005-HPC-103, pp. 133–138 (2005).
- 16) 住元真司, 久門耕一, 朴泰祐, 佐藤三久, 宇川彰: PACS-CS のための Ethernet を用いた高性能通信機構の設計, 情報処理学会研究報告 2005-HPC-103, pp. 139–144 (2005).