

## 性能歩留まり改善を目的とする演算器カスケードの提案

渡辺 慎吾<sup>†</sup> 橋本 昌宜<sup>‡</sup> 佐藤 寿倫<sup>†,§</sup>

<sup>†</sup>九州工業大学大学院 情報工学研究科 情報科学専攻

<sup>‡</sup>大阪大学大学院 情報科学研究科 情報システム工学専攻

<sup>††</sup>九州大学 システムLSI 研究センター

<sup>§</sup>独立行政法人科学技術振興機構, CREST

半導体製造プロセスの微細化が進展するにつれ、製造ばらつきの拡大という深刻な問題が顕在化している。それによりトランジスタの特性ばらつきが増大し、タイミング歩留まりの悪化が懸念されている。我々は回路遅延の統計的性質に着目し、演算器をカスケードすることで遅延ばらつきを縮小することを検討している。本稿では、演算器の統計的遅延解析とプロセッサ性能の評価とから、カスケードの性能歩留まり改善に対する効果を調査する。その結果、ばらつき問題への対策にはマイクロアーキテクチャの大局的な検討が必要であるという知見が得られた。

### ALU Cascading for Improving Performance Yield

SHINGO WATANABE<sup>†</sup> MASANORI HASHIMOTO<sup>‡</sup> TOSHINORI SATO<sup>††,§</sup>

<sup>†</sup>Department of Artificial Intelligence, Kyushu Institute of Technology

<sup>‡</sup>Department of Information Systems Engineering, Osaka University

<sup>††</sup>System LSI Research Center, Kyushu University

<sup>§</sup>Japan Science and Technology Agency, CREST

As semiconductor technologies are aggressively advanced, the problem of parameter variations is emerging. Parameter variations in transistors affect circuit delay, resulting in serious yield loss. We exploit the statistical characteristics in circuit delay, and are investigating ALU cascading for variation reduction. From the statistical timing analysis in circuit level and the performance evaluation in processor level, this paper tries to unveil how efficiently ALU cascading improves performance yield of processors. We find that innovations are required for managing parameter variations in microarchitecture level.

#### 1. はじめに

半導体の微細化によりトランジスタ特性のばらつきが拡大するという深刻な問題が顕在化している。ばらつきは動的なばらつきと静的なばらつきに分類される<sup>4)</sup>。動的なばらつきはトランジスタの動作温度や電源電圧など周辺環境の揺らぎを要因とするばらつきである。静的なばらつきは製造ばらつきと呼ばれ、製造時にトランジスタのゲート形状や不純物濃度などに生じる微細な揺らぎを要因とする。製造時の揺らぎは本質的に避けがたく、トランジスタサイズの縮小に伴い拡大している<sup>3)</sup>。製造ばらつきはチップ間ばらつきとチップ内ばらつきに分類される。チップ間ばらつきは各チップの平均値が変動するばらつきであり、チップ内ばらつきはチップ内において各トランジスタの特性などが変動するばらつきである。微細化の進展にともないチップ内ばらつきが深刻化している<sup>9)</sup>。

トランジスタの特性ばらつきにより回路遅延が変動する<sup>3)</sup>と、製造されたチップの中にはタイミング制約

を満たせないものが現れる。今後製造ばらつきが拡大すると、タイミング制約を満たせないチップの割合が増加し、性能歩留まりが悪化することが予想される。性能ばらつきを意識して歩留まりを改善しようという試みが現れ始めているが、回路あるいはマイクロアーキテクチャのレベルでばらつきそのものを縮小しようとする試みはほとんどない。本研究では、回路遅延の統計的性質に着目し、マイクロアーキテクチャレベルで遅延そのものを縮小して、性能歩留まりを改善することを目標としている。

回路遅延の統計的性質を活用するために、演算器のカスケードを利用することを提案している<sup>10)</sup>。カスケードすることで演算器の論理段数を大きくすることができるため、遅延ばらつきの縮小が期待できる。また、カスケードにより演算器の遅延は増加するが、同一サイクルで複数命令を実行できるためサイクル当たりの実行命令数を改善可能である。本稿では、カスケードされた演算器の統計的遅延解析を行い、それを採用するプロセッサの性能を考




図1 クリティカルパス数の影響




図2 論理段数の影響

慮して、その性能歩留まりの改善度合いを評価する。本稿の構成は以下の通りである。次節で回路遅延の統計的性質を説明する。3節で演算器カスケードイングについて説明する。4節で演算器の統計的遅延解析を行う。5節では演算器カスケードイングを採用するプロセッサの性能を評価する。6節でプロセッサの性能を考慮した性能歩留まりを評価する。7節でまとめとする。

## 2. 回路遅延の統計的性質

回路遅延の統計的性質について説明する。図1はクリティカルパスの総数が回路遅延に与える影響を示している<sup>5)6)</sup>。横軸は遅延を、縦軸は出現度を示す。各パスは互いに無相関で、平均( $\mu$ )が6、標準偏差( $\sigma$ )が1である正規分布  $N(6, 1^2)$  に従うものと仮定している、図1の  $n$  はクリティカルパスの本数であり、 $n=1$  の場合が  $N(6, 1^2)$  の正規分布である。クリティカルパスの本数が増加するにしたがって、遅延の平均は増大する方向へ移動している。これは回路中の全てのパスの中で最も遅延の大きなパスが、その回路の遅延時間を決定するためである。この性質から、遅延の揃ったパスを多くもつ回路ほど、ばらつきによる回路遅延増大の影響を受けやすいことがわかる。一方で分布の広がり、 $\sigma$  はクリティカルパス数が増加するにしたがって小さくなっている。

図2はクリティカルパスの論理段数が回路遅延に与える影響を示している。図1と同様に横軸は遅延を、縦軸は出現度を示す。図2の  $m$  は相対的な論理段数を示す。 $m=1$  が図1に示す  $n=100$  のときの遅延分布である。 $m=1/2$  は論理段数が  $1/2$  倍になった場合を示し、 $m=2$  は論理段数が2倍になった場合を示している。論理段数が大きくなるとゲート遅延の変動が平均化されるため、遅延のばらつきは縮小する。論理段数  $m$  が大きくなるに従って  $\sigma$  は  $1/\sqrt{m}$  で相対的に小さくなる。このことは論理段数が大きくなると遅延は増加するがばらつきの度合いは縮小することを示している。

Instruction2: R5 = R3 + R4  
Instruction1: R3 = R1 + R2




図3 演算器カスケードイング

## 3. 演算器カスケードイング

回路遅延の統計的性質を活用し遅延ばらつきを縮小することを目的として、演算器カスケードイングの利用を提案している<sup>10)</sup>。演算器カスケードイングでは図3(a)のように2つの演算器を用いて、一方の演算器の出力を他方の演算器の入力に接続する。カスケードイングされた演算器を用いて依存関係のある複数命令を1サイクル内で連続実行する<sup>8)</sup>。カスケードイングすることで論理段数が増加し、回路遅延のばらつきを縮小することが可能である。

従来のスーパースカラプロセッサは、図3(b)のように依存関係にある命令を並列に処理できない。図の先行命令1と後続命令2には依存関係があり、命令1が演算を終了しないと命令2を実行できない。そのため少なくとも2サイクルを要する。演算器カスケードイングを用いると、それら2命令を1サイクルで実行できる。サイクル当たりの実行命令数を増やすことができ、IPC(Instructions per Cycle)を改善できる。しかし、カスケードイングにより演算器の遅延は増加し、動作周波数が低下する。IPCを改善できたとしても、動作周波数が大きく低下すればプロセッサ性能は低下する。本稿ではこれらを考慮した評価を行う。

## 4. 演算器の統計的遅延解析

### 4.1 対象回路

対象は32ビット桁上げ選択加算器(Carry Select Adder: CSLA)である。2入力CSLAとそれをカスケードイングしたCSLA(3入力CSLAと呼ぶ)をVerilog

演算器	32bit Carry Select Adder
セルライブラリ	HITACHI 0.18 $\mu$ m
動作条件	TYPICAL 出力ポートの付加容量：30 出力ポートのファンアウト数：4 入力ポートのドライブ抵抗：1.5
制約条件	遅延：最小 動的電力：最小




図 4 統計的評価の概要

HDLで設計する。Synopsys社のDesignCompilerにより、HITACHI 0.18 $\mu$ mセルライブラリを用いてゲートレベル・ネットリストを合成する。表1に合成時の条件をまとめる。また、2つの2入力CSLAの接続はHDLレベルで行い、階層化しないでフラットに合成する。

#### 4.2 解析方法

図4に示す回路の統計的遅延解析方法を説明する。図中、DesignCompilerのみが市販ツールであり、SDF w/ variations GeneratorとStatistical Processing Toolは自作ツールである。

- ① 対象回路を合成しネットリストとStandard Delay Format(SDF)ファイルを得る。
- ② ①のSDFファイルを基に、各ゲート遅延がばらついた状態のSDFファイルを作成する。
- ③ ②の工程を繰り返し、ばらつきの異なる多数のSDFファイルを作成する。
- ④ ①で合成したネットリストと③で作成したSDFファイルを1つ用いて、DesignCompilerで対象回路の静的遅延解析を行う。これを全てのSDFファイルで実施する。
- ⑤ 全ての遅延解析結果を統計処理する。

②でゲート遅延をばらつかせる方法を説明する。SDFファイルには、論理ゲートの各パスの立ち上り遅延と立ち下り遅延が記述されている。これらの遅延をモンテカルロシミュレーションと同様の要領で変動させる。各ゲート遅延は互いに無相関とし、それぞれに正規分布に従った変動量を与える。文献3)によると65nmテクノロジーでのゲート遅延のばらつきは $\sigma/\mu$ で0.064であることから、ゲート遅延変動量を $\sigma/\mu$ を0.064とする。また、作成するSDFファイルのサンプル数はそれぞれの解析で10,000とする。




図 5 演算器遅延の解析結果

	$\mu$	$\sigma$	$\sigma/\mu$	Imp.(%)
2CSLA	4.82	0.088	0.0183	-
3CSLA	5.96	0.093	0.0155	15.1




図 6 演算器数に対する回路遅延分布の変化

表 3 演算器数に対する回路遅延の平均値と標準偏差の変化

		$\mu$	$\sigma$	$\sigma/\mu$
2CSLA	x1	4.82	0.088	0.0183
	x4	4.91	0.062	0.0126
	x6	4.93	0.057	0.0115
	x8	4.95	0.054	0.0109
3CSLA	x1	5.96	0.093	0.0155
	x2	6.01	0.076	0.0127
	x3	6.04	0.069	0.0115
	x4	6.05	0.065	0.0107

#### 4.3 解析結果

2入力CSLAと3入力CSLAの遅延解析結果を図5に示す。横軸は遅延を、縦軸は度数を示す。図中の左側の一群が2入力CSLAの、右側の一群が3入力CSLAの分布である。表2に遅延の $\mu$ 、 $\sigma$ 、及び $\sigma/\mu$ をまとめる。表2の4列目は2入力CSLAの $\sigma/\mu$ に対する3入力CSLAの $\sigma/\mu$ の改善率を示している。2入力CSLAと比較して3入力CSLAは遅延が大きい。当然 $\mu$ と $\sigma$ は大きくなる。しかし、 $\sigma/\mu$ は小さくなっており、遅延ばらつきが小さくなっていることが分かる。言い換えると、演算器カスケードにより遅延ばらつきを縮小できている。

2節で説明したクリティカルパスが回路遅延に与える影響を考慮すると、演算器数がプロセッサ全体の遅延に影響を与えることが分かる。スーパースカラプロセッ

表 4 基準プロセッサの構成

Fetch width	8 instructions
L1 I-cache	32KB, 2way, 1 cycle
Branch predictor	gshare + bimodal gshare:4K entries, 12 histories bimodal:4K entries
RUU size	128 entries
Issue width	4/6/8 instructions
Integer ALUs	4/6/8 units, 1 cycle
Integer multipliers	1 units MULT 3 cycles, DIV 20 cycles
Floating ALUs	4 units, 2 cycles
Floating multipliers	1 unit MULT 4 cycles, DVI 12 cycles, SQRT 24 cycles
L1 D-cache port	2 ports
L1 D-cache	32KB, 4way, 2 cycles
Unified L2 cache	4MB, 8way, 8cycles
Memory	150 cycles
Commit width	8 instructions

サは演算器を複数持つが、演算器数が増加すると実行ステージのクリティカルパス数が増加する。その影響について調査する。遅延解析で得られた遅延分布を用いて統計的 MAX 演算<sup>2)</sup> で求める。なお、これ以後は遅延分布を正規分布に近似して扱う。

図 6 に演算器数を変えたときの遅延分布を示す。横軸は遅延を、縦軸は出現度を表す。図中の左側の一群が 2 入力 CSLA の分布を、右側の一群が 3 入力 CSLA の分布である。2 入力 CSLA は演算器数が 1, 4, 6, 8 のときの分布を、3 入力 CSLA では演算器数が 1, 2, 3, 4 のときの分布をそれぞれ示す。このとき、基本構成要素である 2 入力 CSLA の数では両者で同じになっている。図から演算器数が増加すると、遅延の平均は増加し、ばらつきは縮小していることが確認できる。

表 3 に遅延の  $\mu$ ,  $\sigma$ ,  $\sigma/\mu$  をまとめる。基本構成要素の 2 入力 CSLA が 1 から 8 へ増加するとき、2 入力 CSLA では  $\mu$  が 2.6% 増加し  $\sigma/\mu$  が 40% 縮小している。一方、3 入力 CSLA では  $\mu$  が 1.6% 増加し  $\sigma/\mu$  が 31% 縮小している。しかし、基本構成要素の 2 入力 CSLA の数が同じときには両者に有意差は無く、演算器数の回路全体の遅延に与える影響は同程度であることが分かった。

## 5. プロセッサの IPC の評価

本節では演算器カスケードがプロセッサの IPC に与える影響を評価する。これ以降、それを利用するプロセッサをカスケード・プロセッサと呼ぶ。

### 5.1 評価環境

SimpleScalar ツールセット<sup>1)</sup> を用いて評価環境を構築した。命令セットは Alpha 命令セットを用いる。ベンチマークプログラムには SPEC2000 CINT を用い、初めの 5 億命令をスキップ後、1 億命令をシミュレーションする。カスケードリングを施さない比較基準となるプロセッサ (基準プロセッサと呼ぶ) の構成を表 4 にまとめる。基準プロセッサは 4 命令、6 命令、8 命




図 7 デッドロック状態のグループ化

令発行のプロセッサを用意する。これらのプロセッサは、命令発行幅と整数 ALU の数以外の構成は共通である。

### 5.2 カスケード・プロセッサの構成

カスケード・プロセッサの構成について説明する。カスケードリングする演算器は整数 ALU のみを対象とする。本稿では 4 節で求めた遅延分布を整数 ALU の遅延分布とし評価を行う。カスケード・プロセッサの実行ステージの遅延は、カスケードリングのため基準プロセッサに比べ増加する。典型値での遅延が 25% 増加するので、基準プロセッサに対して 80% の動作周波数となる。以上は、実行ステージがプロセッサの動作周波数を決定するという仮定に基づいている。微細化の進展による実行ステージと他のステージにおける遅延のギャップのために、プロセッサの歩留まりは主に実行ステージにおけるタイミングエラーで決定されると言われており<sup>7)</sup>、妥当な仮定である。また、評価した遅延分布は実行ステージについてのみであるが、動作周波数が低下することから、実行ステージ以外のステージはタイミング制約が緩和される。

3 入力 ALU での演算カスケードリングには以下の制約を設ける。以降、カスケードリング実行される演算を特定することをグループ化と呼び、カスケードリングされない命令をグループ化不可能命令と呼ぶ。

- ① グループ化の対象は整数 ALU 命令のみとする。ただしロード/ストア命令はアドレス計算とメモリアクセスに分離されており、アドレス計算部はグループ化の対象とする。
- ② 2 命令のグループ化のみ許す。先行命令を生産者、後続命令を消費者と呼ぶ。また、どの命令も複数のグループには属さない。
- ③ 命令ウィンドウへのディスパッチ時にグループ化を施す。グループ化の探索範囲はウィンドウ内に限られる。生産者を見つけられない場合には、グループ化不可能命令となる。
- ④ ディスパッチ時に利用不可能なオペランドを 2 つ持つ命令はグループ化の消費者にはなり得ない。これは図 7 に示すようなグループ化を防ぐためである。グループ化された命令は同時に発行されなければならないので、図のグループ化は命令発行できないデッドロック状態を引き起こす。




図 8 IPC の評価結果 : (a)4 命令発行構成, (b)6 命令発行構成, (c)8 命令発行構成

表 5 カスケード・プロセッサの構成

	Symmetry	Asymmetry
4 issue :2in ALU	-	1 unit, 1 cycle
:3in ALU	2 units, 1 cycle	1 unit, 1 cycle
6 issue :2in ALU	-	4 units, 1 cycle
:3in ALU	3 units, 1 cycle	1 unit, 1 cycle
8 issue :2in ALU	-	4 units, 1 cycle
:3in ALU	4 units, 1 cycle	2 units, 1 cycle
Common :L2 cache	4MB, 8 way, 7 cycles	
:Memory	120 cycles	

カスケード・プロセッサの演算器構成について述べる。演算器構成は2種類考えられる。1つは全て3入力ALUとする構成であり、これを対称構成と呼ぶ。もう1つは2入力ALUと3入力ALUを混在させる構成であり、これを非対称構成と呼ぶ。前者の構成でグループ化不可能命令を実行するには何らかの偽命令、例えば0と0の加算などの命令とグループ化する必要がある。一方、後者では3入力ALU数が対称構成と比べ少なくなるため、グループ化命令のスループットが低下することになる。これらの演算器構成がIPCに与える影響も評価する。

表5にカスケード・プロセッサの構成をまとめる。表4に示した基準プロセッサの構成と異なる項目のみを示す。メモリと2次キャッシュのアクセスレイテンシは、動作周波数が低下するためにサイクル数では小さくなっている。

### 5.3 評価結果

図8に4命令、6命令、8命令発行のプロセッサ構成でのIPCをそれぞれ示す。全ての値は4命令発行基準プロセッサのIPCで正規化されている。横軸はプログラムを示す。図中のBaselineは基準プロセッサを、Asymmetryは非対称構成の、Symmetryは対称構成のカスケード・プロセッサをそれぞれ示す。

はじめに、演算器カスケードがIPCに与える影響について考える。IPCは発行幅により異なる影響を受けている。4命令発行ではカスケード・プロセッサのIPCは多くのプログラムで基準プロセッサよりも低い。平均では非対称構成で0.5%、対称構成で5.4%、それぞれIPCが低下している。IPCが低下するのは、4命令発行ではプロセッサは十分な命令レベル並列性を確保できるためである。基準プロセッサ




図 9 プログラム実行時の命令の内訳

は並列性があればサイクル当たり4命令実行できる。対して、カスケード・プロセッサはグループ化不可能命令が存在するとALUを全て利用することができない。非対称構成、対称構成ともにグループ化不可能命令はサイクル当たり2命令しか実行できないため、実効スループットが低下する。

6命令発行では若干の改善が得られている。非対称構成で平均1.0%、対称構成で平均0.6%向上している。8命令発行では改善が拡大している。非対称構成と対称構成でのIPCの改善は、平均でそれぞれ6.9%と6.4%である。IPCの改善度合いが向上するのは、命令発行幅が増加するに従って命令レベル並列性の抽出が困難になるためである。基準プロセッサではALUの利用効率が低下する。対して、カスケード・プロセッサでは依存関係にある命令をグループ化することでALUの利用効率が上がる。これらのことから、演算器カスケードはより発行幅の広いプロセッサに適用することでIPCを改善すること可能であることが分かる。

次に、演算器構成によるIPCの変化について考える。全ての発行幅で、対称構成よりも非対称構成の方が大きなIPCを示している。しかし、4命令発行に比べ、6命令と8命令発行では、IPCの差は小さい。非対称構成の方がIPCをより向上できている。対称構成では演算器の利用効率が悪いためである。これはグループ化命令が不可能命令に対してそれほど多くないことを示している。次にこれを確認する。

図9に4命令非対称構成プロセッサでのプログラム実行時の命令の内訳を示す。縦軸は全実行命令数に占める割合を示している。ProdとConsがグループ化された命令を示し、それぞれ生産者と消費者の割合を示す。Ungroupedはグループ化不可能命令を、Others

はグループ化対象外の命令を示す。グループ化命令は平均で 29%，グループ化不可能命令は平均で 41% 存在する。その他のプロセッサ構成でも同様の傾向のため、グラフを省略する。グループ化される命令はそれほど多くないことがわかる。非対称構成の方がより高い IPC を得ることができた要因である。

## 6. 性能歩留まり

4 節で求めた遅延分布と 5 節で評価した IPC とから性能歩留まりについて考察する。動作周波数と IPC との積からプロセッサ性能を求め、その分布を用いて歩留まりについて考察する。その分布上で性能の下限を与えると、それを満たすものと満たしていないものに分けることができ、歩留まりを比較できる。

図 10 に性能分布を示す。横軸は性能を示す。4 命令発行基準プロセッサの平均性能で正規化している。カスケード・プロセッサの IPC はその値の大きい非対称構成のものを用いている。縦軸は出現度を示す。非対称構成では 2 入力演算器と 3 入力演算器が混在するが、クリティカルパスとなるのは 3 入力演算器であるので、3 入力演算器数のみ考慮する。

基準プロセッサとカスケード・プロセッサをそれぞれの命令発行幅で比較すると、平均性能は全て基準プロセッサの方が高いことが分かる。IPC の評価では 6 命令と 8 命令発行のときに、基準プロセッサに対してカスケード・プロセッサに改善が見られている。それにも関わらず性能が低下しているのは、動作周波数の低下による性能悪化が大きいためである。一方、それぞれの命令発行幅で、ばらつきを比較すると、カスケード・プロセッサの方が  $\sigma/\mu$  が僅かに大きい。これは演算器構成が要因である。非対称構成では 3 入力演算器数が少ないため、クリティカルパス数の増加によるばらつき縮小の効果が少ないためである。

演算器カスケードリングを施すと動作周波数が低下するため、同一の命令発行幅のプロセッサ構成では性能は悪化する。6 命令と 8 命令発行のプロセッサ構成ではカスケードリングで IPC を改善しているが、周波数の低下を打ち消すほどではない。また、非対称の演算器構成では演算器数が少ないため、周波数ばらつきの改善は得られてない。

以上の考察から以下の知見が得られる。演算器単体ではばらつきを改善できたが、演算器の遅延増の影響、演算器数の影響、IPC の改善度合いから総合的に判断すると、プロセッサ性能を考慮した性能歩留まりを改善できていないと結論できる。このことは、ばらつきの問題は局所的な改善を検討するだけでは不十分で、プロセッサシステム全体を大局的に検討する必要があることを示唆している。本研究ではばらつきの問題への解決策を提示できなかったが、この知見は今後の研究において大きな意味があると言えよう。




図 10 プロセッサ性能の分布

## 7. まとめ

マイクロアーキテクチャレベルで性能歩留まりを改善するために、演算器カスケードリングの利用を提案した。評価の結果、回路レベルではばらつきを縮小できるものの、プロセッサレベルではばらつきを縮小することはできなかった。プロセッサレベルで性能歩留まりを改善するには、小手先の工夫では不十分で、抜本的なマイクロアーキテクチャの見直しが必要であるという知見が得られた。

**謝辞** 本研究は一部、科学研究費補助金・基盤研究 A(課題番号 19200004) および、科学技術振興機構 CREST プログラムの支援による。なお、東京大学 VDEC を通じて提供された日立製作所の 0.18 $\mu$ m ライブラリを使用している。

## 参考文献

- 1) T. Austin et al., "SimpleScalar: an infrastructure for computer system modeling", IEEE Computer, 35(2), 2002.
- 2) M. Berkelaar, "Statistical delay calculation, a linear time method", 6th Int. Workshop on Logic Synthesis, 1997.
- 3) K. Bernstein et al., "High-performance CMOS variability in the 65-nm regime and beyond", IBM Jour. of Res. and Dev., 50(4/5), 2006.
- 4) S. Borkar et al., "Parameter variations and impact on circuits and microarchitecture", 40th Design Automation Conf., 2003.
- 5) K. A. Bowman et al., "Impact of die-to-die and within-die parameter fluctuations on the maximum clock frequency distribution for gigascale integration", IEEE Jour. of Solid-State Circuits, 37(2), 2002.
- 6) M. Hashimoto et al., "Increase in delay uncertainty by performance optimization", Int. Symp. on Circuits and Systems, 2001.
- 7) H. Li et al., "SAVS: a self-adaptive variable supply-voltage technique for process-tolerant and power-efficient multi-issue superscalar processor design", 11th Asia and South Pacific Design Automation Conf., 2006.
- 8) S. Vassiliadis et al., "Interlock collapsing ALU's", IEEE Trans. on Comput., 42(7), 1993.
- 9) 小野寺 秀俊, "ばらつきを克服する設計技術", 回路とシステム 梶井沢ワークショップ, 2006.
- 10) 佐藤 寿倫, "命令レベル逐次プロセッサ", 情処研報, 2006-ARC-169, 2006.