

マイクロプログラム ジェネレータ

馬場 敬信 萩原 宏
(京都大学 工学部)

1. はじめに

近年、高速で比較的大容量の IC メモリが、制御記憶として用いられるようになって、ダイナミック・マイクロプログラミングが実用の計算機で採用されるようになり、マイクロ、ダイアグノスティクス、エミュレーション、高級言語処理マシンなどを中心に使われている。

これに伴って、マイクロプログラムの記述言語とその処理システムもいくつか考えられている。vertical type のマイクロ命令を持つマシンに対して考えられた MPL²⁾, シミュレーションと評価を主目的とする MPGSS³⁾, IBM 360/40 以後のマシンに対して使われた CAS¹⁾ と、現在 IBM で開発中の MDS⁴⁾ などがその主なものである。

これらのシステムに対し本論文のマイクロプログラム・ジェネレータの特徴はまず第 1 に horizontal type マイクロ命令の生成を目標としていることである。現在、中・大型機の多くは、並列性を最大限に利用できる horizontal type マイクロ命令を採用しているが、プログラムの書きにくさがその最大の欠点であり、これの解消を目標としている。第 2 に、従来の記述システムで問題となっていた生成されるマイクロプログラムの効率を重視して、マイクロプログラミングを行う際に、プログラムが最適化のために用いる手法を、最適化法の中に取り入れている。第 3 に、マシンの記述は、全体を表形式とし、高位の、機能的な面の記述を行うことにより、特定のハードウェア、テクノロジに依存しない記述ができる。第 4 に、アルゴリズムの記述は、記述されたマシンに対して行われ、式を用いた記述、ラベルによるシーケンスの記述ができる事が主な特徴である。

Fig.1 に示すようにマイクロプログラム記述言語(μPL)は、システム記述部(MDS)とアルゴリズム記述部(ADS)から成り、マイクロプログラムジェネレータは ADS で記述されたアルゴリズムを、MDS で記述されたマシンで実行可能なマイクロ命令列に変換する。一方、これはシミュレータに対する入力となる。

我々は、本論文に於て、マシン記述の概要についてハードウェアとの対応を中心にして述べると共に、MDS を変換してマシン記述テーブル(MDT)をどのように構成しているかについて述べる。

2. マシン記述部 (MDS)

2-1. マイクロプログラム制御の方式について




Fig.1 μP Generator

マイクロプログラム制御を実際のマシーンで実現するために一般的に使われている手法と、以下の項で使用する言葉の定義を行う。

計算機の動作は、register to register転送・flip-flopの状態のテスト、1ビットのシフト等の最も基本的な動作から成っている。これを micro operation(μ OP)と呼び μ OPに対する命令を micro order(μ O)，その2進コードを micro operation code(μ OC)と定義する。

ある一定の時間を区切ったとき(普通は machine cycle に一致)、その時間内に行なうる μ OPを制御する命令語が考えられるが、これを micro instruction(μ I)と定義し、その2進コードを micro code(μ C)と定義する。

μ I列が microprogram(μ P)である。

定義から明らかなように、 μ Iはそのマシーンの μ Oを要素として持つ集合であり、従って μ Cは μ OCの集合を何らかの形でコード化したものである。コード化法によって、従来、Fig.2 のような vertical type(machine code type)のものと、horizontal type(function field type)のものが考えられている。

vertical type μ Iは、いくつがの μ OPのシーケンスをコード化したものであり、数種類の μ Iが含む μ OPの全体がそのマシーンのすべての μ OPを含む。具体的としては、Interdata 3,4がある。

horizontal type μ Iは、もともと μ Iの各ビットが1つの μ OPに対応するものとして考えられているが。⁵⁾

実際には、マシーンの構造上、同時に指定できないものがあるので、これらに対する μ OCがまとめてコード化されているのが普通であり field(μ F)と呼ばれている。

前者の利点は、 μ Pの書き易さであり、後者の利点はマシーンの並列に行える動作を最大限に利用できるということである。現在、後者の利点に重きを置く中、大型機では、horizontal typeを採用している。

ここでは、horizontal typeを対象としているが、vertical typeへの適用も容易である。

2-2 制御記述

マシーン記述部では、動作の記述を μ OP単位とし各 μ OPにはそれを制御する μ Oが制御記述として付けられる。この際、 μ Oの任意の組合せが意味のある動作を制御できるわけではなく、その組合せには一定の制限条件がある。

(i) 同一 μ Iで指定の必要な場合

(i) terminalを介しての register間のデータの転送

例. terminal L1 → terminal BUSB → … → counterR

(ii) ALUの動作を指定する複数個の μ O

例. μ O₁: shift left μ O₂: 行数指定

(iii) 演算を行なう μ Oと演算結果に対するテストを指定する μ O

例. ALUA + ALUB → BUSA BUSA = 0?

(iv) テスト μ Oとこれに対応するブランチ・アドレスを指定する μ O

例. BUSA = 0 なら (OB00)₁₆へ

BUSA ≠ 0 なら アドレスレジスタのインクリメント

Op. Code	Operand Part
2a Vertical Type	
μ F ₀	μ F ₁
…	…
	μ F _n
2b Horizontal Type	

Fig.2 μ I Format

(iv) 定数のビットパターンと定数を指定するμO

(i), (iii) は、 terminal に記憶の機能がないことによる。他は、いくつかの μO が組になって一つの動作を指定する場合である。

(2) 同一 μI で指定できない場合

(i) 同一 field に属する μO は原則として同時に指定できない。

(ii) ある変数を destination とする転送 μO またはセット μO (μO_1) に対し、同一変数を source とする転送 μO またはこの変数に対するテスト μO (μO_2) があって記述順が $\mu O_1, \mu O_2$ で

$$T(\mu O_i) < T(\mu O_j) \quad i, j: 1, 2$$

のとき。ただし T は μO の実行されるタイミングを、< は実行順序を表し右辺の方が早く実行されることを表す。

例. $\mu O_1: \text{counter} R \leftarrow \text{register } I$, $\mu O_2: \text{decrement } R$ で, $T(\mu O_1) < T(\mu O_2)$ なら、 μO_2 は次の μI に入れなければならぬ。

(iii) アレゴリズム記述部でプログラムの流れが变了とき、その前後の μO

(3) 組なる μI 中の μO 間に一定の関係がある場合

(i) X モリに対して読み出し、もしくは書き込みを指定する μO のある μI と、データが実際に読み出されて使われる μI、あるいは書き込みデータの転送を行く μI とが組なる場合。

(ii) instruction の終了をその前の μI で指定する必要のある場合。

2-3 制御記述の仕様

2-2 のような μO 間の関係を記述するために、μOP を制御する μO の組を次のような仕様で表現する。

(1) μO の論理式表現

μO の指定を禁止すること、いくつかの μO を同時に指定すべきこと、及び、いくつかの μO のどれか 1 つを指定すべきことをそれぞれ、, , +, × の論理記号を用いて表す。

(2) 条件指定

1 つの μO が 2 つ以上の μOP を制御する場合に必要となり

<μO の論理式>

で、μP コンパイラは、論理式で表現された μO が指定されることを確かめる。

(3) 位置指定

実際に動作の行われる μI の位置を基準として、μO を指定すべき μI の位置を次のように表す。

[μO の論理式](n) <μO の論理式>(n)

ここで n は整数で、n が負の場合は実際の動作の行われるときの μI より前に指定が必要なことを表す。[] は実際に指定の必要なことを、< > は条件指定を表す。

2-4 マシン記述部の仕様

マシン記述部は、8 つの部分より成る。次に、各テーブルの仕様とその意味について述べる。

2-4-1 Field Definition Table(FDT)

horizontal type μ Iを分割するfield(μ F)を記述する。各field間には、一定の実行順序があり。これは次に述べるTiming Tableによって記述される。例ではBBという6ビット長のfieldとP1という1ビット長のfieldがあり、BBはT1というタイミングで実行され、P1はparity bitであることを記述している。

(FDT)
BB 6 T1
P1 1 P

(MT)
U 001000

(PST)
P1 O BB,AB,AA,BA,SP,OP,EX,CL

(TIM)
T1 1

2-4-2 Timing Table(TIM)

1つの μ I中の μ Oの実行順序を記述する。タイミング名とその実行順序を表す値とから成る。

(AGS)
U [0:11] F TS[1:6],JA[0:5]/*UNC*/

Fig.3 テーブルの記述例

2-4-3 Mnemonic Table(MT)

μ Oの属する μ Fと対応する μ OCとから成る。これとField Definition Tableによって μ Iの各fieldと μ OCの関係が記述される。

2-4-4 Parity Specification Table(PST)

parityを取る μ F名と、even parityがodd parityかを指定する。例では、P1というodd parityをBB~CLまで取ることを表す。

2-4-5 Address Generation Schema(AGS)

アルゴリズム記述に対して制御記憶の絶対基地の割当てと、分岐のための μ Oとビットパターンの生成を行うために、制御記憶のアドレス・レジスタに対するアドレスの生成法を記述する。

アドレスの生成法としては

(1) increment(I) (2) μ F(F) (3) address stack(V) (4) wired logic(H) の4種類によるものを考えている。例は、Unconditional branchの場合で、アドレス・レジスタの[0:17]に、 μ FのTSとJAからのビットパターンがセットできることを表す。

2-4-6 Variable Table(VT)

アルゴリズム記述部で変数として使用されるregister, counter, flip-flop, scratch pad memory 及び memoryについて記述する。

```
U REG 32 OD2 |U[8:11]=0|/*ULU*/ [0:31]→BUSB[0:31]/*U*/
BUSB TER 32 OD2 [0:31]→ALUR[0:31]/*NB*/
R COU 8 OD2 |R[0:7]≠0|/*RNZ*/ 2V[0:3]/*DECR*/ [1:7]→SPAR[0:6]/*C*/
NZ FF 1 |NZ=0|/*NZ0*/ BUSA≠0/*FIXCHK*/
MM MEM 8 131 MAR MDR -1 T2 T4 /*[RW,I](-1)*/ /*[CW,I](-1)*/
SPM SPM 32 128 SPAR SPMR 0 T1 T4 /*<SP>*/ /*<SP>*/ 10X/*U0*/, 11X/*U1*/, 18X/*U2*/
```

例を中心で説明する。register Uは、ウガ32ビットでULUという μ Oによって8から11ビットまでガロがどうかをテストできる。(以下/*, */にはさまぬ大部

分はすべてその直前の動作を制御するμOの記述であり説明を省略する。) またその内容をBUSBに転送できる。BUSBについても同様であるがterminal変数はアルゴリズム記述部で使用できない点が異なる。

counter Rは、巾が8ビットでその値が0でないことをテストでき、かつその内容をdecrementできる。またその内容をSPARに転送できる。

flip flop N#は、1ビットで、その値が0であることをテストできBUSA≠0なら1にセットされる。

memory MMは、1語8ビット、容量は131K語で、そのアドレスレジスタ名はMAR、データ・レジスタ名はMDRである。MARへのセットは、読み出すデータを使うμI或いは書き込みデータをmemoryに送るμIの1つ前で指定する必要があり、読み出し、書き込みのタイミングとそれに必要なμOは、それぞれT2, T4及び[RW,I](-1), [CW,I](-1)である。

scratch pad memoryとmemoryの違いは、前者の場合、データ・レジスタがterminalであってよいことと、アドレス・レジスタに定数をセットすること(例では(10)₁₆, ..., (18)₁₆がセットできる)が記述できることである。

2-4-7 Constant Table(CT)

μP制御方式計算機での定数の発生法には、wired logicによる方法と、μFのビットパターンを用いる方法がある。後者の場合μFへのビットパターンの与え方によって、発生させる定数を変えられる。例では、第1行が前者にあてはまり、ALUB上に32ビット中の1が生成され、第2行は、BBとEXの2つのμFのビットパターンがBUSBに生成されることを記述している。

```
000000...000000001 32          ALUB[0:31]/*C1*/  
000000...XXXXXXXXX 32 BB[3:5],EX[0:4] BUSA[0:31]/*C*/
```

2-4-8 Operator Table(OPT)

ALUの機能の記述は、従来の記述言語では、adder,complementerなどの個々のユニットを記述することにより行われていたが、ここではマシーンに独立な記述をするために、ALUの機能的な面のみに注目し、入力端子とオペレーション及び、結果の出力端子によって記述する。例の第1行は、flip flop SCの内容を左端に置いて、ALUMの内容をlogical right shiftし、その結果をBUSAに出力することを表す。この際、UNDERFLOWがSCにセットされる。第2行はflip flop SCARの内容とALUA, ALUBの内容を加算して、その結果をBUSAに出力することを表す。この際、OVERFLOWがSCARにセットされる。

```
+sc /*SRLS*/ ALUM[0:31]           BUSA[0:31] UN SC  
+sc /*ADBC*/ ALUA[0:31] ALUB[0:31] BUSA[0:31] OV SCAR
```

3. マシーン記述テーブル(MDT)

我々は、HITAC 8350により、マイクロプログラム・ジェネレータをインプリメント中であるが、現在、MDSよりMDTへの変換プログラムの作成がほぼ終っている。そこで、MDTの仕様のあらましを次に述べる。

3-1. MDT全体の構造

MDSを処理した結果は、Fig. 4 のように、互いにポインタしあうテーブルの形となる。記述されたマシーンは、このように取扱い易い形でコンパイラとシミュレータに提供される。

これらのテーブルと実際のCPUとの対応は、各枠の右上に書いたように、TIM, PST, MT 及び FDT が、制御部に対応し、MT よりのポインタ(破線)は、各 μOP に対する制御信号に対応する。VTには、各変数の attribute に応じて、更に細かい記述をするための Testable Condition Table(TCT), Transfer Table(TRT), Counter Control Table(CCT), Flip Flop Set(FFS), Memory & Scratch pad memory Table(MST)が付属している。

OPTは、Arithmetic and Logical Unit(ALU)に対応し、各動作は、やはり MT により制御される。

3-2 制御部の構造

FDT が、制御部の中心で、TIM, PST そして MT へのポインタを持っている。各テーブルのエントリは MDS の記述に対応している。

AGSでは、各アドレスの生成法に応じて MDS の処理を行い、Fig. 6 のようなテーブルを構成する。

U [0:11]	F	TS[1:6]	JA[0:5]	UNC
----------	---	---------	---------	-----

Fig. 6 AGS

3-3 ハードウェア・ユニットの記述テーブル

register, terminal, counter, flip-flop, memory そして scratch pad memory はアルゴリズム記述で最も頻繁に使用される部分であり、この記述テーブルは、一般的のコンパイラで言えば変数テーブルに当るものである。

各変数に対し、identifier, attribute 及び dimension は共通にある。




Fig. 4 MDTの構造




Fig. 5 FDT, MT, TIM, PST

	R	32	OD2	→TCT	→TRT	φ	φ
BUSB	T	32	OD2	→TCT	→TRT	φ	φ
R	C	8	OD2	→TCT	→TRT	→CCT	φ
NZ	F	1	φ	→TCT	→FFS	φ	φ
MM	M	8	131	MAR	MDR	→MST	φ
SPM	S	32	128	SPAR	SPMR	→MST	→MST

Fig. 7 VT

それ以外に register, terminal については、
OperanD side と TCT へのポインタ, TR
Tへのポインタがある。また、counter に
ついては counter control を記述する CCT
Tへのポインタが必要である。flip flop につ
いては、どのような値がセットできるかを
記述する FFS へのポインタが、memory,
scratch pad memory については MAR
, MDR と、それ以外の memory の read /
write のための記述テーブルである MST
へのポインタがある。

CTには、前述の如く Hardware constant
と Field による constant があるが、Fig.9
に、両方の例を挙げた。

(TCT)

$U[8:11]$	=0	ULU
$R[0:7]$	#0	RNZ
NZ	=0	$NZ0$

(TRT)

$U[0:31]$	$BUSB[0:31]$	U
$BUSB[0:31]$	$ALUB[0:31]$	NB
$R[1:7]$	$SPAR[0:6]$	R

(FFS)

$BUSA[0:31]$	=0	$FIXCHK$
--------------	----	----------

(CCT)

2	∇	$R[0:3]$	$DECR$
---	----------	----------	--------

(MST)

-1	$T2$	$T4$	$[RW,I](-1)$	$[CW,I](-1)$	
0	$T1$	$T4$	$<SP>$	$<SP>$	
10X	$U0$	$11X$	$U1$	$18X$	$U2$

Fig.8 TCT,TRT,FFS,CCT,MST

(CT)

H	1	\emptyset	32	\emptyset	$ALUB[0:31]$	$C1$
F	0	FF	00...XXXXXXX	32	$BB[3:5]EX[0:4]$	$BUSA[0:31]$

Fig.9. CT

3-4 論理演算装置(ALU)の記述テーブル

ALUを記述するOPTは、殆どそのままの形で MDSより MDTへ変換され
るが、予め決められた binary, unary の区別をテーブルに書き込むことが必要である。

(OPT)

$p \downarrow sc$	$SRLS$	32	U	$ALUM[0:31]$	\emptyset	$BUSA[0:31]$	U	SC
t_{scar}	$ADBC$	32	B	$ALUA[0:31]$	$ALUB[0:31]$	$BUSA[0:31]$	0	$SCAR$

Fig.10 OPT

4. MDTを用いたμOの生成法

4-1 quadrupleについて

ADS記述は、構文解析の結果、Fig.11のような quadruple のリストに変換さ
れる。

FORMAT	SEMANTICS
(BP, , , BA)	μ Pの実行番地を保存しておいて micro subroutineへ branch
(ORP, , ,)	micro subroutineより BP-quadruple の次へ戻る
(GLA, , ,)	instruction fetch routineへ branch
(#, k, CV,)	counter CV の内容を #が△かに応じて kだけ decrement 或いは increment する
(:=, LE, OPND2, LPC)	OPND2 の内容を LE 中の LPC 個の変数すべてに 転送する
(BOP, OPND1, OPND2, RES)	ALU により OPND1, OPND2 に 2 項演算 BOP を施して RES を決定する
(UOP, , OPND2, RES)	ALU により OPND2 に 単項演算 UOP を施して RES を決定する
(B, , , BA)	BA 番地への 無条件の branch
(BC, , C, BA)	BA 番地への 条件(C)付きの branch

Fig. 11 quadruple のリスト

4-2 各quadrupleに対する μ Oの生成

(1) (BP, , , BA) より (ORP, , ,)

AGSより address stack を用いて micro subroutineへの branch, return をするために必要な μ Oを検索する。

(2) (GLA, , ,)

AGSより instruction fetch routineへ戻るに必要な μ Oを検索する。

(3) (#, k, CV,)

カウンタ CV を VTより検索,
対応する counter control 標識
で k#と同じものを探し対応する
 μ Oを検索する。

(4) (:=, LE, OPND2, LPC)

assignment 及び次の unary,
binary operation の quadruple に
対しては、ハードウェア・ユニット
間の path を見出すことが必要と
なる。このため例えば。

(:=, R[0:7], L[24:31], 1)

に対しては、TR丁を用いて Fig.
12 のような tree を構成して path と
その path の転送に必要な μ Oを見




Fig. 12 tree の構成例

出す。

オペランドとして定数が使われた場合は、定数をrootとするtreeをCTを用いてFig. 13のよう構成する。

(5) (UOP, , OPND2, RES)

OPND2からのデータをALU

の決められた入力端子(OPTにより記述)に送り、unary operation UOPを行なうμOを生成する。

(6) (BOP, OPND1, OPND2, RES)

UOPと異なる点は、ALUへの二つの入力が同時に行われねばならないことと、各入力データが同一の入力端子を使用しないように、転送のための命令を補うなどの調整が必要なことである。

(7) (B, , , BA), (BC, , C, BA)

AGSより、それを無条件、条件付き分岐に必要なμOを検索する。BC-quadruple の場合はTC Tよりテスト条件Cに対応するμOを検索して必要なμOを生成する。

5. おわりに

本システムの特徴は高級言語で記述されたμPのアレゴリズムより horizontal type のμI を構成していく点にある。現在、HITAC 8350 で、アセンブラーによりインプリメント中であるが、今後、インプリメントによって、ここで述べた、μP 記述言語(μPL)，特に、マシン記述部が現実の μP 制御方式計算機を記述できるか、μP コンパイラはこれを用いて μP を生成できるか、またその効率はどうか、或いは、シミュレータは正しく動作するか、などの諸問題について、検討していく予定である。

謝辞

日頃、御指導戴く渡辺勝正助教授に感謝する。

参考文献

- 1) S.S.Husson "Microprogramming:Principles and Practices"
PRENTICE-HALL, Englewood cliffs, New Jersey, 1970
- 2) R.H.ECKHOUSE, JR "MPL:A high level microprogramming language" SJCC 1971 pp.169-177
- 3) M.Hattori, M.Yano & K.Fujino "MPGS:A High-Level Language for Microprogram Generating System" proc.ACM 25th, 1972,
pp.572-581
- 4) E.W.Dubbs, L.Parsons & J.E.Petersen "A Microprogram Design System Translator-An Introduction" 6th Annual IEEE Computer Society International Conference, pp.95-98




Fig. 13 定数の生成例

- 5) R.F.Rosin "Contemporary Concepts of Microprogramming and Emulation" Computing Surveys, Vol.1, No.4, Oct. 1969 pp.197-212
- 6) C.V.Ramamoorthy & M.Tsuchiya "A Study of User-micro-programmable Computers" SJCC 1970, pp.165-181
- 7) M.J.Flynn & M.D.Maclaren "Microprogramming revisited" Proceedings ACM, National Meeting, 1967, pp.457-464
- 8) A.B.Tucher & M.J.Flynn "Dynamic Microprogramming Processor Organization and Programming" Com.ACM, Apr. 1971, Vol.14, No.4, pp.240-250
- 9) R.W.Cook & M.J.Flynn "System Design of a Dynamic Microprocessor" IEEE Trans.on Computers, Vol.C-19, No.3, Mar 1970, pp.240-250
- 10) K.E.Iverson "A Programming Language" New York, Wiley, 1962
- 11) D.F.Gorman and J.P.Anderson "A Logic Design Translator" Proceedings FJCC, 1962, pp.251-261
- 12) H.P.Schlaepi "A Formal Language for Describing Machine Logic, Timing and Sequencing(LOTIS)" IEEE Trans.on Comp. Vol.C-13, 1964, pp.439-448
- 13) H.Schorr "Computer Aided Digital System Design and Analysis Using a Register Transfer Language" IEEE Trans on comp. Vol.C-13, 1964, pp.730-737
- 14) Y.Chu "An ALGOL-like Computer Design Language" Com.ACM, Vol.8, No.10, Oct. 1965, pp.607-615
- 15) J.R.Durey & D.L.Dietmeyer "A Digital System Design Language(DDL)" IEEE Trans.C.Vol.C-17, No.9, Sep. 1968 pp.850-861
- 16) G.B.Gerace "Digital System Design Automation-A Method for Designing a Digital System as a Sequential Network System" IEEE Trans.C.Vol.C-17, No.11, Nov. 1968 pp.1044-1061
- 17) T.D.Friedman & S.C.Yang "Methods Used in an Automatic Logic Design Generator(ALERT)" IEEE.Trans.on.Computers Vol.C-18, No.7, Jul. 1969, pp.593-614
- 18) E.P.Stabler "System Description Language" IEEE Trans. on Comp. Vol.C-19, No.12, Dec. 1970, pp.1160-1173
- 19) 岡田,元岡 "論理設計言語" 信学誌 Dec. 1967 pp.2353~2360
- 20) 萩原,黒住 "計算機設計言語" 情報処理 Vol.12, No.2, Feb. 1971, pp.93-102
- 21) Hewlett-Packard Company "Microprogramming Guide for Hewlett-Packard Model 2100 Computer" California, U.S.A., Nov. 1971
- 22) 日立製作所 "HITAC 8350 RCM 機構仕様書" 1972
- 23) 馬場,萩原 "マイクロプログラム制御方式計算機の記述について" 信学会 電子計算機研究会資料 1973年 7月
- 24) 馬場 "マイクロプログラム・ジェネレータ" 情報処理学会 ダイミックマイクロプログラミングシンポジウム 資料 1973年 7月
- 25) 馬場,萩原 "マイクロプログラム・ジェネレータ" 情報処理学会第14回大会予稿(予定)