

可検査性尺度に基づく検査入力生成効率の改善法

下野武志 藤原秀雄 尾崎弘
(大阪大学 工学部)

1. まえがき

回路の高集積化が進むにつれて検査入力生成の対象となる回路の規模がますます大きくなる傾向にあり、それと共に検査入力生成に要する計算時間が膨大なものとなってきている。これを解決するためには、LSSD⁽¹⁾⁽²⁾のような検査容易な設計技法で論理設計を行うと共に、さらに効率の良い検査入力生成法を考案することが必要であろう。

LSSDのようなスキャンパス方式の論理設計が採用された論理回路に対しては、組合せ回路のレベルまで検査容易化が達成されている。したがって、組合せ回路の検査入力生成において効率の良い方法を考えることが重要である。

検査入力の存在する故障に対する常にその検査入力を生成することのできる完全な検査入力生成法としては、ブール微分法⁽³⁾⁽⁴⁾、Dアルゴリズム⁽⁵⁾、PODEMアルゴリズム⁽⁶⁾、FANアルゴリズム⁽⁷⁾等が報告されている。これらのアルゴリズムの中では、著者らの考案したFANアルゴリズムが最も効率が良く高速であることは既に報告済である⁽⁷⁾。これらのいずれのアルゴリズムにおいても、アルゴリズムの各ステップにおいて複数個の自由度のある選択が存在し、その選択が失敗した時はもともどろく別な選択を行うというバックトラックの操作が含まれている。アルゴリズムの効率を高めるには、この選択操作を無作為に行うのではなく、高い成功率を保証するある種の尺度を用いて選択操作に優先度を設けるという発見的な方策を採用することが考えられる。

検査の難易度を示す可検査性尺度(

testability measure)としてはいくつか報告されているが^{(8)~(15)}、本論文ではGoldsteinの尺度⁽¹²⁾と藤原・尾崎の尺度⁽¹⁴⁾を包含する新しい尺度を提案する。これらの中をEアルゴリズム⁽¹⁶⁾、PODEMアルゴリズム⁽⁶⁾、FANアルゴリズム⁽⁷⁾の各検査入力生成プログラムに適用し、各尺度の適用により検査入力生成の効率がどのように改善されるか実験を行ったので報告する。

2. 諸定義

対象とする回路は、AND, OR, NAND, NOR, NOTから成る組合せ回路とし、対象故障は単一縮退故障とする。

検査入力の存在する故障を検査可能故障または非冗長故障といい、検査入力の存在しない故障を冗長故障という。

本論文で取扱う検査入力生成アルゴリズムでは、信号線の値は0, 1, D, \bar{D} , Xの5値である。値Dおよび \bar{D} を故障信号と呼ぶ。

回路において信号線が分岐している箇所を分岐点と呼ぶ。また、分岐点から枝分かれしている信号線を分岐信号線と呼ぶ。一つの分岐点から異なる経路を通り再び一つのゲートの入力となっている場合、その分岐を再収れん分岐と呼ぶ。

検査の難易度を表わす可検査性尺度(testability measure)として、可観測性(observability)と可制御性(controllability)を次に定義する。

[可観測性] 信号線Nの可観測性とは、Nの状態を観測する際の困難さを表わす性質で、Nから外部出力へ至る経路を活性化することによりNの故

障信号を外部出力まで伝搬させる時に要する計算量を表現できる。観測するための計算量が少い程可観測性が良く、計算量が多い程可観測性が悪いといふ。

[可制御性] 信号線 N の可制御性とは、N をある値(0 又は 1)に設定する際の困難さを表す性質で、N をその値に設定する時に要する計算量を表現できる。値を設定するための計算量が少ない程可制御性が良く、計算量が多い程可制御性が悪いといふ。特に 0 に設定する場合を 0 可制御性、1 に設定する場合を 1 可制御性と呼ぶ。

3. 可検査性尺度

ここでは、可検査性を表す尺度として Goldstein の尺度⁽²⁾(G 尺度と呼ぶ)と、藤原・尾崎の尺度⁽⁴⁾(F 尺度と呼ぶ)を紹介し、両者を特別な場合として含むより一般的な混合形尺度(M 尺度と呼ぶ)を提案する。

3.1 G 尺度

G 尺度は全部で 6 個あり、その中で組合せ回路に対するものは次の 3 つである。

$CC^1(N)$: 信号線 N に論理値 1 を設定しようとする時他に論理値を設定しなければならない信号線の個数の最小値。

$CC^0(N)$: 信号線 N に論理値 0 を設定しようとする時他に論理値を設定しなければならない信号線の個数の最小値。

$CO(N)$: 信号線 N の値を外部出力に伝搬させる時、論理値を設定しなければならない信号

線の個数の最小値。




図 1 回路素子




図 2

[CC^1, CC^0 の計算法]

CC^1 と CC^0 は回路の入力側から出力側へ次のようにして計算する。

(1) 外部入力 I に対して

$$CC^0(I) = CC^1(I) = 1$$

(2) n 入力 AND ゲート(図 1(a))の出力 Y に対して

$$CC^1(Y) = 1 + \sum_{i=1}^n CC^1(X_i)$$

$$CC^0(Y) = 1 + \min_i \{CC^0(X_i)\}$$

(3) n 入力 OR ゲート(図 1(b))の出力 Y に対して

$$CC^1(Y) = 1 + \min_i \{CC^1(X_i)\}$$

$$CC^0(Y) = 1 + \sum_{i=1}^n CC^0(X_i)$$

(4) NOT ゲートの出力 Y(図 1(c))に対して

$$CC^1(Y) = 1 + CC^0(X)$$

$$CC^0(Y) = 1 + CC^1(X)$$

(5) X から X_1, \dots, X_m への分岐(図 2(a))に対して

$$CC^1(X_i) = CC^1(X)$$

$$CC^0(X_i) = CC^0(X) \quad i=1, \dots, m$$

[CO の計算法]
 CO は、 CC^1 と CC^0 を用いて回路の出力側から入力側へ次のようにして計算する。

(1) 外部出力 I に対して

$$CO(I) = 0$$

(2) AND ゲートの入力 X_i に対して

$$CO(X_i) = 1 + CO(Y) + \sum_{j \neq i} CC^1(X_j)$$

(3) OR ゲートの入力 X_i に対して

$$CO(X_i) = 1 + CO(Y) + \sum_{j \neq i} CC^0(X_j)$$

(4) NOT ゲートの入力 X に対して

$$CO(X) = 1 + CO(Y)$$

(5) 分岐に対して

$$CO(X) = \min_i \{ CO(X_i) \}$$

G 尺度の定義および計算法からわかるように、 G 尺度は信号線への値の割り当てが一度ご成功する場合の計算量を表しており、 CC^1 (CC^0) が小さい程 1 (0) 可制御性が良く、 CO が小さい程可観測性が良いことを表している。

3.2 F 尺度

F 尺度は次の 3 つからなる。

$PC^1(N)$: 各信号線に値を高々 1 回割り当てるにより信号線 N に 1 を設定するのに成功する確率。

$PC^0(N)$: 各信号線に値を高々 1 回割り当てるにより信号線 N に 0 を設定するのに成功する確率。

$PO(N)$: 各信号線に値を高々 1 回割り当てるにより信号線

N の値を外部出力まで伝搬するのに成功する確率。

これらの確率を正確に計算するのは不可能に近い。また、検査入力生成の高速化のために用いる尺度であるから尺度の計算に多くの時間を要するのは望ましくない。そこで、F 尺度では次に示す簡単な計算で近似的な値を求めている。そこでは次の仮定をおいている。すなわち、値を割り当てる操作が失敗するのは再収れん分岐に起因することを考慮して、分岐点において成功確率が倍 ($0 < k < 1$) 減少するという仮定をおいている。

[PC^1, PC^0 の計算法]

PC^1, PC^0 は回路の入力側から出力側へ次のようにして計算する。

(1) 外部入力 I に対して

$$PC^1(I) = PC^0(I) = 1$$

(2) n 入力 AND ゲートの出力 Y に対して

$$PC^1(Y) = \prod_{i=1}^n PC^1(X_i)$$

$$PC^0(Y) = \max_i \{ PC^0(X_i) \}$$

(3) n 入力 OR ゲートの出力 Y に対して

$$PC^1(Y) = \max_i \{ PC^1(X_i) \}$$

$$PC^0(Y) = \prod_{i=1}^n PC^0(X_i)$$

(4) NOT ゲートの出力 Y に対して

$$PC^1(Y) = PC^0(X)$$

$$PC^0(Y) = PC^1(X)$$

(5) NOT を含む分岐 (図 2(b)) に対して

$$\left. \begin{array}{l} PC^1(X_i) = kPC^1(X) \\ PC^0(X_i) = kPC^0(X) \end{array} \right\} i=1, \dots, m$$

$$\left. \begin{array}{l} PC^1(X_j) = kPC^0(X) \\ PC^0(X_j) = kPC^1(X) \end{array} \right\} j=m+1, \dots, n$$

ただし、 α は0から1なる定数。

[POの計算法]

POは PC^1 と PC^0 を用いて回路の出力側から入力側へ次のようにして計算する。

(1) 外部出力Yに対して

$$PO(Y) = 1$$

(2) ANDゲートの入力 X_i に対して

$$PO(X_i) = PO(Y) \cdot \prod_{j \neq i} PC^1(X_j)$$

(3) ORゲートの入力 X_i に対して

$$PO(X_i) = PO(Y) \cdot \prod_{j \neq i} PC^0(X_j)$$

(4) NOTゲートの入力Xに対して

$$PO(X) = PO(Y)$$

(5) 分岐(図2(a))に対して

$$PO(X) = \max_i \{PO(X_i)\}$$

定義からF尺度は信号線への値の割り当てが一度ご成功する確率を表しており、 PC^1 (PC^0)が大きい程1(0)可制御性が良く、POが大きい程可観測性が良いことを表している。

[F尺度の等価変換]

F尺度は確率計算のために実数の乗算を行うが、G尺度と同様の加算と比較演算だけご計算することができる、F尺度と等価な尺度を定義することができる。

F尺度の計算中確率を変化させていくパラメータはただけであり、簡単にするために α は0から1なる定数としている。この結果 PC^1 , PC^0 , PO はすべて α のべき乗で表される。指数部だけの計算にするには、F尺度の計算において乗算を加算、最大を最小、 α 倍を1加算に置き換えればよい。また、検査入力生成アルゴリズムにおける発見

的な方策の判断に必要なのは、尺度の値そのものではなく大小関係であるから、指数そのものをF尺度と等価な尺度として用いることができる。これをF'尺度とすると、F'尺度は、G尺度と同様値が大きい程可検査性が悪く、小さい程可検査性が良いことを表している。

3.3 M尺度

M尺度はG尺度とF'尺度を組合せ拡張した尺度で、次の2つのパラメータを有する。

$$a = \{\text{分岐点における尺度の増分}\}$$

$$b = \{1\text{ゲート当たりの尺度の増分}\}$$

増分がそれぞれa,bである場合のM尺度を $MCab$ 尺度と呼ぶ。G尺度の CC^1 , CC^0 , CO に対応して $MCab^1$, $MCab^0$, $MOab$ を定義することができる。

[$MCab$, $MCab^0$ の計算法]

$MCab^1$, $MCab^0$ は回路の入力側から出力側へ次のようにして計算する。

(1) 外部入力Iに対して

$$MCab^1(I) = MCab^0(I) = b$$

(2) n入力ANDゲートの出力Yに対して

$$MCab^1(Y) = b + \sum_{i=1}^n MCab^1(X_i)$$

$$MCab^0(Y) = b + \min_i \{MCab^0(X_i)\}$$

(3) n入力ORゲートの出力Yに対して

$$MCab^1(Y) = b + \min_i \{MCab^1(X_i)\}$$

$$MCab^0(Y) = b + \sum_{i=1}^n MCab^0(X_i)$$

(4) NOTゲートの出力Yに対して

$$MCab^1(Y) = b + MCab^0(X)$$

$$MCab^0(Y) = b + MCab^1(X)$$

(5) NOTを含む分岐に対して

$$\begin{aligned} MCab^1(x_i) &= a + MCab^1(x) \\ MCab^0(x_i) &= a + MCab^0(x) \\ MCab^1(x_j) &= a + b + MCab^1(x) \\ MCab^0(x_j) &= a + b + MCab^0(x) \end{aligned} \quad \left. \right\} i=1, \dots, m \quad \left. \right\} j=m+1, \dots, n$$

[MOab の計算法]

MOab は MCab と MCab を用いて回路の出力側から入力側へ次のようにして計算する。

(1) 外部出力 U に対して

$$MOab(U) = 0$$

(2) ANDゲートの入力 X_i に対して

$$MOab(X_i) = b + MOab(Y) + \sum_{j \neq i} MCab^1(X_j)$$

(3) OR ゲートの入力 X_i に対して

$$MOab(X_i) = b + MOab(Y) + \sum_{j \neq i} MCab^0(X_j)$$

(4) NOTゲートの入力 X に対して

$$MOab(X) = b + MOab(Y)$$

(5) 分岐に対して

$$MOab(X) = \min_i \{ MOab(X_i) \}$$

以上の計算式から G 尺度が M_{01} 尺度に、 F' 尺度が M_{10} 尺度に一致することがわかる。また一般に $a > 0$, $b > 0$ の場合、 Mab 尺度における F' 尺度の重みを a, G 尺度の重みを b とみなして両尺度を組合せた尺度が Mab 尺度であると考えることができる。

G 尺度と同様に、 MCab (MCab) が小さい程 1 (0) 可制御性が良く、 MOab が小さい程可観測性が良いことを表している。

4. 検査入力生成プログラムへの尺度の適用

3 節で述べた可検査性尺度の有効性を調べるために、 E アルゴリズム、 P

ODEM アルゴリズム、 FAN アルゴリズムの 3 種類の検査入力生成プログラムに対して尺度を適用した。ここでは、各アルゴリズムにおいて尺度を適用した部分と、その適用の仕方（方策）について述べる。

4. 1 E アルゴリズムへの尺度の適用

E アルゴリズムにおける自由度のある選択は次の場合に生じる。（E アルゴリズムは XOR ゲート（Exclusive OR）を扱っているが、ここでは XOR ゲートを含まない回路を想定している。）

選択 (1) 故障の基本 D キューブの選択。

選択 (2) 前方操作において、分岐点における経路の選択。

選択 (3) - 致操作において、 AND, NAND (OR, NOR) ゲートのいずれの入力を 0 (1) に設定するかの選択。

(1) で複数個の選択が生じるのは、 AND, NAND (OR, NOR) ゲートのいずれかの入力を 0 (1) に設定する場合であるから、尺度の適用と選択の方法は選択 (3) と同じである。

[選択 (2) への尺度の適用]

分岐点における経路の選択は、故障信号を外部出力まで伝搬するための活性化経路の選択であるから、可観測性の良い分岐信号線から順に選ぶ。

[選択 (1), (3) への尺度の適用]

AND, NAND の入力の 1 つを 0 に設定する場合は 0 可制御性の良い入力から、 OR, NOR の入力の 1 つを 1 に設定する場合は 1 可制御性の良い入力から順に選ぶ。

4.2 PODEMアルゴリズムへの尺度の適用

PODEMアルゴリズムにおける自由度のある選択は次の場合に生じる。

選択(1) 後方追跡の初期目標としてDフロンティアの1つを選ぶ場合。

選択(2) 後方追跡において、現在の目標が多入力ゲートの出力線である場合、ゲートのどの入力線を次の目標信号線とするかの選択。

[選択(1)への尺度の適用]

DフロンティアGの可観測性を表す評価値 $E(G)$ をM尺度を用いて次式で定義する。

$$E(G) = \left(\sum_i M_{C_i}^S a_b(X_i) \right) + M_{Oab}(G)$$

ただし、 s は G が AND, NAND の時 1, OR, NOR の時 0 で、 Σ は G の入力のうち値が x である入力 X_i についてだけ和をとる。

上式で、第1項が D フロンティア G を活性化するための計算量、第2項が G から外部出力へ至る経路を活性化するための計算量を評価しており、 $E(G)$ が小さい程検査入力生成に要する計算量が少なく済むと考えられる。

$E(G)$ は選択が生じた時点ごとに計算を行い、 $E(G)$ が最小の D フロンティアを選ぶ。

[選択(2)への尺度の適用]

後方追跡における目標は、目標信号線 L と目標値 V から成る。現在の目標を L_c , V_c 、次の目標を L_n , V_n とすると、 L_c と V_c の組合せにより、 L_n と V_n の選択は表1のように行う。この方策は文献(6)に従っている。

表1 後方追跡における選択

	L_c	V_c	L_n	V_n
AND	0	0	可制御性最良の入力*	0
NAND	1			
OR	1	1	可制御性最良の入力*	1
NOR	0			
AND	1		可制御性最悪の入力*	1
NAND	0			
OR	0	0	可制御性最悪の入力*	0
NOR	1			

* L_n は値が x の入力線の中から選ぶ。

4.3 FANアルゴリズムへの尺度の適用

FANアルゴリズムにおける自由度のある選択は3つの場合に生じる。そのうちの2つは PODEMアルゴリズムの選択(1), (2) に一致する。他の1つは次の場合に生じる。

選択(3) 後方追跡の初期目標として未正当化信号線の1つを選ぶ場合。

[選択(3)への尺度の適用]

未正当化信号線はすべて正当化する必要があるため、未正当化信号線の値の可制御性の最も悪い未正当化信号線を初期目標として選ぶ。

5. 実験結果

3節で述べた M_{ab} 尺度を求めるプログラムを作成し、Eアルゴリズム、PODEMアルゴリズム、FANアルゴリズムに組込み、いくつかの回路について検査入力生成を行った。尺度としては G 尺度と等価な M_{oi} 尺度、 F 尺度と等価な M_{io} 尺度、および中間的な混合形尺度として M_{21} 尺度を用いた。

尺度の効果を調べるために、4節で述べた尺度の適用法（これを正適用と呼ぶ）で行うと同時に、その逆の優先度により選択を行わせた場合（これを

逆適用と呼ぶ)の結果も求めた。これらの結果を表2に示す。#8の回路は、1つの故障当たり打切時間を5秒とした。この回路に対する検出率(α)、5秒で打切られた故障の比率(β)、および5秒以内にバックトラックし尽してなおかつ検査入力が得られなかつた故障の比率(γ)を表3に示す。また、回路の構造を表4に示す。

表2から、回路により、検査入力生成法により尺度の効果に大きな差があることがわかる。効果のない場合もあるが、ほとんどの場合に10~50%程度正適用の方が逆適用に比べて処理時間が短縮されており、可検査性尺度の有効性が確かめられた。特に#8の回路では検出率にも大きな差が現われている。

3種類の尺度の効果を比較すると、差はあまり見られず、特にどの尺度が優れているとは言えない。しかし、G尺度とF尺度は、#5の結果のように場合によって効果が特に低下する場合があるのに対して、M尺度はそのようなことはなく、中間的尺度がどの様な回路に対しても比較的有効であることがわかった。また、大規模な回路(#8)においてF尺度が他のG尺度、M尺度より効果が現われている。この効果を明瞭かにするために、今後さらに大規模な回路について実験を進める予定である。

6. あとがき

可検査性尺度として、Goldsteinの尺度と藤原・尾崎の尺度を包含する新しい尺度を提案した。これらの尺度をEアルゴリズム、PODEMアルゴリズム、FANアルゴリズムの各検査入力生成法に適用し、各尺度の適用により検査入力生成の効率がどのように改善されるか実験を行った。この結

表2 実行結果

回路	尺度*	Eアルゴリズム		PODEM		FAN	
		時間(秒)	N _B **	時間(秒)	N _B	時間(秒)	N _B
#1	G-n	2.24	0.2	1.41	1.6	1.36	0
	G-r	2.51	0.7	1.75	2.7	1.57	0.1
	F-n	2.21	0.2	1.38	1.6	1.35	0
	F-r	2.53	0.6	1.71	2.7	1.55	0.1
	M-n	2.24	0.2	1.38	1.6	1.35	0
	M-r	2.52	0.6	1.76	2.7	1.57	0.1
#2	G-n	2.09	0	1.32	0	1.46	0
	G-r	2.14	0	1.31	0	1.48	0
	F-n	2.09	0	1.31	0	1.47	0
	F-r	2.21	0	1.30	0	1.46	0
	M-n	2.09	0	1.30	0	1.46	0
	M-r	2.14	0	1.30	0	1.47	0
#3	G-n	2.72	0.8	1.46	0.7	1.43	0
	G-r	3.08	0.2	1.46	0.1	1.63	0
	F-n	2.73	0.7	1.48	0.7	1.42	0
	F-r	3.10	0.2	1.45	0.1	1.61	0
	M-n	2.72	0.8	1.46	0.7	1.42	0
	M-r	3.10	0.2	1.44	0.1	1.61	0
#4	G-n	5.49	0	2.85	0.5	3.24	0
	G-r	6.76	0.4	3.56	0.1	4.04	0
	F-n	5.53	0	2.70	0.1	3.09	0
	F-r	7.26	0.7	3.83	0.5	4.07	0.1
	M-n	5.45	0	2.87	0.5	3.13	0
	M-r	6.87	0.4	3.59	0.1	4.08	0
#5	G-n	11.56	4.0	4.10	0.3	5.02	0.1
	G-r	21.00	13.7	5.48	0.5	6.41	0
	F-n	8.44	0.6	5.63	2.3	5.28	0.2
	F-r	35.26	30.7	5.84	1.5	7.22	1.4
	M-n	8.29	0.5	4.03	0.3	5.24	0.3
	M-r	33.69	27.7	5.39	0.5	7.03	0.9
#6	G-n	13.06	0.8	9.06	3.3	8.66	0.5
	G-r	14.28	1.9	10.39	4.2	9.60	1.7
	F-n	13.03	0.7	9.10	3.3	8.46	0.5
	F-r	14.77	2.4	10.87	4.9	9.81	2.0
	M-n	13.02	0.7	9.04	3.2	8.62	0.4
	M-r	14.63	2.2	10.71	4.7	9.77	2.0
#7	G-n	204.4	3.5	114.8	2.5	99.4	0.1
	G-r	301.3	9.8	107.6	1.6	98.6	0
	F-n	215.5	4.5	117.9	2.2	104.2	0.1
	F-r	227.3	8.9	109.2	1.7	104.9	0
	M-n	212.7	4.0	126.0	2.9	106.2	0.1
	M-r	312.9	9.8	113.7	1.8	104.9	0
#8	G-n	2069	32.9	1451	55.7	933	21.3
	G-r	5221	116.3	2595	97.6	1600	46.4
	F-n	2195	43.1	1244	43.5	787	14.4
	F-r	4280	83.6	1958	73.2	1061	23.6
	M-n	2107	40.5	1406	53.0	888	18.6
	M-r	5026	97.1	3327	132.0	2193	77.5

*-n: 正適用, -r: 逆適用

** N_B: 平均バックトラック回数

表3 #8の実行結果

尺度	Eアルゴリズム			PODEM			FAN		
	α (%)	β (%)	γ (%)	α (%)	β (%)	γ (%)	α (%)	β (%)	γ (%)
G-n	80.8	3.4	15.8	92.8	5.3	1.9	93.7	2.8	3.5
G-r	65.5	18.6	15.9	88.7	9.6	1.7	91.8	4.7	3.5
F-n	80.4	3.7	15.9	93.6	4.5	1.9	94.3	2.2	3.5
F-r	70.4	13.7	15.9	91.7	6.6	1.7	94.2	2.3	3.5
M-n	80.8	3.3	15.9	93.0	5.1	1.9	93.9	2.6	3.5
M-r	66.2	17.9	15.9	85.0	13.3	1.7	88.5	8.0	3.5

果、尺度を導入することにより計算処理時間を大幅に短縮できることを示した。この効果は大規模な回路構造に現われており、今後、さらに多くの大規模回路に対して実験を行い、その有効性を確かめる予定である。

表4 回路の構造

回路	ゲート数	信号線数	外部入数	外部出力数	分歧点数	故障数	非冗長故障数
#1	31	120	11	3	17	137	137
#2	46	129	9	2	24	132	132
#3	70	177	9	5	17	182	182
#4	90	280	14	8	47	285	281
#5	105	320	14	8	71	380	372
#6	110	335	10	4	66	384	361
#7	447	1250	8	7	249	1338	1311
#8	1537	4437	138	22	596	3674	>3468

文献

- (1) Eichelberger, E.B. and Williams, T.W., "A logic design structure for LSI testability", *Ibid.*, pp.462-468.
- (2) Yamada, A., et al., "Automatic test generation for large digital circuits", Proc., 14th Design Automation Conf., June 1977, pp.78-83.
- (3) Sellers, F.F., Hsiao, M.Y. and Bearson, L.W., "Analyzing errors with the Boolean difference", *IEEE Trans. Comput.*, C-17, July 1968, pp.676-683.
- (4) Kinoshita, K., Takamatsu, Y. and Shibata, M., "Test generation for combinational circuits by structure description functions", Proc. 10th Int. Symp. on Fault Tolerant Computing, October 1980.
- (5) Roth, J.P., Bouricius, W.G. and Schneider, P.R., "Programmed algorithms to compute tests to detect and distinguish between failures in logic circuits", *IEEE Trans. Comput.*, EC-16, October 1967, pp.567-580.
- (6) Goel, P., "An implicit enumeration algorithm to generate tests for combinational logic circuits", *IEEE Trans. Comput.*, C-30, March 1981, pp.215-222.
- (7) 藤原, 下野, 尾崎, "組合せ回路における分歧指向形検査入力生成法", *信学技報*, EC81-50 (1981-12)
- (8) Stephenson, J.E. and Grason, J., "A testability measure for register transfer level digital circuits", Proc. 6th FTCS, June 1976, pp.101-107.
- (9) Grason, J., "TMEAS, A testability measurement program", DAC 1979, pp.156-161.
- (10) Dussault, J.A., "A testability measure", Proc. IEEE Semiconductor Test Conf., 1978, pp. 113-116.
- (11) Kovijanic, P.G., "Testability analysis", *IEEE Test Conf.*, 1979, pp.310-316.
- (12) Goldstein, L.H., "Controllability / observability analysis of digital circuits", *IEEE Trans. Circuits and Systems*, September 1979, pp.685-693.
- (13) Goldstein, L.H. and Thigpen, E.L., "SCOAP: SANDIA controllability / observability analysis program", 17th DAC, June 1980, pp. 190-196.
- (14) 藤原, 尾崎, "発見的手法によるテスト生成のための新しい尺度", *信学技報*, EC80-38 (1980-10)
- (15) Bennetts, P.G., et al., "CAMELOT: a computer-aided measure for logic testability", IEE Proc., Vol.128, Pt.E, No.5, September 1981, pp.177-189.
- (16) 高松, 藤原, 樹下, "单一経路活性化法に基づく検査系列生成アルゴリズム(E アルゴリズム)", 情報処理学会, 電子装置設計技術研究会資料 9-2 (1981-06)