

PC9800によるEWS: VISTAS

杉本隆夫, 高橋萬年, 堀内慎一, 尾藤龍茂
(日本電気)

1. はじめに

近年、ディジタル装置の大規模化/複雑化に伴い、その設計効率の改善が一層重要になって来ている。従来、論理設計/実装設計の支援システムは大型マシンを用いたバッチ方式の処理が中心で、データエントリに関してはテキスト端末を使ったTSS化により運用性の向上がかなり改善されて来ている。

しかし、より一層の改善を図る為には、親しみ易いグラフィックを用いた、設計者の誰もがいつでも手足として使用できるツール(Engineering Work Station: EWS)が注目されるようになって来ている。

EWSについては既にいくつかの市販品があるが、

- ① ツール自体の機能の追加/変更が、容易に且つタイムリーに行えること。
- ② 既存のDAシステムとの接続が容易であること。
- ③ 多数の設計者が独自に使用できる程度に低価格であること。

等を考慮した場合には、既存のEWSでは不満足な面が多かった。

一方、最近のパーソナルコンピュータ(以下PC)の成長は著しく、8ビット→16ビット系に伴って高性能化し、主記憶容量や周辺機器類も一昔前の小型/中型機並みに充実して来ている。

そこで、PCの低価格/高性能に期待し、既存のDAと一体化による論理設計と実装設計の支援用として、汎用の16ビットパソコンPC9800を用いたEWS: VISTASを開発したので報告する(図1参照)。

2. VISTASの特徴

VISTASは、以下の基本的な特徴を持っている。

- ① 会話型グラフィックス処理。

親しみ易く誰もが気軽に使える。

- ② 低価格。

市販のEWSより一桁安価である故、大勢の設計者が占有して作業できる。

- ③ 多目的利用が可能。

ハードウェア設計の為だけでなく、ファームウェア設計やソフトウェア設計にも使える。また大型ホストマシンの端末として、或いはオフィス関連業務にも利用可能である。

更に、VISTAS開発に当って組み込まれた特徴的な機能として、以下のものが掲げられる。

- ④ 分散処理指向

EWSでの作業はホストマシンとは独




図1. 設計支援システム全体図

(注) VISTAS: VERSATILE INTERACTIVE STRUCTURED DESIGN AID SYSTEM.

立に行うことができる。また、ホストマシンとEWS間/EWS相互間は高速のLANで結ばれている。

⑤ 既存の設計自動化(以下EDA)システムとの接続

PCでの会話型処理と既存のEDAシステムでの一括処理との有機的機能分担を行う為に、PC上での処理結果はホストマシン上のデータベースに転送/登録され、そこで高度の論理シミュレーション/遅延解析やLSI/PWBの自動配置/配線処理等が行える。

⑥ 階層設計のサポート

各種の設計作業をトップダウンで行えるようにする為に、階層化の概念(論理マクロの使用)を取り入れている。

3. VISTASの構成

VISTASではシステム全体の性能を考慮して、論理抽出はPCで行い、階層展開以降の処理をホストマシン(ACOS 1000等)に任せ、設計者とのインタフェースを担う部分及びその周辺をEWS上で取り扱えるようにした。

以下にそのハードウェアとソフトウェアの構成について述べる。

3.1 VISTASのハードウェア構成

VISTASのハードウェア構成は図2に示すように、PC 9800本体に以下の機器を接続したものである。

- ① 漢字ROMボード
- ② 増設メモリ(+512K バイト)
- ③ 8インチフロッピーディスク(1Mバイト×2)
- ④ カラープロッタプリンタ(PC8826)
- ⑤ 5インチ固定ディスク(5Mバイトまたは10Mバイト)
- ⑥ 高解像度カラーCRT(640×400ドット)
- ⑦ ポインティングデバイス(トラックボール)
- ⑧ Branch 4670ボード

漢字ROMボードの採用により、漢字メニューの出力や4分の1角文字での表示が可能になり、高解像度カラーCRTと合わせて設計者に親しみ易いシステムを作り上げることができた。

メモリについては、PCの能力を最大限に生かす為にフル実装している。一部プログラムでは、更にビデオRAMの領域をも利用して、処理の高速化を図っている。

8インチフロッピーディスクはホストマシンや他のEWSとのデータ交換用に使う。少量の設計データの場合には2台のフロッピーディスクで処理可能だが、大規模の設計データを扱う為には、5インチ固定ディスク装置が必要になる。

カラープロッタプリン




図2. VISTASのハードウェア構成

タには、A4サイズの用紙に論理回路図の出力や、レイアウト処理前後のコンポーネントの配置の様子を見る為の図面の出力等を行う。設計者のすぐ手元にある短いTATで図面が出るので、広く使われている。

ポインティングデバイスとしては、現在トラックボールを使用している。勿論キーボードだけでもVISTASは使用できるが、トラックボールに慣れると、作業効率が数倍向上して来ている。マウスも試行/評価したが、操作スペースの確保の点で問題があり、トラックボールを採用した。

Branch4670ボードはEWS間及びノードプロセッサ間の接続に使う(転送速度は1Mビット/秒)。またノードプロセッサ間とホストマシン間との接続はLoop6770を使う(転送速度は32Mビット/秒)。この両方のLANによって任意のEWSから任意のホストへのデータ転送が可能になっている。

3.2 VISTASのソフトウェア構成

設計者側の要求としては、全ての作業がEWS上で出来る事を望む。しかし現在の16ビットPC上で、例えば数千ゲートのLSIの論理シミュレーションやレイアウト設計を行うのは実用的でない。

前述のようにVISTASでは、階層展開以降の大規模なデータを一括且つ高速に扱う部分をホストマシンに任せ、設計者とのインタフェースをとる部分をEWS上で行えるようにした。

以下に、VISTASを構成する各種コンポーネントについて詳細に説明する。

(1) ライブラリエディタ

後述するグラフィックエディタで回路図を作成する際に基本となる各素子に関する図形情報や電気的な情報(ピン、遅延や機能など)を格納したライブラリを、会話的にグラフィックスを用いて作成するツールである。

論理マクロ(以下マクロ)シンボルはこのツールにより、マクロの展開回路図を基に自動発生できる。また素子のシンボルの変形(回転形や束ピン(複数のピンをシンボル上で1つのピンで表したもの)を用いたシンボル等)や、類似素子の共用及び、任意形状シンボルの登録などが容易に行える。

ここで作成されたライブラリは、ホストマシン上のライブラリと双方向の変換が可能である。

(2) グラフィックエディタ

登録された素子ライブラリやマクロシンボルを用いて回路図を作成する為のツールで、以下の特徴を有する。

① 省略記法の充実

PCの画面上で効率よく設計作業を進める為に、豊富な省略記法を用意している。

図3に省略記法を使った回路図の例を示す。

記法としては、前述の束ピンの他に、束線(複数の信号線を束ねた信号線)や束シン




図3. 省略記法回路図例

ボル(複数のシンボルを重ね合わせたシンボル)などがある。これらの省略記法によって、かなり大規模な回路図が一画面で描けるようになっている。

②パラメータ定義機能

回路図編集の各種パラメータの設定(図枠の設定や画面上でのピン名表示の有無の定義等)ができる。一旦設定したパラメータ定義はファイル保存ができ、以降再利用できる。

③階層設計サポート

設計者はマクロを用いて随時マクロの展開回路図を眺めながら、トップダウンで設計を進めて行くことができる。なお、マクロの階層に制限は無い。

④グループ化機能

マクロは固定的なものであるが、回路図作成中に一時的にシンボルや信号線をグループ化して取り扱うのが、この機能である。グループ単位での削除/移動/複写ができる。

⑤修正前後の比較機能

回路図の修正前と修正後とを、同一画面上に色を替えて重ねて表示する。この機能により、修正した箇所の確認がとれる。

なお、グラフィックエディタでは、ファンクションキーに埋め込まれた約30個のコマンド群(表参照)と、画面上のカーソルを移動させる為のトラックボール、及び素子名や信号名等を入力する英数字キーを用いて会話的に作業を進めて行く。として作成された回路図は、直ちにPCに接続されたプロッタ上に出力して、保存することができる。

(3) 論理抽出

作成された回路図から論理接続関係を抽出し、ネットリストを作成するツールである。

回路図作成時に結線の丸めの処理が行われており、省略記法についてもその展開ルールが定められているので、論理抽出時の曖昧さはないが、設計者の意図した通りか否かを各素子シンボル毎にCRT上に表示(行先来先素子名とピン名、及び信号名)して確認することができる。

論理抽出時に検出された断線/複数出力/空ピン/信号名付与ミス(2重登録や未定義)などの誤りは、設計者が作成した回路図上のしかるべき箇所に赤色のX印でエラーメッセージと共に表示するので、誤りの解析が容易に行えるようになっている。

なお、論理の抽出は同一階層内の複数シート(回路図)間について行う。即ち、マクロが使用されている場合には、ここでは展開処理はしないで、マクロのままでの論理抽出を行い、マクロの中はマクロ毎に

表. グラフィックコマンド一覧

	コマンド	説明
システム制御	CLEAR	画面をクリアして新しいページを設定
	DEFINE	作画図面の定義
	FRAME	図枠の表示
	GRID	格子点の表示
	MENU	メニューの表示
	SHIFT	画面の移動
	WINDOW	表示領域の設定(拡大、縮小)
図形入力	SYMBOL	論理シンボル入力
	SLINE	信号線入力
	BLINE	束線入力
	LINE	線分入力
文字入力	NETNAME	信号名入力
	TEXT	コメント文字入力
変更	COPY	シンボル、ライン、文字のコピー
	ERASE	シンボル、ライン、文字の削除
	MOVE	シンボル、ライン、文字の移動
	REPLACE	シンボルの置換
	SWAP	シンボルの交換
	展開・構成	EXPAND GROUP
ファイル操作	LOAD	回路図ファイルからデータをロード
	SAVE	回路図ファイルへデータをセーブ
チェック	COMPARE	IDファイルとの比較表示
	CHECK	正当性のチェック
	LDIR	ディレクトリリスト
	LFIL	ファイルリスト
	LSYM	シンボルリスト
	LNET	信号名リスト
	LLIB	ライブラリリスト

の展開回路図内での論理抽出が行われる。階層の上下関係については、ライブラリエディタで展開回路図からマクロの自動発生を行っているので、矛盾はない。

(4) 電氣的ルールチェック

抽出されたネットリストを基に、電氣的な設計ルールのチェックを行うツールである。

このツールでは論理抽出の場合とは異なり、階層間を含めて全ての論理の中でのチェックを行う。ここで行うチェックの内容としては、ファンイン/ファンアウト条件、ワイヤード論理条件、信号レベル等がある。更に、統計的な情報としてはLSIの例では、セル数/消費電力等が計算され表示される。

(5) 遅延計算

作成された回路図上で、会話的に指定したフリップフロップ間の遅延計算を行うツールである。

遅延計算を行うべきパスは、マクロの展開回路図を含めて複数シート間にまたがっていても処理可能である。現在は個々のパスを個別に指定して行く方法だけを許しているが、今後はフリップフロップ間の全パスを自動的に計算する機能も追加して行きたい。

(6) 階層展開

各階層毎に行った論理抽出結果を基に、各階層間の仕切りを取り揃えて全体を一つの論理にまとめ上げるツールである。

階層間の接続はライブラリエディタの場合と同様、マクロシンボルの入出力ピンとマクロの展開回路図上の外部入出力端子との対応付けによって行う。

同じマクロが複数回使用された場合の為に、そのマクロの展開回路図内で使用されている素子の識別名や信号名をユニークにし、そのユニークは名前がどういふ階層のツリーの下に属するかを明確にしておく必要がある。そこで、

$$\text{ユニーク名} := \text{マクロ識別名} X / \text{マクロ識別名} Y / \begin{cases} \text{信号名} A \\ \text{素子識別名} B \end{cases}$$

のような名前の対応表を展開作業と同時に作成する。なお、VISTAではユニーク名は設計者が付与した名前に出現番号順の添え字を付ける方法であるので、元の名前との違和感はない。

(7) 配置設計支援

階層展開で出力された全面一枚になつた論理情報と名前の対応表を基に、LSIやプリント板への各素子の割付指示(初期配置と修正配置)を会話的に行い、その結果を確認できる(図4参照)ツールである。

初期配置で行う指定としては、以下のものがある。




図4. レイアウト結果の表示例

- ①各素子の強制配置/仮配置の指定。
- ②各外部端子の概略配置(ゾーン)指定。
- ③マクロ単位での配置指示をする場合のグループ配置指定。
- ④遅延がクリティカルなネットに対して、素子間の近接化と、他のネットに優先して配線するように指示する優先ネット指定。

修正配置は、初期配置指定後ホストマシン上での自動配置及び配線プログラムの実行結果をEWS上に表示し、その結果を見て設計者が必要箇所の修正を行うものである。

いずれの場合にも、配置した素子や端子間の論理的な接続関係がフライングマップで表示されるので、配置改善の有効な手助けになっている。配置結果はPCに接続されているプロッタ上に出図できる(前頁図4参照)。

(8) ネットワーク設計支援

従来、ミニコンベースのターンキーグラフィックシステムで行っていたネットワークデータの作成処理を行うツールである。

現在はLSI内の各ブロックについて、そのネットワークデータの登録と修正を会話的に行っており、従来の高級機と変わらない使い勝手の良さであることが確認されている。

(9) その他のツール

VISTASには上に述べた他に、以下のツールが用意されている。

①通信プログラム

EWSとホストマシン間及びEWS相互間の通信を行う。

②ファイル変換/逆変換

EWS上のファイルとホストマシン上のファイルとの変換を双方向で行う。またフロッピーディスクの各種形式の変換を行う。

③回路図出図

CRT画面上での回路図イメージをそのまま、EWSに接続されたプロッタ上に出図する機能、及び階層展開処理と実装設計完了後に回路図を発生させ、静電プロッタ上に出図したりCRT画面上に表示したりする機能がある。

4. VISTASによる効果

VISTASによる効果としては、以下の項目が掲げられる。

(1) 設計法の改善

会話型グラフィックシステムによる回路図をベースにしたEWSで、マクロや省略記法等が簡単に扱えるようになり、その回路図データから従来の設計データベースに自動的に接続されるようになり、論理設計に威力を発揮することが確認された為、設計法が変って来ている。また、EWSが設計手順を規定することになり、回路図記法を含む設計の標準化を進めることができています。

この設計法の改善により、今後、以下に述べる設計品質/設計効率の向上が期待される。

(2) 設計品質の向上

EWS上で、論理抽出や電氣的ルールチェックが行われることにより、ホストマシン上のデータベースには、従来に比べて単純ミスが皆無の、品質の高い設計データが格納されることになった。従って、ホストマシン上での論理シミュレーションでは、本当の意味での論理のチェックが出来ることになり、全体としての

設計品質の向上と、TATの短縮に大きな効果と上げている。

(3) 設計効率の改善

VISTASを使うことにより、図5に示すように、従来の設計法に比べて手順が簡単になり、設計効率の改善がなされている。具体的には、従来の回路図作成とその回路図を基にしたコーディング/カードパンチによるデータベースへの論理データの登録に比べて、約半分の日数でVISTASからデータベースへのデータ登録が完了している。また、回路図の清書とコーディング/カードパンチ分の工数が不要になっている。

(4) その他

VISTASにより、PCで出来ることに対する認識が変ってきている。ライブラリエディタやグラフィックエディタは汎用の会話型図形処理ツール故、これらにファームウェアやソフトウェアの開発にも使っていく予定である。

5. むすび

VISTASは汎用の16ビットパソコンPC9800を用いた、本格的なEWSである。

現在その第一歩を完成した所だが、パーソナルコンピュータの進歩は目覚しく、今後更に論理シミュレーションや自動レイアウト等のツールも、PCベースのEWS上で手軽に出来るようになる日は近いものと思われる。

最後に、VISTASの開発に御指導をいただきました北野事業部長代理、桑田部長はじめ関係各位、及び実際に開発に携わっていただきました関係者の方々に厚く御礼を申し上げます。

〔参考文献〕①「PC9800によるEWS:VISTAS」、精進学会27回全国大会、昭和58年後期。

②「汎用16ビットパソコンを用いたエンジニアリングワークステーション」、日経エレクトロニクス、1983.11.7。

③「遅延時間解析システム - NELTAS 2 -」、精進学会設計自動化(研)、'82.10.29。

④「LSI化時代のコンピュータ設計に欠かせないシグナル・レベル・シミュレータ」、日経エレクトロニクス、'82.1.28。

⑤「MASTER 2: A Hierarchical Layout System for Gate Array」、ICCAD 83、'83.9。




図5. 従来手順との比較