

# ICチップ内部のグラフ表現による 自動割付けシステム

新井 浩志 門倉 敏夫 深沢 良彰  
(早稲田大学) (相模工業大学)

## 1. はじめに

近年、高級言語によるハードウェアの記述から、直接VLSIのマスク・パターンを生成するシリコン・コンパイラ[1]が研究されてきている。これは、VLSIの大規模化と、多品種少量生産の2つの理由により、人手による設計が事実上不可能になりつつあるためである。

しかし、VLSIの開発能力を持たない場合や試作品を作る場合などは、ハードウェアの記述から合成された論理をもとに、既存のICチップを組み合わせて所望の論理を得る必要がある。そこで、ICチップの情報をライブラリに保存しておき、合成された論理に割付け、ハードウェアを作成するCMU-DAシステム[2]-[3]などが開発されている。CMU-DAシステムでは、TTLまたはCMOSセルを機能別に分類、登録しておき、合成された論理に割付けている。

これに対して本システムでは、ICチップの内部の機能を有向グラフとして表現してライブラリに保存しておき、合成したハードウェアを表わすグラフの部分グラフとの同型性を調べることにより自動割付けをおこなう。この方法によって、どのような機能のICチップをも登録することが可能である。

ここで、次の2点が問題となる。

- (1) ある機能のグラフ表現は、一意的に決定されるとは限らない。
- (2) グラフの同型性を調べる問題は、NP完全問題[4]であり、多くの計算時間を必要とする。

そこで本システムでは、ライブラリに登録するチップと合成された論理を、一定の規則に従って統一し、(1)の問題の解決をはかっている。また、(2)の問題に対しても多くのアプローチ[5]-[7]があこなわれているが、いずれも決定的な方法とは言いがたい。そこで本システムでは、グラフを木に変換し、同じ深さにあるノードの間の距離にもとづいて同型性を調べるという方法を新たに開発して用

いている。この方法の利点は、非同型である場合にそのことを早く発見できるということである。本システムでは、チップを表わす多くのグラフの中から、数少ない同型をしたグラフを選び出すことが要求されているので、非同型なグラフを早く発見できることは、全体の効率に大きく影響を与える。また、ICチップの機能の一部だけを用いる場合にも、木を単位として調べれば良い。現状では、複数組の回路が実装されているチップも多いので、その有効な活用は不可欠である。

## 2. システムの概要

図1に本システムの構成を示す。




図1：システム構成

```

CPU: PROCEDURE ( ACC ) ;
    DECLARE ACC(0:15) ;
    DECLARE (CAR(0:9),MAR(0:9),IR(0:15)) REGISTER OUT ;
    DECLARE (OP(0:5)=IR(0:5),ADDR(0:9)=IR(7:16)) REGISTER;
    DECLARE M(0:1023,0:15) MEMORY ;
@ADS:      MAR=CAR ;
            CAR=CAR+1 ;
@IFT:       IR=M(MAR,*) ;
@LAD:       MAR=ADDR ;
@OP :      SELECT( OP ) ;
            WHEN( 4) ACC=M(MAR,*) ;
            WHEN( 8) M(MAR,*)=ACC ;
            WHEN( 16) ACC=ACC+M(MAR,*) ;
            WHEN( 32) CAR=ADDR ;
            WHEN( 33) IF ACC(0)=0B THEN CAR=ADDR ;
END ;
GO TO @ADS ;
END CPU ;

```

図2：MODEL記述例

## 2-1. 構文解析部

ハードウェア記述言語MODEL[8]によるハードウェアの記述を入力とし、構文解析をおこない、構文木を出力する。ハードウェア記述言語MODELは、構造的プログラミングの概念を取り入れ、LSIやICを用いたハードウェアの設計を積極的に支援することを目的に設計された言語である。

## 2-2. 構文木統一部

同じ機能は同じ構文木で表わされるように、構文木に部分的な変更を加える。大きく次の2つの処理をおこなう。

(1) 同義語の整理

(2) 論理式の積和形への展開

この(1)は、IF文のネストをSELECT文で置き換えるなど処理であり、(2)は、括弧をもちいれば多様な表現が可能な論理式の表現方法を一意的に決定するための処理である。

## 2-3. グラフ作成部

統一構文木をもとに論理合成をおこない、素子結合グラフを作成する。素子結合グラフは、ノードが素子や信号点を、アークがデータの流れを表わしている。このノードには、AND、ORなどのゲートから、加算器、メモリなどの、機能の高いものまでを含む。アークは、ビット巾に関する情報を持ち、出力側から入力側への向きを持たせる。また、マルチプレクサなどのように、複数の性質の異なる入出力を表わすアークは、それらを区別する。

IF A = B THEN E = 0;  
ELSE E = C & D; (a)




図3：素子結合グラフの作成

(a) MODELソース

(b) (a)に対応する素子結合グラフ

## 2-4. グラフ統一部

サブグラフの同型性を調べることによりICチップの割付けをおこなう場合、同じ機能であるにもかかわらず異なるグラフで表現してあると、割付けが不可能となる。そこでグラフ統一部では、構文木の段階では不可能だった統一化の処理をおこなう。すなわち、素子結合グラフの一部を、統一規則に従って変更し、割付けをおこなうハードウェアを表現したグラフとライブラリ中のICを表現したグラフにおいて、同じ機能は同じグラフで表現されるようにする。

統一規則は、変更前と変更後のグラフの対で構成されており、以下の3つに分類される。

- (1) 低い機能のノードを高い機能のノードで置き換える。
- (2) 高い機能のノードを低い機能のノードで置き換える。
- (3) 同じ機能のノードで置き換える。

ただしここで、(1)は、ノード数が増加しない場合、(2),(3)はノード数が減






図 4 : 統一規則

少する場合に限られる。

なお、(2) の例の 1 番目のように、どこからも参照されないノードが生じた場合には、このノードから入力側の参照されないノードをすべて削除する。統一規則は、ノード数の多いものから適用していく。

この統一化の処理は、一般の論理合成システムでおこなわれている最適化の処理とほぼ同一であるが、Fan-in, Fan-out などは考慮せず、ノード数の少なくなる方向におこなう。

## 2-5. 登録部

グラフ統一部から出力された統一素子結合グラフが、新しく追加する IC チップを表現したものである場合に、登録データと共にライブラリに登録する。登録データは、以下の 2 つから構成される。

### (1) 割付け制約条件

- ・すべての入出力ピンの間の遅延時間
- ・各入出力ピンの最大入出力電流

### (2) 割付けコストデータ

- ・チップ面積
- ・最大消費電力

この(1)は、ハードウェアを IC チップに割付けたときに、遅延時間および Fan-out 制限を満足させるために用いる。また、割付け部において、(2) の総和を最少にするような割付けをおこなう。

## 2-6. 割付け部

グラフ統一部から出力された統一素子結合グラフ  $G_H$  が、自動割付けするハードウェアを表現したものである場合に、チップライブラリの中の統一素子結合グラフ  $G_L$  との、サブグラフの同型性を調べることにより IC チップへの割付けをおこなう。この割付けのアルゴリズムは、次の 3. で詳しく述べる。

## 3. 割付けアルゴリズム

本システムで用いている割付けアルゴリズムは大きく次の 2 つの段階に分けられる。

Step1.  $G_H$  を構成するために最適な  $G_L$  の集合をノードの集合だけに注目して求める。

Step2.  $G_L$  の集合から一つずつ、 $G_H$  のサブグラフと同型であるかを調べる。

この Step1 で失敗した場合には、チップライブラリの中の  $G_L$  には含まれない特別な素子ノードが  $G_H$  に存在することになる。そこで、そのノードを公理集に基づいて展開する。

また、Step2 で失敗した時は  $G_L$  の最も入出力に近いノードで不一致が発見された場合に限りそのノードを展開して再び同型性を調べる。

公理集は、先の統一規則と同様に、統一素子結合グラフの対で構成されており、統一規則とは逆の方向への変換をおこなう。ただし、図4の(2)の例のようなものは含まない。さらに図5のように、データの巾を合わせるために公理を含んでいる。




図5：公理集

### 3-1. Step 1

ライブラリ中の各  $G_L$  に含まれるノードの型と数に注目して、線形計画法により、最適なチップの集合を求める。ノードの型は次のように分類し、各々連立不等式をたてる。

#### (1) 素子ノード

ゲート、マルチプレクサなどで、2入力と3入力のANDは別の型として扱う。 $i$ 番目の  $G_L$  に含まれる  $\alpha$  型の素子ノードの数を  $n_i$ 、 $G_H$  に含まれる  $\alpha$  型の素子ノードの数を  $n$  とすると、すべての型に対して

$$\sum n_i \geq n \quad (1)$$

#### (2) 信号ノード

信号ノードは、入力、出力、内部の3つに分けて考える。 $i$ 番目の  $G_L$  に含まれる入力信号ノード、出力信号ノード、内部信号ノードの数を  $I_i$ 、 $O_i$ 、 $S_i$  とする。また、 $G_H$  に含まれる数を  $I$ 、 $O$ 、 $S$  とすると、

$$\left. \begin{aligned} \sum I_i &\geq I \\ \sum O_i - (\sum I_i - I) &\geq O \\ \sum S_i + (\sum I_i - I) &\geq S \end{aligned} \right\} \quad (2)$$

以上の式を拘束条件として、登録部で入力したコストデータの総和を最小にするようなチップの集合を求める。

### 3-2. Step 2

$G_L$  が  $G_H$  のサブグラフと同型であるかを調べるために、まず、各々のグラフを横型探索を用いて木に変換する。

グラフ  $G_H$  は、すべての出力端子から同時に横型探索をおこない、すでに到達済みのノードに達した時には、このノードを今通過したアーカーに対して分離する。図6の例では、ノードDをアーカーxに対して、ノードGをアーカーyに対して分離している。




図6： $G_H$  の  $T_H$  への変換

グラフ  $G_L$  は、各々の出力端子から1回ずつ横型探索をおこない、入力アーカーが2本以上あるノードに達した場合には、今通ったアーカー以外のすべての入力アーカーに対してそのノードを分離する。




図7： $G_L$  の  $T_L$  への変換

このように、グラフを木に変換することにより、ICチップの一部だけを割付けに用いる場合にも木を単位として調べれば良いという利点が得られる。また、図7の  $T_L1$ だけを割付けに用いるということは、ノードFの出力が確定できないためあり得ない。一般に木  $T_Li$  を割付けに

用いるならば、グラフ  $G_L$  において  $T_{Lj}$  の根から到達可能なノードを根に持つ木  $T_{Lj}$  はすべて割付けに用いなければならないという制約条件を得られる。

そこで木  $T_L$  の関係をグラフで表わし、入力に近い木から順に  $T_H$  との同型性を調べることにより、計算時間を短縮することができる。図 7 の  $T_L$  に対しては、図 8 のようなグラフが得られる。



図 8 :  $T_L$  の間の関係

次に木  $T_L$  が  $T_H$  のサブグラフと同型であるかを調べるために、行列  $D_L$  と  $E$  を次式(3), (4)にしたがって求める。

$$D_L(i, j) = d(i, j)/2 \quad (3)$$

$$E(i, n) = \sum_{j, l} \delta(D_L(i, j), n) \quad (4)$$

ここで、 $d(i, j)$  は、ノード  $v_i$  と  $v_j$  の間の距離を、 $l_{\max}$  は深さ  $l$  の最大値を表わす。また、

$$\delta(x, y) = \begin{cases} 1 & (x = y) \\ 0 & (x \neq y) \end{cases}$$

である。

そして、 $T_L$  のノードのうち、同じ深さにあるノードの数が最も多いものから順に、これに対応し得るノードが  $T_H$  に存在するかどうかを行列  $D_L$ 、 $E$  をもつて調べる。ここで、ノード  $v_{Li}$  がノード  $v_{Hj}$  に対応するためには、

$$E_L(i, n) \leq E_H(j, n) \quad (5)$$




図 9 : 木  $T_H$ ,  $T_L$  と対応する行列  $D_L$ ,  $E$

が成立しなければならないことを利用する。

また、ノードの対応が 1 つでも決定したのちは、さらに行列  $D$  をもちいて探索の範囲を少なくする。すなわち、ノード  $v_{Li}$  をノード  $v_{Hj}$  に対応させたとするとき、ノード  $v_{Lk}$  は  $T_H$  のノードのうちで、次式を満足するノード  $v_{Hl}$  に対応しなければならない。

$$D(v_{Li}, v_{Lk}) = D(v_{Hj}, v_{Hl}) \quad (6)$$

以上により基準深さのノードの対応がすべて決定したのちは、一般的な木  $T_L$  において、図 10 の B の部分のノードの対応は一意的に決定される。そこで次に図の A の部分に本アルゴリズムを再帰的に適用して同型性を調べる。また C の部分については、基準深さのノードと同様に行列  $D$  と  $E$  を用いて順次決定していく。




図 10 : 一般的な木の探索

以上のアルゴリズムの効率は、どのくらい探索の枝を限定できるかに依存する。すなわち、行列  $E_L$  の各要素が行列  $E_H$  の各要素に近い値を持ち、行列  $E_L, E_H$  の各行の要素が異なった値を持つ場合に式(5)による探索の限定がおこなわれる。

$D_L   1$		$E_L   0 1 2$	
1	1 0 0	1	1 0 0
2	0 1 0	2	1 1 0
3	1 0 0	3	1 1 0
$D_L   2 3$		$E_L   4 5 6 7$	
4	1 1 0	4	1 1 2
5	1 1 0	5	1 1 2
6	1 0 2	6	1 1 2
7	1 1 0	7	1 1 2
$D_L   4 5 6$		$E_L   8 9 10$	
8	0 1 2	8	1 1 2
9	1 0 2	9	1 1 2
10	2 2 0	10	1 1 2
$D_L   7 8 9 10$		$E_L   11 12$	
7	0 1 3 3	11	1 0 0
8	1 0 3 3	12	1 1 0
9	3 3 0 1	13	1 1 0
10	3 3 1 0	14	1 1 2

$T_L$

そしてこれは、木  $T_L$  が、木  $T_H$  に近い大きさを持ち各ノードの出次数が一定でないことを意味している。

特に、式(5)を満足しないノードが  $T_L$  の基準深さに存在するときの計算量は、

( $T_H$  のノード数)

$\times (T_L \text{ の基準深さ})$

$\times (T_L \text{ の基準深さのノード数})$

であり、グラフ全体では、この不一致が発見される木が図8の根に存在するならば、

( $G_H$  のノード数)

$\times (T_L \text{ の基準深さ})$

$\times (T_L \text{ の基準深さのノード数})$

の計算量で  $G_L$  を割付けに用い得ないと決定できる。

#### 4. 計算機実験結果

図11に、木  $T_L$  が  $T_H$  の部分木と同型であるかを調べるプログラムの実行時間を示す。 $n_H$ 、 $n_L$  は各々木  $T_H$ 、 $T_L$  のノード数であり、出次数の最大が3の木を乱数により作り入力とした。図の黒丸は、同型性を発見した場合である。図より、同型性の存在および  $n_L$  にはほとんど関係なく  $n_H$  の 1.2乗に比例する計算時間がかかることがわかる。なお、使用計算機は、IBM 4341プロセッサシステムであり、オペレーティングシステムとしては CMS を用いた。また、図11の処理時間にはタイムシェアリングによるOSのオーバー・ヘッド等を含む。

#### 5. 今後の課題

今後の課題を以下にあげる。

- (1) 本システムでもちいている統一化の処理は、局所的なものであり、全体として最適な割付けがなされるとは限らない。そこで、構文木の段階でデータフロー解析をおこない、機能ブロックを時分割共有できるようにすることが考えられる。また、素子結合グラフのノードをすべてゲートに展開して、チップライブラリの中を参照しながら徐々に割付けをおこなうなどの方法が考えられる。
- (2) 現状では、ICチップの入力の一部を HIまたはLOWに固定して割付けに用いることは考えていない。このため、




図11：計算機実験結果

ALU チップを加算器として用いることはできない。そこで、図 7 の T<sub>L3</sub>だけが T<sub>H</sub> の一部と一致したときにも、ノード A の入力を固定することにより、ノード D への入力を IC の出力端子に伝達できないかを判定する必要がある。

## 6. むすび

ICチップとハードウェアを共にグラフで表わし、サブグラフの同型性を調べることにより自動割付をおこなうシステムについて述べた。また、割付けアルゴリズムとその有効性を示した。

最後に、本システムの作成にあたって多くの助言をいただいた日本電気の長谷川拓己氏と、計算機の使用に御協力いただいた早稲田大学情報科学センターの方々に感謝いたします。

- [7] A.T.Berztiss : A Backtrack Procedure for Isomorphism of Directed Graphs; J.ACM, vol.20, No.3, July 1973, pp.365-337.
- [8] 鈴木、門倉、深沢：システム記述言語MODELについて，第22回情報処理学会全国大会、4G-12, pp.963-964, 昭和56年3月。

## [参考文献]

- [1] J.D.Ullman : Computational Aspects of VLSI, pp.369-378, Computer Science Press, 1984.
- [2] L.J.Hafer and A.C.Parker : Automated Synthesis of Digital Hardware, IEEE Transactions on Computers, vol.C-31, NO.2, 1982.
- [3] G.W.Leive and D.E.Thomas, A Technology Relative Logic Synthesis and Module Selection System, 18th D.A.Conference, pp.479-485, 1981.
- [4] M.R.Garey and D.S.Johnson : Computers and Intractability, A Guide to the Theory of NP-Completeness, W.H.Freeman and Company, pp.202, 1978.
- [5] J.R.Ullman : An Algorithm for Subgraph Isomorphism, J.ACM, vol.23, No.1, January 1976, pp.31-42.
- [6] D.G.Cornell and C.C.Gotlieb : An Efficient Algorithm for Graph Isomorphism, J.ACM, vol.17, No.1, January 1970, pp.51-64.