

オブジェクト指向言語 VEGA による
マイクロプログラム開発支援システム
A Microprogram Development System Using
an Object-oriented Language VEGA

杉本明 * 阿部茂 * 黒田正博 ** 加藤幸男 **
Akira SUGIMOTO Shigeru ABE Masahiro KURODA Yukio KATOU
(*三菱電機(株)中央研究所 **同計算機製作所)
Mitsubishi Electric Corp.

1.はじめに

マイクロプログラミングは計算機のハードウェア制御部の組織的設計法として、大型計算機からマイクロコンピュータに至るまで広く採用されている。ところが、マイクロプログラムは効率の良さが特に要求され、しかも多数のリソースに対するマイクロ操作の並列性や実行のタイミングを考慮する必要がある。このため、マイクロプログラム開発支援システムに関する研究が従来から盛んに行われてきた [1-10]。

しかしながら、従来の研究はマイクロプログラム記述言語の高水準化 [3] や最適化アルゴリズム [4]、知識工学利用による自動作成 [5]、汎用シミュレータの開発 [6] 等に見られる通り、自動化とその汎用化を主な目的としていた。ところが、近年の LSI 技術の進展によりマイクロプログラムで制御するハードウェアが複雑・多様化することはもちろん、マイクロプログラム制御自体も複雑・多様化しつつある。従って、今日でもマイクロプログラム作成は対象ハードウェアに精通した熟練技術者にとってさえ非常に時間を要する煩雑な作業になっている。

これに対して本報告では、マイクロプログラム作成を人間・機械系の知的生産としてとらえ、対話性の向上によりその生産性を上げるアプローチをとる。我々は、デジタルシステムの図的モデル作成用として、オブジェクト指向言語 VEGA を LISP をベースとして開発している [11-12]。そして、ハードウェアの設計階層における種々のレベルについてオブジェクト指向によるモデル化を試みてきた。その中で、マイクロアーキテクチャレベルのハードウェアについても、VEGA によりモデル化を試みている [13]。そして、今回、これを用いシミュレータを中心としたマイクロプ

ログラム開発支援システムを作成した。

本システムは、従来のマイクロプログラム開発支援システムやシミュレータ [6-10] に見られない以下のようないくつかの特徴を持ち、対話性を向上させている。

- (1) ビジュアルシミュレーション —— 対象ハードウェアをカラーグラフィックディスプレー上にモデル化し、画面上のモデル要素に対する直接操作を基本とすることにより操作性を高めた。また、シミュレーションの進行に伴い、モデル要素を状態に従って画面上で変化させ、難解な水平型マイクロプログラムの並行動作の直感的把握を容易にした。
- (2) エディタとシミュレータの統合化 —— マイクロプログラムアセンブラーのエディタとシミュレータを統合化した。これにより、マイクロプログラムの変更がすぐにシミュレーションに反映し、シミュレーションの結果によりすぐにマイクロプログラムに修正を行うことができる。
- (3) デバッグ情報の多角的提示 —— データの数値情報はもちろん、データ間の依存性や履歴、数式表現等、デバッグのための高度な情報を多角的に提示できる。多様な情報は問題点の把握を容易にする。
- (4) シミュレーションのバック機能 —— シミュレーション中に任意の時点に戻って詳しく状態を調べたり、状態を変えてそこから再実行する機能を持つ。これにより、マイクロプログラムのアルゴリズムの不備を容易に発見できるようにした。

そして、本システムを実際のマイクロプログラム開発現場で使用し、これらの特徴の有効性を確認した。

2章では、本システムの背景について述べる。その中で、本システムで使用したオブジェクト指向言語 VEGA の目的、特徴を説明する。また、マイクロプログラム開発の対象とした内蔵型ベクトルプロセッサ MELCOM 70 MX / 3000 · SP [14-16]についても簡単に紹介する。

3章では、上記の特徴を中心に本システムのユーザインターフェースについて具体的に述べ、その実現方法を示す。マイクロプログラムは対象機種に密接に依存するため、機能の実現方法が重要である。すなわち、対象機種に依存する部分が独立な部分と分離され、かつ小さいことがマイクロプログラム開発支援システムの汎用性の点で鍵となる。機能の実現方法から、本システムを他機種に適用することが容易であり汎用性を持つことを示す。

最後に、4章では、本システムに対し実使用に基づく考察を加え、上記特徴を評価し、問題点について論じる。

2. 本システムの背景

VEGAによるマイクロプログラムレベルのハードウェアのモデル化については別途報告している[13]。VEGAは、設計対象のモデル化と検証を、グラフィック・ディスプレーを使用したビジュアルな環境で支援する図的モデル作成用言語である。個々のモデル要素の動作、形を自然かつ簡潔に記述できるように、オブジェクト指向方式[17]を採用した。




図1 VEGAの構成レイヤ図

図1に、VEGAの構成レイヤ図を示す。まず、LISP言語 (FranzLisp [18]) を全体のベースに、フレーム型データベースを構築している。次に、それをプログラム情報の管理に使用し、オブジェクト指向方式の諸機能 (クラス定義、多重継承、メッセージ) を効率重視により実現している。次のレイヤがVEGA

の特徴をなす機能である。ここでは、ハードウェアのモデル化に必要な『タイミングと並行性』及び『ローカルなデータの流れ』を記述するため、従来のオブジェクト指向方式に以下の拡張を行っている。

(1) 遅延メッセージ (リクエスト) — メッセージ転送を特定の遅延時間とプライオリティにより行なえるようイベントとして登録でき、その時はメッセージの応答を待つことなく処理が進む。

(2) ポート定義 —— 外部に公開された変数としてオブジェクトにポートが定義できる。また、ポートごとに、そのポートからローカルに入力されたメッセージに応答するメソッドが記述できる。

最後のレイヤとして、図的モデル作成用のカーネルクラスが用意されている。ここには、カーソルやウィンド等のクラスと共に、グラフィック機能を中心図的モデル要素の雛型が定義されている。

今回、マイクロプログラム開発の対象とした計算機は、MELCOM 70 MX / 3000 に導入された内蔵型ベクトルプロセッサ (Scientific Processor, 以下 SP と略す) である。SP は、基本処理装置とキャッシュバスを共有した演算パイプラインユニットである。SP は演算パイプラインのハードウェアブロックの役目を果たす。SP の演算器にデータを供給する役目 (アドレス生成やメモリアクセス制御) は MX / 3000 の CPU の中にハードウェアとして装備されている。従って、マイクロプログラムは MX / 3000 の CPU と SP の両方を同時に作成する必要がある。どちらも 64 ビット幅のビットパターンによる水平型マイクロプログラムである。

3. ビジュアルインタフェースとその実現方法

図2、図3に本システムのグラフィック画面を示す。これは、マイクロプログラムのレベルから見たハードウェアの構成図を中心としている。マイクロプログラム作成やシミュレーション時に最も参照するのが、このハードウェアの構成図である。そこで、ユーザインターフェースモデルによる対話性の向上 [19] を狙いとして、マイクロプログラムレベルのハードウェア図的モデルを本システムの中心に置いた。

画面上に現われた個々の要素は、VEGAで定義したオブジェクトである。オブジェクトは画面上での形、色以外にその固有の機能を持つ。特に、ハードウェアブロックを表現したオブジェクトは、[13]で報告した




図2 グラフィック画面の例




図3 画面の説明図

ように、オブジェクト間のメッセージやリクエスト（遅延メッセージ）で互いに通信し、マイクロプログラムレベルのハードウェア動作をシミュレートする。

図4に本システムのソフトウェア構成を示す。マイクロプログラムは後述する専用エディタを使用してアセンブラーで記述し、LISPコマンドに変換される。LISPコマンドは、ハードウェアブロックを表現したオブジェクトに対するリクエストを生成する。ハードウェアブロックを表現するオブジェクトは、VEGAのカーネルクラスから属性の継承（インヘリタンス）により定義する。この時、マイクロプログラムレベルのハードウェアに汎用的に使用するオブジェクトを共通クラスファイルにまとめ、MX/3000のCPUに特有なオブジェクトをBPUクラスファイルに、SPUに特有なオブジェクトをSPUクラスファイルにそれぞれまとめている。

このように、本システムではハードウェア要素をオブジェクト指向言語の差分記述方式により定義している。従って、対象ハードウェアの変更・拡張に容易に対応できる汎用性を持つ。また、グラフィック機能を持つVEGAのカーネルクラスを継承することで、図的モデルの作成が容易となる。

3.1. ビジュアルシミュレーション

シミュレーションの初期化・実行は図2左下のSCと呼ぶ制御部のボタン操作で行う。すなわち、SCオブジェクトはハードウェアのマイクロ制御部として動作すると共に、シミュレーション自体も管理している。

シミュレーションの進行と共に画面が変化する。レジスタの内部の小さい窓には、常に保持しているデータの値がその色で表示されている。従って、レジスタの値が変ると表示も変化する。また、バスやワイヤの色は、データが流れるとデータの色に従い変化する。このように、シミュレーション中のデータの流れを視覚化することにより、難解な水平型マイクロプログラムの同時並行動作の把握を容易にしている。

シミュレーション中に画面に自動的に現れない情報は、ポップ・アップ・メニューにより対話的に得る。図5に、レジスタのポップ・アップ・メニューの例を示す。メニューの内容はレジスタへのメッセージである。例えば、ここで『describe』を選択するとそのレジスタの内部状態を表示する。同様にメモリやバスの内部状態も、そのオブジェクトに対応したメニューを通して見ることができる。

本システムではハードウェアの仕様変更にすぐ追隨するために制御の記述とデータバス構造の記述を分離




図4 ソフトウェア構成図

describe
break: 0
clear
describeData
history
symbolicExpression
timeChartFrom: 0 to: (1- *step*)
pushTimeChart
put: 0
put: 0 color: 0
outputTo: (ask)
increment: 1
decrement: 1

図5 レジスタのポップ・アップ・メニュー

している[13]。例えば、レジスタAの入力ポート『in』からクロック相<n>でデータを取込む場合は、

[phase: <n> | A input]

と記述し、Aに対し“input”リクエストを発行する。




図6 クラス階層とVEGAプログラムの例

いま、Aがクラス『SomeRegister』に属するものとする。図6にクラス階層とプログラム例により、“input”と画面上への表示メッセージ“display”的処理の流れを示す。カーネルクラス『VisualObject』に、グラフィックディスプレー装置に依存した部分を集約している。また、『VisualObject』のメソッドは1種のグラフィック言語をそのサブクラスに提供する。『Register』はハードウェア動作を担当し、その後、自分自身に対し“ChangeStatus”というメソッドを発

行するだけでよい。『RegisterWithWindow』は、窓にデータを表示する。『SomeRegister』には、形の描き方だけを『VisualObject』のメソッドにより定義する。もちろん省略した場合、標準の形となる。

このように、ハードウェアブロック内部の動作記述とグラフィック部分が分離している。一方、ハードウェア外部での制御記述ではグラフィック操作を一切意識しなくても良い。また、グラフィック部分もモジュラリティ良く分割している。

3.2. エディタとシミュレータの統合化

マイクロプログラム作成には専用アセンブラー言語を使用する。このプログラムの作成及び編集のため、図7のような専用エディタが用意されている。専用エディタも画面に現われた一つのオブジェクトである。

```
SOURCE VEGA EDITOR ( Umm2.scp ) :  
*****  
;BPU CYCLE 1C  
READDSP M1,  
SYNCS,INC MAA;  
;SPU  
TO M1, AB3 = M4 * MS,  
A2 = MPROD AB1, AC0 = A1 ~+ AB /CC2,  
AG = APROD AC1;  
;BPU CYCLE 1D  
READDSP M2,  
SYNCS,INC MAB;  
;SPU  
TO M2, AC3 = AB ~+ A15 /CC2,  
AQ = APROD AC2;  
;BPU CYCLE 1E  
WRITESP,  
SYNCS,INC MAS;  
;SPU  
FROM AQ, AB0 = M1 + MS,  
A3 = MPROD AB2;
```

図7 専用アセンブラーエディタ

専用エディタは、マイクロ命令単位でアセンブラー言語を VEGA の内部表現に変換する。その際、シンタックスチェック及びビットパターン生成時のコンフリクトチェックも行なう。エラーが起ると、アセンブラソースの対応する位置がエディタ上に示される。また、専用エディタはシミュレーションシステムと連動している。VEGA の内部表現に変換されたマイクロプログラムは、直接、SC (マイクロ制御部) のプログラムメモリに格納される。また、シミュレーション中の実行位置を、エディタ中のアセンブラソースに表示することもできる。シミュレーション中にマイクロプログラムソース中の修正箇所が見つかると、その部分を

専用エディタで直す。そして、プログラムメモリに部分的に再格納し、シミュレーションを再開する。このようなシミュレータとエディタの連動により、実行エラー時のマイクロソースの早い修正が可能である。

専用エディタは、VEGA のカーネルクラス『スクリーンエディタ』のサブクラスとして定義し、上記のマイクロプログラミング支援機能を追加している。アセンブラソースの字句・構文解析は LISP により、ソース中の注目箇所の表示は『スクリーンエディタ』の機能により実現している。

3.3. デバッグ情報の多角的提示

エラー箇所の早期検出や、マイクロプログラムのアルゴリズムの改良のためには、シミュレーションによる結果（途中結果）を、豊富にかつ多様な形式でユーザーに提供する必要がある。

図8はデータのタイムチャートの例である。縦軸がデバイスを、横軸がステップ数を示す。MM-18はメインメモリの18番地、FILE-1はレジスタファイル(FILE)の1番レジスタである。パイプライン回路(SPALUとSPMPY)については、表示上の理由でデータ入力の時点によりデバイスを3分割している。この図は、レジスタ(AQ)のデータがどのような時点でどのような操作を受けて作られたかを表現している。この図からデータ間の依存関係が明白となる。また、一群のデータのタイムチャートを表示するとデバイスの使用状況もつかむことができる。

データ間の関係については、その数式表現[10]を得ることも便利である。本システムでは、図5のメニューの“SymbolicExpression”を選択すると、例えば、図




図8 タイムチャートの例




図9 データ・オブジェクトの構造

8 の AQ のデータからは、

$$AQ = (MM-18 * MM-38) + (MM-1C * MM-3C)$$

の数式表現が得られる。

データの履歴をデータ自体に保存し、シミュレータの他の部分と分離するため、本システムではデバイス間を流れるデータもオブジェクトとして記述している。

データ・オブジェクトは、図9のようにインスタンス変数として owner, time, history 等を持っている。owner 変数はどのレジスタに格納されているかを示す。time はデータが生成されたステップを、history はそのデータの履歴を示す。history 変数は、レジスタ転送によって生成された時は直接転送元のデータを参照し、演算により生成された時は演算種類と元になったデータを参照する。

3.4. シミュレーションのバック機能

シミュレーション中に、状態を何ステップか元に戻したい時がある。データの値や動きがおかしく原因をつきとめるために戻りたい場合や、途中のソースの誤りを修正してそこから再実行したい場合等である。このような時は、SC の『back』ボタンを押すと過去の任意の時点に戻ることができる。

データ間の history による連結では、最終結果に反

映されたデータのみが保存されている。そこで、バック機能のため生成されたすべてのデータを図9の右のデータテーブルから参照できるようにした。データオブジェクトは生成された時間 (time) と場所 (owner) を持っているので、この情報と制御情報 (リクエスト) の履歴から過去のシミュレーション状態に戻ることができる。

4. 使用経験による考察

今回のシミュレータ開発はハードウェア開発と並行して進めたため、シミュレーション対象の拡大とともにレジスタの追加、データパリッドタイミング、データバスなどの拡張・変更があった。このような拡張・変更に対し、VEGAではオブジェクトの生成、ポート定義の変更、遅延メッセージのタイミングの変更がインタラクティブにでき、VEGAの有効性が確認できた。

また、マイクロプログラムのデバッグ時においてはハードウェアの状態推移がビジュアルシミュレーションにより一目瞭然であった。加えてタイミングチャートやバック機能によりマイクロプログラムのアルゴリズム上の不具合、コーディングミスを簡単に発見することができた。さらに、統合化された専用エディタとバック機能によりソースの修正と動作の再確認をする

ことができた。本システムで各々約50ステップのマイクロプログラムを50本以上デバッグした。それらは実機で簡単に動作し、動作確認として1人で1本／1時間以上の進捗であった。

今回対象とした内蔵型ベクトルプロセッサSPは、シーケンス制御、データリクエスト制御及びパイプライン演算制御を含めた多くのハードウェア・ブロックをネクスト・アドレス方式のマイクロ・プログラム(128ビット)で制御する必要があった。このように複雑なハードウェアのマイクロプログラム開発に本システムが有効であったということは、汎用のマイクロプログラム開発支援システムとしても有望を言える。本システムのソフトウェア量を表1に示す。

マイクロプログラムのアセンブラーにLISPのシンタックスを採用すると、処理がはるかに簡単となる。しかし、マイクロプログラム作成や保守部門の『慣れ』を考慮し、従来使用してきたシンタックスをとった。ハードウェアの図的モデルはできるだけ実際のハードウェアの構造に忠実な方が構成しやすく、ハードウェア仕様の変更にも対処しやすい。しかし、実際には、

マイクロアセンブラーのニーモニックとハードウェア・ブロックが一对一に対応しない場合がある。例えば、システムのイニシャライズ時にセットすればよいだけの制御レジスタなどの場合、複数の小さなビット幅のレジスタ、フリップフロップをまとめ1つのマイクロフィールドに割り当てることが多い。マイクロプログラムは、この複数のハードウェアレジスタ、フリップフロップをまとめあげた仮想的なレジスタを実際のレジスタを見てプログラミングする。このため、図10に示すように仮想的なレジスタを画面上に表示し、実際のシミュレーションは個々のハードウェアレジスタで行った。

インターフェイスの仕様を設計するにあたり、実行効率と柔軟性のトレードオフが問題になった。本システムでは、マイクロプログラムのアルゴリズムの検証に主眼が置かれているため、各ステップの状態が詳細に観察できる必要があった。しかし、いかに多機能であっても、マイクロ命令1ステップ(マイクロ操作で4～10個)の実行速度が5秒以上になると対話性を著しく阻害する。

表1 ソフトウェア量

• VEGAカーネルクラス	2 . 0 kstep
• その他のVEGA環境	4 . 5 kstep
• VEGA専用エディタへの追加 機能(スキナー、パーサー、コマンドハンドラー)	1 . 5 kstep
• MELCOM70 MX/3000-SP シミュレーションのためのクラス定義	2 . 5 kstep
• オブジェクト総数(データを含まない)	144個




図10 バーチャル・レジスタ

本システムのシミュレーションにおけるマイクロ命令1ステップ当りの平均実行時間を表2に示す。ここに見る通り、必要な時のみマイクロプログラムソースの参照を行なうならば、対話的に実行を進めるには十分な実行速度が保たれている。しかし、多様なデータに対し多数の反復計算をするようなケースがある場合には、実行効率をより重視したシミュレーション方式をあわせて持つ必要があるだろう。その場合、現在のインタープリタ方式とマイクロプログラムをあらかじめコンパイルする方式との併用が考えられる。

効率と柔軟性のトレードオフで一番問題となったのはバック機能である。過去の状態を再現するためのメモリの消費量が大きい。しかし、使用上の効果はその欠点を上回るものがあり、エラーの原因の追求が容易であった。

5. おわりに

本報告では、対話性の向上によりマイクロプログラム作成の生産性を上げることを目指し開発した、オブジェクト指向言語VEGAによるマイクロプログラム開発支援システムについて述べた。そして、従来のシステムには見られない、(1)ビジュアルシミュレーション、(2)エディタとシミュレータの統合化、(3)デバッグ情報の多角的提示、(4)シミュレーションのバック機能等の特徴について説明した。また、クラスの構成法やオブジェクト間の構造等、汎用性・発展性の高い実現方法を示した。さらに、本システムを実際のマイクロプログラム開発現場で使用し、上記特徴の有効性を確認した。

表2 1ステップ当りの平均実行時間

グラフィック表示なし	0.5秒
グラフィック表示あり	
連続実行	1.8秒
ステップ操作	約3秒
ステップ操作及び専用エディタ 上のソースプログラムの参照	約8秒

参考文献

- [1] 相謙、飯塚、坂村 輯『ダイナミック・アーキテクチャ』共立出版(1980)。
- [2] 追田、石原、『VLSIにおけるマイクロプログラム設計支援』情報処理、Vol.25, No.10, pp.1041-1047 (1984)。
- [3] 馬場、萩原他、『マイクロプログラム記述言語: MPG』情報処理、Vol.18, No.6, pp.558-565 (1977)。
- [4] 滝澤、田村、所、『マイクロプログラミングの広域最適化に関する考察』信学論(D) J62-D, No.3, pp.193-200 (1979)。
- [5] 清水、坂村、『知識工学に基づいたマイクロプログラム開発システム、MIXER』信学論(D) J66-D, No.7, pp.864-871 (1983)。
- [6] 馬場、萩原他、『MPGマイクロプログラム・シミュレータ』情報処理、Vol.19, No.5, pp.412-420 (1978)。
- [7] Charlton C. et al. "An Interactive Software System for Microcode Development," North-Holland, Microporgramming and Microprocessing 13, pp.105-114 (1984)。
- [8] Myers G. et al. "The Use of Software Simulators in the Testing and Debugging of Microprogram Logic," IEEE Trans. COMPUTERS, Vol. c-30, No.7, pp.519-523 (1981)。
- [9] Dam A. et al. "Simulation of a Horizontal Bit-sliced Processor Using the ISPS Architecture Simulation Facility," IEEE Trans. COMPUTERS, Vol. c-30, No.7, pp.513-519 (1981)。
- [10] Abbott C. "A Symbolic Simulation for Microprogram Development," IEEE Trans. COMPUTERS, Vol. c-32, No. 8, pp.770-774 (1983)。
- [11] 杉本、『デジタル・システム設計のための図的モデル作成言語 VEGAについて』信学会研究報告 EC84-28 (1984)。
- [12] A. Sugimoto, M. Fukushima, "VEGA: A Visual Modeling Language for Digital Circuit Design," Proc. IEEE ICCD'84, pp.807-812 (1984)。
- [13] 杉本、黒田、阿部 『マイクロプログラミングのためのオブジェクト指向によるハードウェアのモデル化』 信学会研究報告 EC85-4 (1985)。
- [14] 黒田、『スーパーミニコン内蔵ベクトル演算アクセラレータ』アーキテクチャワーカショッピングインジャパン'84, 情処学会, pp.73-82 (1984)。
- [15] 黒田、『MELCON70 MX/3000 内蔵型ベクトルプロセッサ』情処学会第30回全国大会 pp. 97 (1985)。
- [16] 高井他、『MELCOM70 MX/3000 マルチプロセッサ』情処学会第30回全国大会 pp. 125, (1985)。
- [17] 米沢、『オブジェクト指向プログラミングについて』コンピュータソフトウェア Vol.1, No. 1, pp.29-41 (1984)。
- [18] Foderaro J. et al. "The FRANZ LISP Manual," on-line documentation (1982)。
- [19] Smith C. et al. "Designing the Star User Interface," in P. Degano and E. Sandewall(Eds.) "Integrated Interactive Computing Systems," North-Holland, pp.297-313 (1983)。