

ALTES/RA: レジスタファイルを含む論理回路のテストパターン自動生成プログラム

猿山 秀一 荻原 拓治 村井 真一

三菱電機(株) 情報電子研究所

レジスタファイルを含む論理回路のテストパターン自動生成プログラムALTES/RAを開発した。テストデータは、テストパターン・ジェネレータと故障シミュレータを繰り返し適用することにより、効率よく生成される。テストパターン・ジェネレータは、組合せ回路用のアルゴリズムを時間展開して、一段レジスタを含む順序回路に対して時系列テストパターンが生成できるように拡張した。また、故障によりアクセスできなくなるレジスタには固有初期値を割当て、正常回路で0と1になり故障回路で固有初期値となる複数のテストパターンを生成するため、従来の方法では生成できなかった故障に対してもテストパターン生成が可能となった。

ALTES/RAをレジスタファイルを含む実際のLSI2品種に適用したところ、故障検出率100%のテストパターンが自動生成できた。

ALTES/RA : Test Generaor for Logic Circuits with Register Files

Shuichi Saruyama , Takuji Ogiwara and Shin-ichi Murai

Information Systems and Electronics Development Lab.

Mitsubishi Electric Corpration , 5-1-1 Ofuna Kamakura 247 , Japan

This paper describes an automatic test pattern generation program ALTES/RA for logic circuits with register files. It consists of fault generation phase, testability measure calculation phase, and test data generation phase. Test data are generated by a test pattern generator with fault simulator in test data generation phase. Test patterns are effectively generated by new algorithm. That is, conventional test pattern generator could not generate test patterns for some faults which cause registers unaccessable, however, this generator can generate test patterns for such faults by the algorithm assigning the unique initial values to such registers and treating their values as a kind of fault signal.

ALTES/RA has been successfully applied to two LSI's including register files, and test patterns with 100% fault coverage has automatically been generated.

1. はじめに

論理回路の大規模化に伴い、そのテストはますます困難になりつつある。この問題を解決する手法の一つとして、スキャン設計のようなテスト容易化設計 [1] が行われている。しかし、スキャン設計は回路内の記憶素子をすべてシフトレジスタにしてスキャンパスを構成するため、ゲート数が増加する。従って、レジスタファイルのような記憶素子を多く含む論理回路に適用することはチップ面積の点から非現実的であった。従来、このような回路に対しては人手でテストパターンを作成し、故障シミュレーションを行っていたが、故障検出率の高いテストパターンを作成するには多くの時間を要していた。

このような問題点を解決するため、スキャン設計を適用していないレジスタファイルを含む論理回路のテストパターン自動生成プログラム ALTES / RA を開発した。本報告では、ALTES / RA の構成と、テストパターン生成アルゴリズム及びその評価結果について報告する。

2. レジスタファイル

レジスタファイルを含む論理回路の一般的構成を図 1 に示す。レジスタファイルは、デコーダ、セクタ及びレジスタアレイから構成されており、その他の部分は組合せ回路である。

レジスタファイルの特徴としては、順序回路であっても、レジスタ-レジスタ転送のない一段レジスタ回路であり、一般順序回路 (例えばカウンタ) よりも比較的テスト生成容易な構造である。ALTES / RA は、このような一段レジスタの順序回路に対してテストパターン自動生成が可能である。

表 1 に、ALTES / RA の扱う素子タイプを示す。図 1 のような論理回路に対しては、レジスタアレイ部を




図 1. レジスタファイルを含む論理回路の一般的構成

表 1. ALTES / RA の扱う素子タイプ

外部端子	外部入力 (PI) 外部出力 (PO) 双方向 (BIDR)
基本ゲート	AND / NAND OR / NOR NOT XOR TRI バッファ
記憶素子	D ラッチ

1bit D ラッチに展開し、デコーダ、セクタ部等その他の部分を基本ゲート (AND、OR 等) に展開してテストパターン生成を行う。

次に縮退故障 (0 縮退故障: SA 0、1 縮退故障: SA 1) がレジスタファイルに及ぼす影響について述べる。

図 2 は、簡単な 2 × 4 bit のレジスタファイルであり、アドレス信号は入力デコーダ、出力セクタに共通である。図 2 中に、代表的な 3 種類の故障を示す。

- ① D ラッチのデータ入力に影響を及ぼす故障
- ② D ラッチのクロック入力に、正常回路ではクロックが入らないが、故障回路ではクロックが入る (以下、正常回路で 0、故障回路でクロック C の信号値を 0 / C のように表す) 故障
- ③ D ラッチのクロック入力に、正常回路ではクロックが入るが、故障回路ではクロックが入らない (C / 0) 故障

特に、上記③のような故障は、故障回路において D ラッチの内部状態を初期化することができず、不定値 X のまま残ってしまう。従って、従来のアルゴリズムでは故障信号を作り出すことができず、このような故障を検出することはできなかった。

ALTES / RA のテストパターン・ジェネレータは、故障回路においてクロックが入らなくなった D ラッチの初期値に固有初期値を導入することにより、このような故障に対してもテストパターン生成が可能である。

3. ALTES / RA の構成

ALTES / RA の構成を図 3 に示す。

●故障生成 等価故障を除去した代表故障のみ生成する。なお、扱う故障は単一縮退故障である。また、未使用論理の故障や GND / VCC 固定信号線の SA 0 / SA 1 のような検出不能故障もあらかじめ除去される。

●試験容易性尺度計算 4 節で述べる可制御性・可観測性尺度からなる試験容易性尺度を計算する。この尺度は、テストパターン生成時に制御、観測容易な経路の選択基準として使われる。

●テストデータ生成 5 節で述べるテストパターン・ジェネレータと故障シミュレータを繰り返し適用することによりテストデータを自動生成する。




図 2. レジスタファイルに対する故障の影響




図 3. ALTES / RA の構成

4. 試験容易性尺度計算

論理回路内の各ノードに対し、次に示す可制御性尺度・可観測性尺度からなる試験容易性尺度を計算する。

- CC0 (N) : ノードNの組合せ0可制御性尺度
- CC1 (N) : ノードNの組合せ1可制御性尺度
- CO (N) : ノードNの組合せ可観測性尺度
- SC0 (N) : ノードNの順序0可制御性尺度
- SC1 (N) : ノードNの順序1可制御性尺度
- SO (N) : ノードNの順序可観測性尺度

上記尺度は、各素子タイプに対し表2に示す式に従って、可制御性尺度は外部入力端子から、可観測性尺度は外部出力端子から順次計算される。

表2の式は、Goldstein 尺度 [2] (以下G尺度と略す) とは若干異なる。G尺度では、組合せ素子に対するCC0、CC1、COの各式には+1の項があるが、本尺度では+1の項がなく、尺度の意味が次に示すように異なる。

● G 尺度

ノードNをある信号値に制御、あるいはノードNの信号値を観測するため、信号値を設定する必要がある最小組合せノード数

● 本尺度

ノードNをある信号値に制御、あるいはノードNの信号値を観測するため、信号値を設定する必要がある見かけ上の最小外部入力端子数

すなわち、図4に示すような回路に対してG尺度では

$$CC0(Y1) \neq CC1(Y2)$$

$$CC1(Y1) \neq CC0(Y2)$$

であるが、本尺度では

$$CC0(Y1) = CC1(Y2)$$

$$CC1(Y1) = CC0(Y2)$$

となり、G尺度よりも実際の論理に近い。




図4. 尺度の相違




図5. 再収斂回路と樹状回路

また、SC0、SC1、SOに関しても次のように尺度の意味が異なる。

●G尺度

ノードNをある信号値に制御、あるいはノードNの信号値を観測するため、信号値を設定する必要のある最小順序ノード数

●本尺度

ノードNをある信号値に制御、あるいはノードNの信号値を観測するため、信号値を設定する必要のある見かけ上の最小クロック数

G尺度、本尺度とも再収斂分岐の影響を考慮していないため、再収斂分岐のある回路に対しては、図5に示す

ように見かけ上樹状回路に展開した場合の最小数であり、正確ではない。しかし、再収斂分岐に対しても正確な尺度を計算するのは、膨大な計算量になる。また、再収斂分岐を考慮した近似的な尺度も提案されている [3] が、テストパターン生成アルゴリズムにおいて自由度のある選択の基準として用いた場合、再収斂分岐を考慮しない尺度との差異はあまり見られないことから、計算の簡単な尺度を採用した。

ここで計算された尺度は、次節で述べるテストパターン・ジェネレータにおいて、自由度のある選択が生じた場合、制御容易な経路、または観測容易な経路を選択するための基準として使われる。

表2. 可制御性尺度・可観測性尺度

素子タイプ	シンボル	CC0 (Y)	CC1 (Y)	CO (Xi)	SC0 (Y)	SC1 (Y)	SO (Xi)
PI	$X \rightarrow Y$	1	1	CO (Y)	0	0	SO (Y)
PO	$X \rightarrow \neg Y$	CC0 (X)	CC1 (X)	0	SC0 (X)	SC1 (X)	0
AND	$X_1, \dots, X_n \rightarrow Y$	$\prod_{i=1}^n CC0(X_i)$	$\prod_{i=1}^n CC1(X_i)$	$CO(Y) + \sum_{j=1}^n CC1(X_j)$	$\prod_{i=1}^n SC0(X_i)$	$\prod_{i=1}^n SC1(X_i)$	$SO(Y) + \sum_{j=1}^n SC1(X_j)$
OR	$X_1, \dots, X_n \rightarrow Y$	$\sum_{i=1}^n CC0(X_i)$	$\prod_{i=1}^n CC1(X_i)$	$CO(Y) + \sum_{j=1}^n CC0(X_j)$	$\prod_{i=1}^n SC0(X_i)$	$\prod_{i=1}^n SC1(X_i)$	$SO(Y) + \sum_{j=1}^n SC0(X_j)$
NOT	$X \rightarrow \neg Y$	CC1 (X)	CC0 (X)	CO (Y)	SC1 (X)'	SC0 (X)	SO (Y)
Dラッチ	D, Q, E	$CC0(D) + CC1(E)$	$CC1(D) + CC1(E)$	$CO(D) - CO(Q) + CC1(E)$ $CO(E) - CO(Q) + CC0(D) + CC1(D)$	$SC0(D) + SC1(E) + 1$	$SC1(D) + SC1(E) + 1$	$SO(D) - SO(Q) + SC1(E) + 1$ $SO(E) - SO(Q) + SC0(D) + SC1(D) + 1$
分岐	$X \rightarrow Y_1, \dots, Y_n$	CC0 (X)	CC1 (X)	MIN (CO (Yi))	SC0 (X)	SC1 (X)	MIN (SO (Yi))

5. テストデータ生成

テストデータは、テストパターン・ジェネレータと故障シミュレータを繰り返し適用することによって生成される。すなわち、まず未検出の故障を1つ選び、テストパターン・ジェネレータによってその故障を検出するテストパターンを生成する。次に、生成されたテストパターンに対し、不定値Xとして残っている部分に01の乱数を割り当て、故障シミュレータによって同時に検出できる故障を除去する。

以上の繰り返しにより、テストデータを生成する。

5.1 テストパターン・ジェネレータ

従来、組合せ回路に対しては、Dアルゴリズム [4]、PODEM [5]、FAN [6] 等のテストパターン生成アルゴリズムが発表されており、またこれらのアルゴリズムをベースにCMOS回路のトリステート素子も扱えるように拡張したアルゴリズムも発表されている [7、8]。

テスト容易化設計の一つであるスキャン設計 [1] を適用した論理回路に対しては、スキャンパスで囲まれた部分は組合せ回路と見なすことができるため、上に挙げたアルゴリズムにより、テストパターンの自動生成が可能であった。

これに対し、レジスタファイルを含むような論理回路は、ゲート数(チップ面積)の点から、スキャン設計を適用することは非現実的である。このような回路に対して、従来は人手でテストパターンを作成し、故障シミュレーションを行っていたが、故障検出率の高いテストパターンを作成するために多くの時間を要していた。

そこで、このような回路に対するテストデータ生成を自動化するため、クロック系の故障も考慮した新たなテストパターン生成アルゴリズムを開発した。

ここで述べるアルゴリズムは、基本的には組合せ回路用のテストパターン生成アルゴリズムであるPODEMを時間軸に対して展開したものである。従って、組合せ回路においては1つの故障を検出するテストパターンは1パターンであったのに対し、本アルゴリズムでは数パターンから成るテストパターン系列を自動生成する。さらに、故障によって記憶素子にクロックが入らなくなるような故障も検出できるテストパターンも生成可能である。

(1) 固有初期値

ALTES/RAのテストパターン・ジェネレータでは、表3に示す信号値を扱う。X_n及び $\overline{X_n}$ は、ここで導入した固有初期値とその補数を表す信号値であり、故障によって初期化できなくなったDラッチの固有識別番号nとともに表される。このX_n、 $\overline{X_n}$ は故障回路にしか現れない信号値で、不定値の一種ではあるが、Dラッチnに固有の信号値であり、各ゲートの真理値表上では、

表3. 信号値

シンボル	意味
0	信号値0 (Low電圧)
1	信号値1 (High電圧)
Z	ハイ・インピーダンス
X	不定値
C	クロック (ポジティブ・パルス)
\overline{C}	クロック (ネガティブ・パルス)
X _n	識別番号nの記憶素子の固有初期値
$\overline{X_n}$	X _n の補数

0、1に準じた扱いをする。表4にAND、OR、NOT及びDラッチの真理値表を示す。

(2) テストパターン生成アルゴリズム

テストパターン生成アルゴリズムのフローを図6に示す。基本的にはPODEM法を時間展開したアルゴリズムとなっている。すなわち、回路内部にDラッチを含むため、初期目的値からの外部入力端子と信号値の選択(図6b、d)及び故障信号を伝搬させるための初期目的値の選択(図6c)において時間軸方向の操作が拡張されている。

●外部入力端子と信号値の選択(図6b、d)

故障の存在する信号線の正常信号値がまだ不定値Xの場合は故障の縮退値と逆の値が、または故障信号を伝搬させるような素子の入力値が、それぞれ初期目的値として選ばれる(図6a、c)。

PODEM法では、通常、この初期目的値から外部入力端子に向けて不定値Xの経路をバックトレースし、到達した外部入力端子とその時の目的値が設定値として得られる。この際、各素子タイプに対して以下に示すように目的値を変化させながらバックトレースする。

ANDゲート

i) 出力信号線の目的値が0の場合、不定値である入力信号線のうち最も0に制御容易な信号線に対して目的値0でバックトレースする。

ii) 出力信号線の目的値が1の場合、不定値である入力信号線のいずれか1つに対して目的値1でバックトレースする。

ORゲート

i) 出力信号線の目的値が0の場合、不定値である入力信号線のいずれか1つに対して目的値0でバックトレースする。

ii) 出力信号線の目的値が1の場合、不定値である入力信号線のうち最も1に制御容易な信号線に対して目的値1でバックトレースする。

表4. 真理値表

ANDゲート

I ₂	0	1	Z	X	C	C̄	X _n	X _n	X _m	X _m
0	0	0	0	0	0	0	0	0	0	—
1	0	1	E	X	C	C̄	X _n	X _n	—	—
Z	0	E	E	E	E	E	E	E	—	—
X	0	X	E	X	X	X	X	X	—	—
C	0	C	E	X	C	E	X	X	—	—
C̄	0	C̄	E	X	E	C̄	X	X	—	—
X _n	0	X _n	E	X	X	X	X _n	0	X	X
X _n	0	X _n	E	X	X	X	0	X _n	X	X

但し n ≠ m

ORゲート

I ₂	0	1	Z	X	C	C̄	X _n	X _n	X _m	X _m
0	0	1	E	X	C	C̄	X _n	X _n	—	—
1	1	1	1	1	1	1	1	1	—	—
Z	E	1	E	E	E	E	E	E	—	—
X	X	1	E	X	X	X	X	X	—	—
C	C	1	E	X	C	E	X	X	—	—
C̄	C̄	1	E	X	E	C̄	X	X	—	—
X _n	X _n	1	E	X	X	X	X _n	1	X	X
X _n	X _n	1	E	X	X	X	1	X _n	X	X

但し n ≠ m

NOTゲート

I	C
0	1
1	0
Z	E
X	X
C	C̄
C̄	C
X _n	X _n
X _n	X _n

Dラッチ

E/D	0	1	Z	X	X _n	X _n
0	Q	Q	Q	Q	Q	Q
1	0	1	E	X	X _n	X _n
Z	E	E	E	E	E	E
X	X	X	E	X	X	X
C	0	1	E	X	X _n	X _n
C̄	E	E	E	E	E	E

但し Q は 1 時刻前の出力

E はエラー (禁止)




図6. フローチャート

NOTゲート

入力信号線に対して、出力信号線の目的値を反転させてバックトレースする。

Dラッチ

i) クロック入力値が不定値Xの場合、クロック入力信号線に対して次の目的値をCとしてバックトレースする(図7a)。

ii) クロック入力値が信号値Cの場合、データ入力信号線に対して出力信号線の目的値をそのまま次の目的値としてバックトレースする(図7b)。

iii) クロック入力値が信号値0の場合、1周期前の同一Dラッチの出力信号線に対し目的値をそのままとしてバックトレースする(図7c)。




図7. バックトレース (Dラッチ)




図8. 故障信号伝搬のための初期目的値

●故障信号伝搬のための初期目的値の選択 (図6c)

故障信号がある素子の入力に伝搬した場合、さらにそれを出力に伝搬させるためには、その素子の他の入力に信号値を設定しなければならない。故障信号が素子の入力に伝搬した場合、各素子タイプに対して他の入力にどのような初期目的値を選択するかを次に示す。

ANDゲート

他のすべての入力信号線に対し、初期目的値1を選ぶ。

ORゲート

他のすべての入力信号線に対し、初期目的値0を選ぶ。

Dラッチ

Dラッチに対しては次の3通りの故障信号があり、それぞれ図2の故障①、②、③に対応する。

(i) 故障信号がデータ入力に伝搬した場合、クロック入力信号線に初期目的値Cを選択する(図8a)。また、この時刻内で故障信号が外部出力端子まで伝搬できない場合は、次の時刻でそのDラッチのクロック入力信号線に初期目的値0を選択する。この初期目的値が満たされた場合は、故障信号が次の時刻まで保持される。保持された故障信号を次の時刻以降で外部出力端子まで伝搬させるように試みる。

(ii) 故障信号0/Cがクロック入力に伝搬した場合、通常1時刻前では正常回路、故障回路ともにクロック入力の信号線をCにすることができる。従って、1時刻前で正常回路、故障回路ともにDラッチを初期化し、故障信号の伝搬した時刻でDラッチのデータ入力に前の時刻で初期化した値と異なるように初期目的値を選ぶ(図8b)。この目的値が満たされれば、正常回路でのDラッチの出力はクロックが入らないため1時刻前で初期化された値を保持し、故障回路ではクロックが入るため現時刻でのデータ入力の値を取り込んでしまう。従って、正常回路と故障回路で出力値が異なるため、新たな故障信号となって伝搬する。

(iii) 故障信号C/0がクロック入力に伝搬した場合、故障回路においてはDラッチにクロックを入れることができず、初期化ができなくなる。しかし、故障によって内部状態を初期化できないDラッチに対しては、故障回路の初期値として固有初期値 X_n (n はDラッチの固有識別番号)が与えられている。そこで、正常回路での信号値0と X_n 及び正常回路での信号値1と X_n の2つの故障信号0/ X_n 、1/ X_n を新たな故障信号として、異なる時刻で外部出力端子まで伝搬させるようにする(図8c)。実際の回路でこのような故障があった場合、 X_n は0または1のどちらであるかはわからないが、少なくともどちらかの値が変化せずに保持されていると考えられるので、外部出力端子まで伝搬した0/ X_n 、1/ X_n のどちらかが実際の故障の影響となるので、このような故障に対してもテストパターンが生成可能となる。

5.2 故障シミュレータ

生成したテストパターンで同時に検出される故障を除去するため、故障シミュレータを併用する。ALTES/RAで用いる故障シミュレータは、コンカレント方式[9]に、先に述べた固有初期値 X_n を扱えるように拡張してある。すなわち、通常は外部出力端子に0/1や1/0のように正常回路と故障回路で異なる信号値で伝搬した故障は検出できたとして除去するが、それに加えて、0/ X_n 、1/ X_n の両方の信号値が外部出力端子まで伝搬した場合にも、その故障を検出できたとして除去するものである。

表5. 実行結果 (6.5MIPS計算機)

回路	ゲート数	Dラッチ数	故障数	故障検出率	パターン数	実行時間
#1	941	64	1513	100% (94%)	240	334 sec
#2	1387	128	2196	100% (90%)	224	617 sec

() 内は固有初期値を用いない場合

6. 実行結果

ALTES / RAをレジスタファイルを含む2つの論理回路に適用した結果を表5に示す。2つの回路に対し、固有初期値を用いることにより故障検出率100%のテストデータが自動生成された。固有初期値を用いない場合、故障検出率は90~94%までしか上がらず、固有初期値の有効性が確かめられた。

また、実行時間も5分から10分(6.5MIPS計算機)程度で、人手でテストパターンを作成するのに比べ、はるかに高速にテストデータが自動生成されるようになった。

7. 不完全スキャン設計への適用

ALTES / RAのテストパターン・ジェネレータは、レジスタファイルのみをテストパターンの対象として限定されるものではなく、実際にはレジスタへのフィードバック・ループがなければ、多段であってよい。

現在、テスト容易化設計として実用化されているスキャン設計には、全記憶素子をスキャンパスに含める完全スキャン設計と、記憶素子の一部はスキャンパスに含めない不完全スキャン設計[10]とがある。

ALTES / RAの開発により、VLSIのような大規模回路において、レジスタへのフィードバック・ループがなくなるようにスキャンパスを構成する不完全スキャン設計を適用することが可能となる。例えば、本報告で示したレジスタファイル部分はスキャンパスには含めず、周囲をスキャンパスで囲むだけでよい。これにより、チップ面積の増加がかなり抑えられ、またスキャンパスで囲まれた部分は、ALTES / RAによってテストデータの自動生成が可能である。

現在、ALTES / RAを不完全スキャン設計回路にも適用し、その評価を行っている。

8. まとめ

本報告では、レジスタファイルを含む論理回路のテストパターン自動生成プログラムALTES / RAについて述べた。故障回路で初期化できなくなる記憶素子の初期値に固有初期値を導入することにより、クロック系も含め、高品質のテストデータが自動生成可能となった。

また、最後にALTES / RAの不完全スキャン設計への応用も示した。

今後は、不完全スキャン設計回路も含め、より大規模な回路への適用評価を行うとともに、レジスタへのフィードバック・ループのある回路についても自動生成の検討を行う予定である。

参考文献

- (1) T.W. Williams and K.P. Parker. "Design for Testability - A Survey". IEEE Trans. on Computer, Vol. C-31, pp. 2-15, Jan. 1982.
- (2) L.H. Goldstein. "Controllability/Observability Analysis of Digital circuits". IEEE Trans. on Circuits and Systems, Vol. CAS-26, No. 9, pp. 685-693, September 1979.
- (3) 下野、藤原、尾崎、"可検査性尺度に基づく検査入力生成効率の改善法"、情処学会 電子装置設計技術研究会 13-4、1982年2月。
- (4) J.P. Roth. "Diagnosis of Automata Failures: A calculus and a method". IBM Res. and Develop., Vol. 10, pp. 278-291, July 1966.
- (5) P. Goel. "An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits". IEEE Trans. on Computer, Vol. C-30, No. 3, pp. 215-222, March 1981.
- (6) H. Fujiwara and T. Shimono. "On the Acceleration of Test Generation Algorithms". IEEE Trans. on Computer, Vol. C-32, No. 12, pp. 1137-1144, Dec. 1983.
- (7) T. Ogihara, et. al., "Test Generation for Scan Design Circuits with Tri-state Modules and Bidirectional Terminals". 20th DAC, pp. 71-78, June 1983.
- (8) M. Itazaki and K. Kinoshita. "Test Pattern Generation for Circuits with Three-state Modules by Improved Z-algorithm". 1986 ITC, pp. 105-112, Sep. 1986.
- (9) E.G. Ulrich and T. Baker. "The Concurrent Simulation of Nearly Identical Digital Networks". Proc. 10th Design Automation Workshop, pp. 145-150, June 1973.
- (10) E. Trischler. "Incomplete Scan Path with an Automatic Test Generation Methodology". 1980 ITC, pp. 153-162, 1980.