

## ミックスシミュレータ FAL の ASIC 設計への適用

山岸 邦彦, 市村 徹, 矢野 栄一, 関根 優年

(株) 東芝 超LSI研究所

LSI設計の大規模化に伴って、その設計検証はますます困難になってきた。この困難さを解決する方法として、ハードウェアの動作及び構造に即したモデリングをHDLで記述し、そのモデルをHDLシミュレータにより検証する方法が提唱されている。また、大規模なLSIの設計検証の効率を向上させるために、そのモデルとしてRTLレベル, logicレベルの混在したようなHDL記述を用いる必要がでてきている。このようなモデルの検証ツールとして、我々は“ミックスレベルシミュレータFAL”の開発を行ってきた。実際に大規模なLSIの設計検証におけるFALの有効性を確認している。今回はFALによる設計検証をより効率的に行うため、今までの適用例についてまとめたのでそれらの結果を報告する。

### An Application on ASIC Design with Mixed-level Simulator FAL

Kunihiko YAMAGISHI , Tohru ICHIMURA , Eiichi YANO , Masatoshi SEKINE

VLSI Research Center, TOSHIBA Corporation

1, Komukai Toshiba-cho, Saiwai-ku, Kawasaki 211, Japan

This paper describes a structure model at the novel mixed level simulator FAL. The structural models for standard products LSIs are named as a high level model in this paper. To confirm the utilization of the high level model, an example of the super integration which consists of the Z80 microprocessor, a clock generator and two user-defined logic circuits, is simulated with FAL. The total circuit of the super integration can be simulated concurrently with FAL. FAL was also applied to the functional design verification of several VLSIs. All the results of the investigation demonstrates the effectiveness of FAL and the high level models for ASIC design.

## 1 はじめに

半導体製造技術の急激な技術革新により、LSIの集積度は急速に高くなっている。それにとまって、より大規模かつ複雑なシステムを実現するLSIが設計されている。しかし、LSIの設計が大規模かつ複雑になるにしたがって、LSI作成前に完全な設計検証を行なうことは、ますます困難になってきている。

この困難を解決するために、以下の2つの方法による設計法が提案されている。1つは、規模の大きい既存の回路を標準回路（メガセル）としてライブラリ化し、使用する部品数を減らしていく方法である。もう1つは、RTL（Register Transfer Level）で機能記述を行い、論理合成および自動レイアウトによりLSIを実現する方法である。

上記どちらの手法をとるにしても、設計の検証を行なう上では、LSIの“behavioral model”が重要である。すなわち、ハードウェアの動作および構造に即した記述が可能なRTLによるモデリングを行いそれらをlogicレベルと混在させながら検証することが必要となる。

以上の視点に立って、我々はミックスレベルシミュレータFALの開発を行ってきた。FALではLSIレベルのセル（メガセル）であるSMC（Super Macro Cell）をライブラリとして使用することができ、さらにユーザが定義したマクロセルとのミックスシミュレーションを行うことが可能である。

今回は、これまで開発を行ってきたFALのASIC設計におけるさらに有効な適用方法を提供するために、機能記述の方法や、既存のLSIをSMCライブラリとして用いる場合のモデリングの手法、及びライブラリの作成方法について検討した。

## 2 ASIC設計

一般にLSIの回路設計は以下のフローに従って行われる。

- 1) . 要求仕様からのシステムのモデリング
- 2) . 機能仕様のまとめ（機能設計）
- 3) . 機能分割およびハードウェアによる回路構成（論理設計）
- 4) . 構成回路の性能評価および修正

上記の各段階の内どこに重点を置くかは、対象回路が新しいシステム、類似回路、既存回路のバージョンアップ等

のいずれであるかに依存する。

ASICでは既存回路をLSI化してシステムの性能向上を計る場合が多く、その設計手段として、GA（Gate Array）やSI（Super Integration）[1]といった方法がとられている。これらの方法を用いることによって、LSIを短期間に設計することが可能となる。さらにSIでは、CPU、DMA、SIOなどのLSIからなる回路を1つのLSIに集積することができるため、システムのコンパクト化も容易になる。

これらの方式では、既存のLSIを部品として使用するので、設計上の重点は機能設計に置かれることになる。そのため、HDL（Hardware Design Language）による設計が行われている。

HDLによるハードウェアの設計は、ソフトウェアの開発と類似点が多い。（Table 1）しかし、ソフトウェアと比べて、ハードウェアの場合、並列動作という点が複雑であるためHDLシミュレータにより検証を行なうことが必要となる。実際にHDLシミュレータを用いることによって、ハードウェアもソフトウェアと同様の手順で開発することができた。

このような大規模なASICの設計検証のためには機能レベルのモデルが重要であるが、回路のインプリメントを考慮するうえでは、ディレイを含める必要がある。そこでHDLに遅れの表記を導入した。

### 2. 1 ミックスレベルシミュレータFAL

システム検証を行なうためのCADのシステム構成図をFig. 1に示す。本CADシステムではシステムの初期設計段階からの支援が可能である。シミュレーションの入力としては、テスト記述言語TSTL2（Toshiba Standard Test Language 2）[2]から変換したテストベクトルと、汎用アセンブラによってアセンブルされたマイクロプログラムとを使用する。検証が終わったRTLレベル記述から、論理合成システム[3]を使って論理記述を生成する。これを用いて論理シミュレーションまたは遅延解析を行なう。

設計検証後、スーパーマクロセルを含んだ論理記述をもとに、階層的なレイアウト[4]を行なう。必要に応じてミックスレベルシミュレーションでのタイミングの確認を行なう。

このように、このCADシステムでは、機能設計からレイアウトまでを一貫して支援することができる。スーパーマクロセルに対しては、RTLレベルによるミックス

	HARDWARE DESIGN	SOFTWARE DESIGN
SPECIFICATION	FUNCTIONAL/AC/DC	FUNCTIONAL/EXEC-TIME
DESCREPTION	DIAGRAM/TRUTH TABLE	SADT/HIPO/FLOW-CHART
LANGUAGE	BEHAVIOR/RT/LOGIC	HIGH LEVEL/ASSEMBLE/MACHINE CODE
HIERARCHY	CHIP/BLOCK/CELL	MAIN/SUBROUTINE/STATEMENT
CONNECTION	DATA/ADDR/CONTROL-PIN	ARGUMENT/COMMON
FLOW	DATA/CONTROL/STATE	DATA/CONTROL
COMPONENT	LOGIC-GATE/SSI/MSI/LSI	OPETATOR/SUBROUTINE
TEST	TEST-VECTOR (B/O/H)	TEST-DATA (DATA-STRUCTURE)
IMPLEMENTATION	LOGIC-CIRCUIT	CODING
EXECUTE	SIMULATOR (CONCURRENT)	COMPUTER (SEQUENTIAL)

TABLE 1 ハードウェア設計とソフトウェア設計の比較

レベルシミュレーションを行い、レイアウト時には、中身の無いブロックとして配置配線を行なったのち、手書きレイアウトパターンをはめこむ。ここでベーシックセルにより構成されたブロックは、展開されて配線遅延が割り当てられ、スーパーマクロセルと結合されて、遅れ付きシミュレーションが行なわれる。

今後は、RTレベルのライブラリが整備されることで、回路検証の最終段階がRTレベルとなる。このように、設計者が関与する設計レベルを上位のみとし、以後の過程を自動化することが設計期間の短縮には特に重要である。

ミックスレベルシミュレータ FAL (Functional And Logic) [5][6][7] は、システム全体を一括して検証することができる。またfunction記述、状態記述を含むRTレベル記述、およびモジュールを構成要素とする構造記述によって、対象回路を階層的に扱うことが可




Fig.1 CADシステムの構成

能である。[8] これらに対応して、3通りのHDL (H<sup>2</sup>D L : Hierarchical Hardware Design Language [9]) が存在する。このうちRTレベル記述が重要であり、論理記述の代替として使用されている。FALでは、文を単位として扱い並列に処理している。さらに、Vector型の信号における連結や、sub-vectorの切出し処理、条件文、条件式などの扱い等も可能なように拡張されている。

また、RTレベルのモジュールを論理レベルの代替として使用している場合には、遅れの考慮が必要になるため、RTレベルにも遅延素子を取り入れて整合性を取っている。同期型回路でも入力信号エッジからのタイミング情報を表わす必要があるため、この遅延素子を使用している。function記述は定義したプロセスの適用対象を限定する形式である。function記述内では、subroutine等を使用することで“機能”の階層性を実現している。この機能の階層性と、モジュールの階層性とは明確に分離されている。

## 2. 2 HDLによる既存のLSIのモデリング

既存のLSIをSMCライブラリとして用いるためにRTレベル記述でのモデリングが必要となる。LSIのモデリングを行う際には、モデリングの手順（特に遅れの割り付け方法）、記述レベルの選択などが問題となる。

### 2. 2. 1 モデリングの概要

LSIのデータシート[10]から得られる情報としては、1) 機能の概要、2) 入出力ピンの機能、3) ブロック図およびシステム構成、4) 基本動作の説明、5) 状態遷移図と基本タイミングの説明、6) 命令動作（各マシーン・サイクルの各ステートでの動作）の一覧表、7) AC特性およびタイミング図 である。すなわち、これらがLSIの外部仕様書となるわけである。

このデータをもとにして、以下の手順にしたがってモデリングが進められる。

- 1) . ピン定義、ブロック図、システム構成からモデル内部で使用する部品の定義を行なう。
- 2) . 状態遷移図をもとに、状態の定義、遷移条件を決める。

- 3) . 制御条件と状態とを関連させて、制御を各状態に割り付ける。
- 4) . 基本タイミングをもとにデータの流れを各状態内に割り付ける。
- 5) . 1) ~ 4) をモデルの骨格として各命令動作を実現するために内部での部品の制御方法を決定し、詳細な設計を行なう。
- 6) . 上述したHDLをもとに、モデルの機能動作の確認を行った後に、AC特性とタイミング図をもとに遅れを割り付けていく。
- 7) . LSI生産用のテストベクトルを使ってモデルの検証を行う。
- 8) . 各ピンについて、ドライバビリティ、負荷容量等を含めた定義情報をライブラリに登録する。

以上のような手順で開発されたモデルをSMCに使用する。このモデルではデータシートにより定義されているシステム構成要素のレベルまでの動作を見ることができる。このSMCモデルは、配線の詳細な遅れも考慮した論理レベルの回路ブロックと組み合わせて、全体の動作確認を行うために使用する。このために、RTレベルではありながらタイミングを詳細に実現している。遅れは内部とoutputのドライバー部に割り振り、outputの負荷による遅れを正しく見積もっている。

### 2. 2. 2 ミックスレベルシミュレータの記述レベルによる比較

先に述べたようにFALでは3つの記述レベルが使用できる。シミュレーションを高速に行うには、上位レベルの記述を用いたほうがより有効である。実際にどの程度高速になるかを調べるため以下の様な実験を行った。

RTレベルと論理レベルとで、記述レベルによるシミュレーション速度の違いを比較するために、簡単なCPUをRTレベルで記述し、論理合成により論理記述を得て両者のシミュレーションを行った。RTレベルの記述は、単一ブロック構成のもの(SCPU1)と、3ブロック構成のもの(SCPU3)との2通りを用意した。論理レベルでは、vector型の信号を使用した場合(SCPUV)と、1ビット型の信号を使用した場合(SCPUB)の2通り用意し、合計4通り

Circuit name	Kind	Language level	CPU Time (sec)		events×bit
			Compile	Set up	events×bit/sec
			link	execution	
SCPU1	1 block	RT+function	0.3	0.5	3.2 k
			0.7	0.2	14.9 k
SCPU3	3 block	RT+function	0.3	0.6	6.9 k
			1.1	0.8	8.8 k
SCPUV	vector	logic +RT+function	1.4	0.9	114.6 k
			6.0	11.4	10.2 k
SCPUB	bit	logic+logic	1.9	2.2	118.9 k
			6.9	30.4	4.0 k

Table 2 回路記述によるCPU時間と実行速度の比較

の記述による比較を行った。(Table 2) 合成された論理回路はGAのベーシックセルを使用して、700ゲートの規模である。ここでベーシックセルは論理レベルの記述を使用している。

bit型信号のみのSCPUBでは、コンパイル、リンク、シミュレーション全てにわたって、SCPU1に比べて6倍、10倍、150倍の計算時間が必要である。イベント処理速度は、vector型の処理[11]が大きくbit型の2~3倍の向上が見られる。RTレベルでは、イベントの発生数が少ないためにシミュレーション時間は、ロジックレベルに比べて大巾に短縮されている。

この例では、同一の回路動作を実現する各記述に対して行ったものであるが、このシミュレーション結果からわかることは次のことである。

従来のシミュレータの性能の指標である単位時間当たりのイベント処理量は、記述レベルまで考慮すると、指標として用いるには不十分である。発生したイベント数の比が1:37程度であり、イベント処理速度が1:3.7であることから、1:137程度のシミュレーション時間の短縮が見込まれる。

以上のように、logicレベルで記述する場合とRTレベルで記述する場合ではシミュレーションの実行時間が大きく異なってくるのが解った。また同じRTレベルでもモデリングの方法によって実行速度に差がでてくる。従ってSMCのライブラリーを作成する場合にそのモデリングを適切に行うことがいかに重要であるかが解る。

### 2.3 ライブラリ

ライブラリとしては、SSI、MSIに対応するベーシックセルと、LSIに対応するSMCの2通りがある。回路の記述は、論理レベルとRTレベルとを使用している。SMCの対象がLSI規模であるので、function記述(単純な入出力関係のみ)で書くことは困難である。function記述は、RTレベルの中で、ALUやDecoder等に利用している。利用者からは論理レベルとRTレベルとは何等の区別もなく、単にライブラリ開発者の開発法の違いだけである。ピン情報等の外殻情報は他のレイアウト情報と一緒にデータベースに登録されている。これらの情報をもとに、レイアウト前では予想配線長による遅れ、レイアウト後では実配線長による遅れを計算しシミュレーションを行なう。SIではSMC内のレイアウトは固定であるので、ライブラリ内にある内部遅延の値を使用する。ライブラリのSMCの遅れに関する情報は、Fig. 2に示すようにデータシートのAC特性そのままのものである。以上の事からわかるように、SMCではpinにI/Oバッファを有するLSIだけを想定して、このバッファにより、SMCの内部と外部が適切に分離されていると仮定しているのである。この仮定は、SIやSCでのマクロセルの使用法と矛盾せず、LSIでの配線容量や拡散容量等の付加の影響は、バッファに吸収されて、SMC内部の動作の遅れに影響を与える事はない。

```

MODULE CELL-NAME ;
.....
  TERMINAL term-name kup. kdn. C1 ;
  TERMINAL term-name kup. kdn. C1 ;
  .....
  ACSPEC term-name1.term-name2 ;
    SYMBOL delay#.delay-name.mode.max-dly.min-dly.typ-dly ;
    SYMBOL delay#.delay-name.mode.max-dly.min-dly.typ-dly ;
    .....
  ENDACSPEC ;

  ACSPEC term-name1.term-name2 ;
  .....
  ENDACSPEC ;

.....
ENDMODULE ;

```

Fig.2 SMCに必要なタイミング情報

ブ ロ ッ ク	記 述 レ ベ ル	回 路 規 模	コ ン パ イ ル 時 間
T O P	STRUCTURE	-	0.88
Z80CPU.CGC	RT+FUNCTION	4 k gate	4.71
RAMDOM部	LOGIC	2 k gate	1.00
I/O BLOCK 部	LOGIC	0.5 k gate	0.23

リンク時間 ..... 5.46 sec  
 シミュレーション時間 ..... 0.07 sec/clock

Table 3 ミックスシミュレータFALの適用例

### 3. 適用結果

ミックスシミュレータFALをSIに適用して、その可能性を検討した。(Table 3) 対象回路はZ80のmicro-processor (Z80CPU), clock generator (Z80CGC)で、これらをRTレベルで記述し、2Kゲートと500ゲートの論理レベルからなる、4ブロック構成のLSIとしてある。Z80CPUのRTレベル記述は自動発生を行なった部分が多い。Z80CPUのALU部分はfunction記述を用いた。Z80CPU自身の動作確認は生産用のテストベクトルで行い、発見されたバグは coding miss 17件, mis-understanding 15件, mis-spec 3件であった。Z80CPUに必要なデータ領域は、240 Kbyteであり、残り1Mbyteを論理ゲート回路に使用している。回路全体での実行速度は、15 MIPSのmachineで0.07 sec/clockである。全回路に460stepのテストベクトルを入力して要した時間は70 secであった。この結果はリアルチップによるシミュレーションとほぼ同等の結果である。

Fig. 3にその他の適用例から得られた結果を示す。(a)図は、ゲート規模と記述量の関係を示したもので、ほぼ一次式で近似できることがわかる。(b)図では記述の仕方による実行時間の比較を行なっている。結果は大きく分散しており記述の善し悪しでシミュレーション時間が変化することを示している。(c)図からわかるように、回路によって、event  $\times$  bit / secの値は一定でない。これはHDL命令の実行や、vector型信号の処理の影響と考えられる。したがって、event  $\times$  bit / secの値はシミュレータの性能を測るための有効な指標とならない。

したがって、ソフトウェアと同様に同一の記述言語を使用しても、記述の仕方の善し悪しによって“HDLプログラム”の実行速度は大きく異なる。この速度低下の主要因は(1)トリガー記述を多用すること、(2)条件文を多用すること、等である。すなわち、無駄な文の評価やイベントの発生の評価が多発してしまうためである。これを防ぐ為には、文を複文化して複文全体にATを使用するか状態記述を行なう。条件文は入れ子にする。TERMINALはなるべく用いないようにする、などの工夫が必要である。

### 4. まとめ

behaviorレベル、RTレベル、structureレベルのHDLを入力とするミックスレベルシミュレータFALを開発しASIC開発に適用する場合について検討を行った。


ミックスレベルシミュレータの使用目的としては、(1)マイクロ命令も含めた機能検証と、(2)RTレベルでの論理検証とにわけられる。RTレベルの書き方は、条件文や状態記述など多様である。書き方により機能中心或いは構造中心となるため、両目的に使用することが容易であるが、その記述に従って、シミュレーション速度も4~5倍の範囲で変化する。

RT記述を論理合成にかけて得られた論理回路記述と、もとのRT記述とで、シミュレーション時間を比較して137倍の比を得た。また、それらの結果から、イベント処理速度はシミュレータの性能比較のための指標としては不十分であることがわかった。


ASIC開発に必要なライブラリ作成技術を検証するため、Z80ファミリのモデルをデータシートをもとに開発した。モデルの記述レベルを標準化するためにデータシート中のブロックダイアグラム程度の内部構造を持つようにしている。このモデルに、タイミング情報を取り入れるために、RTレベルに遅れ素子を導入している。モデルの完全さを保障するために生産用のテストベクトルを使用している。

このように整備されたライブラリを用いて、FALの会話型デバッグ機能によりシミュレーションを行うことで、ASIC開発においてその開発期間の短縮が可能となる。特に、実現されるLSIの論理回路を意識したRTレベル記述を行うことにより、機能検証から論理設計検証、タイミング設計検証への移行を迅速に行うことができる。また、機能検証時のシミュレーション結果出力をテストデータと同じ形式とすることによって、論理検証時テストベクトル作成のため時間を省略することが可能となる。


以上のように、ミックスレベルシミュレータFALは、ASIC開発を行う上で開発期間を短縮するために極めて有効であると言える。



(a) ゲート数とHDL記述量との関係



(b) ゲート換算でのシミュレーション時間



(c) イベント処理速度

Fig.3 回路の違いによる諸量の比較



参考文献

- [1] K.Nagao, et al, "Super Integration", IEEE 1985 Custom Integrated Circuit Conference pp.267-271
- [2] 立石, 新田 第35回情報処理学会全国大会(発表予定)
- [3] M.Miyata, et al, "Automatic Logic Synthesis from H<sup>2</sup>DL Description", Proc.of ISCAS 85 pp.643,646
- [4] 三橋, 他, "カスタムVLSIのための統合レイアウトシステム" 電子通信学会回路とシステム研究会 CAS85-140 pp.643-646
- [5] 市村, 他, "ミックスシミュレータFALシステム" 第30回情報処理学会全国大会 pp.1945-1946
- [6] 上田, 他, "ミックスシミュレータFALのコンパイラ" 第31回情報処理学会全国大会 pp.1575-1576
- [7] 相原, 他, "インターフェースシミュレータの開発" 第33回情報処理学会全国大会 pp.2159-2160
- [8] 武井, 他, "ミックスシミュレータFALの階層処理" 第31回情報処理学会全国大会 pp.1577-1578
- [9] 西尾, 他, "階層的ハードウェア設計言語H<sup>2</sup>DLの言語仕様" 情報処理学会設計自動化研究会 22-2(1984.7.17)
- [10] (株)東芝 集積回路事業部, "8ビットマイクロコンピュータTLC8-48,Z80,85データブック" JED2AA
- [11] 武井, 他, "機能論理シミュレータFALを核とした設計検証システム" 電子通信学会回路とシステム研究会 CAS86-184 pp.79-86
- [12] 渡辺, 他, "機能シミュレータFALにおける中断点処理" 第29回情報処理学会全国大会 pp.1721-1722