

VLSI テストデータ自動処理システムの開発

立石 昭光, 新田 進

東芝 超LSI研究所

本報告は、東芝標準テストデータインターフェース言語（TSTL2 : Toshiba Standard Test data interface Language）・テストデータベース・TSTL2コンパイラ、TSTL2逆コンパイラ、論理シミュレータ／機能シミュレータインターフェース、テスタインターフェース等 VLSI テストデータ自動処理システムの開発について述べたものである。本システムではテストデータベース(TIF:Test data Interface File)を中心に構築し、東芝標準テストデータインターフェース言語によって、論理シミュレーション／機能シミュレーションやテスタ用のデータ作成、テスタの制約事項に対するエラーチェック等を自動的に行うことが可能となり、テストデータの移植性が向上し、LSI テスタのテストプログラムの開発期間が短縮された。

WGPA 39-4

“ A Test Data Generation System For VLSI ”

(in Japanese)

by Akimitsu TATEISHI and Susumu NITTA

(VLSI Research Center , TOSHIBA Corporation ,
1 Komukai-Toshiba-cho , Saiwai-ku , Kawasaki , Kanagawa , 211 , JAPAN)

This paper describes a test data generation system for VLSI. This system consists of Toshiba Standard Test data interface language (TSTL2) , TSTL2 compiler , TSTL2 reverse-compiler , a logic/function simulator interface , a tester interface and Test data Interface File (TIF) at the core . The same test description in TSTL2 may be compiled to run against logic/function simulations and testers. It has proved to be an effective tool for cutting testing time.

1. はじめに

近年、集積回路技術の進歩により L S I の高集積化が著しい。しかし、L S I の大規模化は機能向上、装置の軽薄短小化の利点をもたらすのとは反対にテストを非常に困難なものにしている。

このため、各テストメーカーからも精度・機能面で非常に優れた A T E (Automatic Test Equipment) が開発されているが、これらのテストはハードウェアのアーキテクチャー・機能・性能がそれぞれ異なるため様々な問題を生み出している。

例えば異なるテスト間でテストプログラムの交換を行おうとすると、非常に困難な作業が伴ない、個々にデータ交換のためのインターフェースプログラムを開発する場合には、機種の異なるテスト毎に各テスト間のインター

フェースプログラムを作る必要がある。さらにテストプログラム自体の開発も高集積化・複雑化によって開発期間が長期化する傾向にある。

これらの問題点を解決するために、東芝では従来使用されていた東芝標準テストデータインターフェース言語 (TSTL : Toshiba Standard Test data interface Language)に基づいて 'TSTL2' を開発し、これをもとにテストデータベースの仕様を決定し、このテストデータベースを介して処理を行うための各種インターフェース (TSTL2コンパイラ、TSTL2 逆コンパイラ、テストインターフェース、TEPASインターフェース、論理シミュレータ／機能シミュレータインターフェース、テスト制約事項チェック、MTインターフェース)を開発した。

本報告では、そのシステム構成と概要について報告する。




図 1

2. 概要

本システムは東芝標準テストインターフェース言語から論理シミュレータ・機能シミュレータ・故障シミュレータ用のデータとして入力パターン・期待値パターン・テスト用データを作成する機能を持つ。

各インターフェースプログラムは TIF (Test data Interface File) と呼ばれるテストデータベースを介して処理が行われる。したがってシミュレータとテスト間のデータ交換がスムーズに行える形態になっている。

図1は本システムのシステム構成図である。

TSTL2 で記述されたテストデータ(a)は、TSTL2 コンパイラ(b)によってTIF(c)に格納されテストインターフェース(e)・TEPASインターフェース(f)・シミュレータインターフェース(g)・テスト制約事項チェック(h)の入力になる。

また、TIF(c)からTSTL2 逆コンパイラ(d)を通して、TSTL2 記述のテストデータ(a)を再生することも可能である。

テストインターフェース(e)からは、テスト用のテストパターンファイル(e-1)・端子情報ファイル(e-2)やTEPASインターフェース(f)にパターンアドレスの受け渡しをするためのアドレスファイル(e-3)が outputされ、TEPASインターフェース(f)からは、既に当社半導体事業本部で開発ずみの TEPAS (Test Program Auto generation System)(i) の入力となる端子情報ファイル(f-1)及びタイミングファイル(f-2)が出力される。

TEPAS(i)では、端子情報ファイル(f-1)・タイミングファイル(f-2)の他に、人手によって作成されたTEPASのオプションを記述したオプションファイル(i-1)・電源値などを記述したスペックファイル(i-2)を入力として、テスト用のテストプログラムファイル(i-3)を出力する。

出力されたテストパターンファイル(e-1)・テストプログラムファイル(i-3)etc. はMTインターフェース(j)を通して各種テストのフォーマットに合ったMT(j-1)を出力し、テストにかけられる。

シミュレータインターフェース(g)は、TIF のデータからシミュレーション用のデータを作成するパターン変換プログラム(g-1)と、シミュレーション結果から期待値を抽出する期待値抽出プログラム(g-2)からなっておりTIF のデータからシミュレータ(k)のフォーマットに変換したデータ(k-1)を出力すると共に、シミュレー

ション結果の期待値(k-2)をTIF に戻す役割を果たしている。

テスト制約事項チェック(h)ではテスト制約事項が記述されたファイル(h-1)を参照してテストデータが各種テストで使用可能かどうかのチェックを行う。

3. 東芝標準テストインターフェース言語(TSTL2)

TSTLの特徴としては、

- (1) 論理シミュレーション用のデータとして使用されると共に、デバイステストに使用可能である。
- (2) 記述は、入出力端子のタイミング記述とテストパターンの記述からなっている。

点であるが、実際にはシミュレーション中心であるため今回 TSTL2 としてテスト中心にテストとシミュレーション両方の入力に使用することを考え、TSTL2 として次の部分を拡張した。

- (3) functionテスト、DCテスト、ACテストに対するプロック記述を導入した。(例1)
- (4) テスト名の記述が可能となった。(例2)
- (5) テストピン番号やパッケージピン番号の記述が可能となった。(例3)
- (6) タイミングの切り換えが可能となった。(例4)
- (7) テストパターンの圧縮、結合用に各種記述を用意した。

① SEQUENCE文(例5)

この記述は部分的にパターンを作成し後で結合させたり既成のパターンを再利用する際に使用する。

② CONST文(例6)

状態の変化しない固定信号値の端子の状態値をパターン別に指定する。

③ 16進記述(例7)

パターンを短縮して記述できる。

④ MEASURE文(例8)

DCテストのとき、どのパターンで、どの測定項目を、どの端子について行うかを指定する。

⑤ SUBPAT文(例9)

なんども同じパターンを使用したり、既成のパターンを再利用する際に、サブルーチンパターン記述として使用する。

⑥ DO文(例10)

繰返しパターンを記述する際に使用する。

⑦ S H I F T 文 (例 1.1)

パターンが規則的なシフトパターンの場合に使用する。

⑧ C O M P A T T 文 (例 1.2)

パターンが連続して出現している場合に使用する。

(8) スキャンデザイン用テストパターン記述を用意した。

```
FUNCTION FC1 ;  
    ...  
ENDFUNC ;  
  
DCTEST DC1 ;  
    ...  
ENDDC ;  
  
ACTEST AC1 ;  
    ...  
ENDAC ;
```

例 1

```
TIMING TS1 ;  
CYCLE 400 ;  
    ...  
ENDTIM ;
```

例 2

```
TIMING TS2 ;
```

```
CYCLE 300 ;  
    ...  
ENDTIM ;
```

```
ENABLE TS1 ;  
    ...  
END ;
```

```
ENABLE TS2 ;  
    ...  
END ;
```

←タイミング切換

```
TESTER TOS101 ;  
    ...  
END ;
```

例 3

```
PROBE A,B,C,D,E,F,G ;  
PACKAGE C,B,A,F,G,D,E ;
```

例 4

```
PROBE : テスターpin番号の並び  
PACKAGE : パッケージpin番号の並び
```

```
TESTPATT PAT1 ;  
ENABLE TS1 ;  
$0F :  
$0E :  
$3F :  
ENDTEST ;
```

例 7

```
TESTPATT PAT1 ;  
ENABLE TS1 ;  
00011111 ;  
00001110 ;  
00111111 ;  
ENDTEST ;
```

```
{  
0011 ;  
MEASURE(I) A,B ;  
1011 ;  
}  
→ 後続のパターンで端子A,B  
についてIIL,IIL の測定  
を行う指定
```

例 8

```
SEQUENCE PAT1,(PAT2,PAT3) ;  
ASSIGN A,B,C,D ;  
TESTPATT PAT1 ;  
ENABLE TS1 ;  
0 1 0 1 ;  
0 0 0 0 ;  
ENDTEST ;  
ASSIGN A,B ;  
TESTPATT PAT2 ;  
ENABLE TS1 ;  
1 0 ;  
1 1 ;  
ENDTEST ;  
ASSIGN C,D ;  
TESTPATT PAT3 ;  
ENABLE TS1 ;  
1 1 ;  
1 0 ;  
ENDTEST ;
```

例 5

```
ASSIGN A,B,C,D ;  
TESTPATT XXXX ;  
ENABLE TS1 ;  
0 1 0 1 ;  
0 0 0 0 ;  
1 0 1 1 ;  
1 1 1 0 ;  
ENDTEST ;
```

```
SUBPATT SUB1(JJJ,KKK,MMMM) ;  
JJJ KKK 000 MMMMM ;  
ENDPATT ;  
000 101 111 01010 ;  
REFER SUB1($7,101,LLHHH) ;  
}
```

↓等価

```
000 010 111 01010 ;  
111 101 000 LLHHH ;  
}
```

例 9

4. T S T L 2 コンパイラ

```

DO KKK-000.010,LHH ;
DO JJ-$A,$B ;
JJ KKK LHH ;
ENDDO ;
ENDDO ;

↓ 等価

$A 000 LLH ;
$B 000 LHH ;
$A 010 LHH ;
$B 010 LHH ;
$A LHH LHH ;
$B LHH LHH ;

```

例 1 0

図 1 (b) の TSTL2コンパイラでは TSTL2をコンパイルしTIFを作成する。TIFの構成としては、

- (1) 端子情報 (端子名, 種類, テスター/パッケージ端子番号, 各種属性)
- (2) タイミング情報 (タイミング番号, 波形, ディレイ, 波形幅)
- (3) パターン情報 (タイミングコール, サブルーチン情報, D C 端子情報)
- (4) 繰り返し情報 (REPEAT)
- (5) スキャン記述情報

からなっている。

5. T S T L 2 逆コンパイラ

```

SHIFT R.1.8,1.7.0 ;
10000000 LHLL ;
ENDSHIFT ;
↓ 等価

10000000 LHLL ;
01000000 LHLL ;
00100000 LHLL ;
00010000 LHLL ;
00001000 LHLL ;
00000100 LHLL ;
00000010 LHLL ;
00000001 LHLL ;

[右方向に1ビット左から
8ビット目について
1ビットずつ7回シフト
する。シフトインの値は
0とする。]

```

例 1 1

図 1 (d) の TSTL2逆コンパイラでは TIFから TSTL2記述のテストデータを復元することが可能である。TSTL2逆コンパイラの使用方法としては、

- (1) テストデータのダンプをとる。
- (2) シミュレータインターフェースから出力された期待値を含むTIF から、 TSTL2テストデータを作成する。
- (3) TSTL2 テストデータを誤って消した場合等に、 TIF から TSTL2テストデータを再生する。

際に有効である。

6. テスタインターフェース

```

ASSIGN A3,A2,A1,A0, ,B3,B2,B1,B0, ,C3,C2,C1,C0 ;
COMPATT CPAT1 ;
ENABLE TS1 ;
(4:0)(8)(4:L)(11)(2:H) ;
(6)HLLH(11)(4:0) ;
(2:10)(11)11LH ;
ENDCOM ;

↓ 等価

ASSIGN A3,A2,A1,A0, ,B3,B2,B1,B0, ,C3,C2,C1,C0 ;
TESTPATT CPAT1 ;
ENABLE TS1 ;
0000 LLLL HLHL ;
HLLH 0000 ;
1010 11LH ;
ENDTEST ;

```

例 1 2

近年、集積回路技術の進歩により、各テスタメーカーからも精度・機能面で非常に優れたテスターが開発されている。また一方ではこれらのテスターが高価であるのに対して、量産用に、精度・機能面では劣るものとの価格的に非常に廉価なテスターが使用されている。

これらのテスターはハードウェアのアーキテクチャー・機能・性能がそれぞれ異なるため様々な問題を生み出している。

例えば異なるテスター間でテストプログラムの交換を行おうとすると、非常に困難な作業が伴ない、個々にデータ交換のためのインターフェースプログラムを開発する場合には、機種の異なるテスター毎に各テスター間のインターフェースプログラムを作る必要がある。

これを解決する手段として、TIF を介して各種のテス

タにインターフェースする、テスタインターフェースが開発された。

図1(e)のテスタインターフェースは TSTL2コンパイラからの出力であるTIFから、テスタ用のテストパターンファイル(e-1)・端子情報ファイル(e-2)やTEPASインターフェース(f)にパターンアドレスの受け渡しをするためのアドレスファイル(e-3)を出力する。

テスタによってはスキャンデザイン用テストパターン記述ができるものがあるため、その対応も行っている。

テストパターンの各種テスタへの対応はテスタ毎に用意されたインターフェースプログラムによって行われる。

図2はテスタインターフェースより出力されたテスタ用テストパターンの一例である。

7. TEPASインターフェース

集積回路技術の進歩により、テストパターン開発と同様にテストプログラム自体の開発も高集積化・複雑化によって、開発期間が長期化する傾向にある。

TEPASインターフェース(f)からは、既に社内で開発済みのTEPAS(Test Program Auto generation System)(i)の入力となる端子情報ファイル(f-1)及びタイミングファイル(f-2)が出力される。

図1(f)のTEPASインターフェースは、TSTL2コンパイラからの出力であるTIFから、既存のテスタ用テストプログラム発生システムTEPAS(Test Program Auto generation System)の入力となる端子情報ファイル(f-1)及びタイミングファイル(f-2)を出力する。

```
# PATTERN # LP2 LP1 TESTER #
      REM FC1
      REM TESTER PIN-PINNAME ;
      REM ( 0 ) I1 .12 .13 .14 .15 ;
      REM ( 5 ) O1 .02 .B1 .B2 ;
      REM PACKAGE PIN-PINNAME ;
      REM ( 0 ) I5 .14 .13 .12 .11 ;
      REM ( 5 ) O2 .01 .B2 .B1 ;
      REM DATAHEAD:/FNCHEAD:FC1/SEQHEAD:FC1/PPHEAD:FC1 ;
      0 LSET MA 000001110 ;
      1 LSET MB 000001111 ;
      2 LSET DA 111110000 ;
      REM SUBROUTINE ;
      3 LSET I 000110000 ;
      4 LSET RZ 111110000 ;
      5 LSET ST 000000000 ;
      6 LSET XOR 000000000 ;
      ENABLE TS1 ;
      ENABLE DA,MA ;
      24      1      7      SET F 000000000 ;
      25      2      8      SET F 000111101 ;
      25      3      9      SET F 000011101 ;
      ENABLE MB ;
      REM TESTER # 10
      26      4      10     SET F 010111100 ;
      28      5      11     SET FC NORMAL 5 010011011 ;
      12     LSET MB 000000000 ;
      ENABLE MB ;
      30      6      13     SET F 000001111 ;
      REM SUBROUTINE S1 FROM PATTERN # 2 TO PATTERN # 3 ;
      REM REPEAT 5 TIMES FROM PATTERN # 5 TO PATTERN # 5 ;
      REM DATAHEAD:/DCCHEAD:DC1/SEQHEAD:DC1/PPHEAD:FC1 ;
      0 LSET MA 000001110 ;
      1 LSET MB 000001111 ;
      2 LSET DA 111110000 ;
      3 LSET I 000110000 ;
      4 LSET RZ 111110000 ;
      5 LSET ST 000000000 ;
      6 LSET XOR 000000000 ;
      ENABLE TS1 ;
      ENABLE DA,MA ;
      47      1      7      SET F 000000001 ;
      54      2      8      SET F 000001100 ;
      END ;
```

図2

8. シミュレータインターフェース

図1(g)のシミュレータインターフェースは、TIFのデータからシミュレーション用のデータを作成するパターン変換プログラム(g-1)と、シミュレーション結果から期待値を抽出する期待値抽出プログラム(g-2)からなっている。期待値抽出プログラムはシミュレーション結果から期待値を抽出すると共に、期待値(k-2)からTIFを再作成する。

シミュレータインターフェースでは、テストパターンのチェックとしてスパイクチェック・バスコンフリクトチェックも行っている。

9. テスタ制約事項チェック

テスタの多様化に伴ないテスタの制約事項も多種多様になりテスタによってある機能・ない機能が入り組んできている。

図1(h)のテスタ制約事項チェックはテスタ制約事項が記述されたファイル(h-1)を参照して TSTL2コンパイラからの出力であるTIF のデータが各種テスタの制約事項（最大端子数、最大パターン数etc.）を満足しているかどうかのチェックを行う。

図3は制限事項チェックテスタインターフェースより出力された出力リストの一例である。

10. まとめ

本システムは、論理シミュレータ等のC A D プログラムとテスタ間のインターフェース及び自動テストプログラム生成が効率良く行え、簡易テスタ等、異なるテスタや、異なるシミュレータに対するテストデータのフォーマット変換をスムーズに行うことを目的として開発された。

その結果、テストデータベースを中心に置くことにより各インターフェースを有機的に結合し、拡張性のあるシステムとなり、また、シミュレータと L S I テスタ間のインターフェース・異機種テスタ間のインターフェースを確立することにより、テストプログラムの開発がスピードアップされ、さらに、テスタの制約事項チェックも可能になった。

今後、さらにテスタに対してより密接な C A T (Computer Aided Test) システムを開発するため、本システムをミニコンや E W S (Engineering Work Station) で稼動させる予定である。

//// TESTER NAME : XXXXXX ////

---- TEST PATTERN DATA ----

TEST NAME	PINCNT	PATCNT	PALCNT	PASCNT
FC1	0	0	0	0
DC1	0	0	0	0

MASK	DRIVER	ZCHECK	DCUMAX
0	0	-	0
0	0	-	0

TCAMAX	TSTMIN		
0	-		
0	-		

---- TIMING DATA ----

TIMING NAME	TMIN	DELTs	ITMMAX	RZMAX
TS1	0	X	0	0
TS2	0	0	0	0

NRZMAX	OTMMAX	TWMIN	SWMIN
0	0	0	X
0	0	0	0

IDEL	WDEL	ODEL	DELTC
0	0	0	0
0	0	0	0

DELTsW			
0			
0			

図 3

11. 参考文献

設計マニュアル テストデータインターフェース解説書
(TC17G005 SERIES) 勝東芝 半導体事業本部発行