

動作設計段階でのハードウェア記述に関する基礎的な検討

多喜康朗 パラシオス・アルベルト 角山正博 内藤祥雄
長岡技術科学大学

本稿では、仕様と動作設計の間の論理検証が容易なハードウェア記述言語（HDL）の基礎を検討し、さらにそれらを用いた検証方法について検討を行う。

まず論理装置の仕様を記述するための形式的な仕様記述言語バッファを提案する。次にバッファによって記述された仕様と、その仕様に基づいたHDLによる記述との間の論理検証を容易に行うために、論理装置のデータ処理部と制御部を分離して記述し、各々を別々に検証する方法を提案する。またそのためにHDLが有すべきデータ処理部と制御部を記述するための各々の構成要素を示す。

最後に仕様に記述された制御構造とそれに基づいて構成された論理装置の制御部との間で論理検証の基礎について検討する。ここでは仕様の制御構造と制御部の動作を各々入力と出力を持つ2つの有向グラフとして表わし、両者を比較することによって正当性を調べる手法を示す。

A FUNDAMENTAL EXAMINATION OF HARDWARE DESCRIPTIONS AT THE BEHAVIORAL DESIGN LEVEL

Yasuro TAKI, Alberto PALACIOS, Masahiro TSUNOYAMA, Sachio NAITO
The Technological University of Nagaoka
Kamitomioka, Nagaoka-shi, Niigata, 940-21 Japan

We examine the fundamentals of a Hardware Description Language (HDL) which facilitates the logical verification between the specification of a system and its behavioral design described in this language. Then, we examine a verification method that applies to this HDL.

First, we present a formal Specification Description Language, Buffer, for digital systems. Next, we propose a method of verification that contrasts the specification given in Buffer to the HDL description based in that specification. For facilitating the verification, a system is described in two sections (by the HDL): the Data Processing and the Control Sections, and then the process of verification is carried out for each of them, separately. We also show each of the structural elements that a HDL must possess to describe the Data Processing and the Control Sections.

Finally, we examine the fundamentals of a logical verification method that applies to the control sequence described in a specification (in Buffer) and the behavior of the Control Section of the digital system described in the HDL. For this purpose, we express the control sequence of the specification (Buffer) and the behavior of the Control Section (HDL) as two directional graphs, and show a method that let us decide their correctness by comparing them.

1.はじめに

近年VLSIに代表される論理回路の高集積化に伴い、これらの設計を支援するCAD技術の確立が益々強く望まれてきている。この中でも特に論理設計の分野においては、装置の大規模化や多様化に伴って増大する設計の誤りを早期に発見し、損失を未然に防止するための技術の開発が要求されている。論理設計を支援するシステムにおいてはほとんどの場合、設計した回路をハードウェア記述言語(HDL)を用いて表現している。

HDLは、記述するハードウェアのとらえ方によって、幾つかの記述レベルに分けることができる。記述するハードウェアの抽象度の高い順、すなわちトップダウンの設計の流れに従う場合には、次のように3つに分けることができる。

- 1) 論理装置の仕様(要求)を記述する仕様記述レベル
- 2) 論理装置内部の動作を記述する動作記述レベル
- 3) ゲートの接続関係を表現する接続記述レベル

これらの中で、設計の最初の段階で用いられる装置の仕様または要求は、従来自然言語を用いて記述されてきた。しかし自然言語による記述では、計算機での処理が困難であり、意味表現にもあいまいさが常に存在する。そこで仕様を書くための形式的な仕様記述言語を用いて仕様を記述すれば、計算機での処理が容易になり、仕様の記述の中のあいまいさによる設計の誤りも防ぐことができる。仕様に基づいて論理装置の内部の具体的な動作を記述する言語、つまり動作記述レベルにおけるハードウェアを記述するための言語は、通常HDLと呼ばれている。そこでここでも、仕様記述言語と区別して、動作を記述するための言語をHDLと呼ぶことにする。

トップダウンによる論理設計における設計の誤りとは、先に述べた3つの記述レベルのうち上位のレベルの記述と異なる下位のレベルの記述が作成されることである。特に今日のように論理装置が大規模化、複雑化するに従って、このような設計の誤りの混入する度合は益々増大してきている。一連の設計作業の中で、仕様に基づいて論理装置の動作を定める設計作業は、設計過程の中では最も機械化が遅れている過程の一つである。これは、設計者の知識を活用して設計を行なうシステムが必要であるにも拘らず、実現が困難なことによるためであり、このため入手に頼る部分が多く、誤りも混入し易いことになる。このような設計の誤りを発見するためには、論理検証が必要である。しかし既に提案されている、異なるレベルでの記述を比較する設計検証方式の大部分は、動作記述レベルの記述及び接続記述レベルの記述の間の検証を行なうことを利用しており、動作記述と仕様との間の検証については、まだ有効な手法が見出されていないのが現状である。

そこで本稿では、仕様と動作記述との間の矛盾を発見する際に検証のし易いHDLを作成することを目的と

し、そのためのHDLの構成法の基礎として、動作記述レベルにおけるデータ処理部と制御部の分離について検討する。またそれを用いた論理検証方法についても検討を行なう。

2.仕様記述言語バッファ

前述したように仕様に基づいて計算機上で効率的に装置の検証を行なえるようにするために、形式的な仕様記述言語を開発することが必要になる。

さて仕様記述言語はまず、この言語で記述された仕様書を仲介として、仕様書を書いた人の論理装置に対する構想が正確に設計者に伝えられるように、装置に対する要求を正確に記述できることが必要である。更に装置の具体的な実現方法に依存しない仕様であるために、仕様の記述の中で用いられる表現は抽象的でなければならない。このような仕様書を用いることにより、設計者は自由に装置の構成を定め、設計を進めることができるようになる。

我々はこれらの条件を満たした仕様記述言語バッファを開発した。バッファは、論理装置をその実現の仕方ではなく、何をすべきかを中心として記述できること、及び記述形式が自然言語に近く修得し易いこと等の特徴を有している。

バッファの構文とその意味の概要については稿末の付録に述べてある。

3.論理検証の容易なHDL

3.1 データ処理部と制御部の分離

論理装置は、仕様で定められたデータが入力された時、それらに対して定められた加工を施し、その結果を出力する。このはたらきに着目して、論理装置の動作を分析すると、与えられたデータに対する処理を実行する動作と、それらの定められた処理を定められた順序で実行するように制御する動作の2つに大別することができる。同様にハードウェアは入力されたデータを加工する部分、即ちデータ処理部と、データの入力、出力および加工の順序を指定する部分、即ち制御部に分けることができる。従って、ハードウェアをこれらの2つの部分に分けてHDLで表現し、各々を検証することにすれば、比較的容易に検証を行えるものと考えられる。

そこで論理検証の容易なHDLを作成するために、論理装置を構成するハードウェアを大きくデータ処理部と制御部に分け、更にそれらに含まれるハードウェアをその動作に着目して分類することにする。

3.2 ハードウェア要素の定義

3.2.1 論理装置の定義

まずHDLで記述することができる論理装置を次のように定義する。

[定義1]

- I) 任意の数の入力と出力を持つ。
 - II) 全ての信号を0と1の2進数値で表現する。
 - III) システム全体は1つのクロック信号に同期して動作する。
 - IV) 1個の装置起動入力を持ち、この入力によって論理装置が動作を開始する。
- 次に論理装置の入力線と出力線を次のように定義する。
- 〔定義2〕 論理装置の外部からの任意の数の2値の信号を装置内部に取り込む線を入力線、論理装置の内部の任意の数の2値の信号を外部へ出力する線を出力線という。

3. 2. 2 データ処理部のハードウェア要素

データ処理部のはたらきは、外部からのデータを取り込む入力、入力されたデータを蓄えておく記憶、データに対する加工、加工されたデータを外部に出す出力に分けられる。データを記憶するためのフリップフロップあるいはレジスタを、ここではまとめて変数として次のように定義する。

〔定義3〕 以下の機能を有するハードウェアを変数という。

- I) データ入力、データ出力、クロック入力を持っている。
 - II) クロック入力にパルス信号が加えられると、その時入力されていた値が、以後の出力となる。
- またこの変数に新たにデータを記憶させる動作を転送という。またデータを加工するハードウェアを演算装置と呼び、次のように定義する。

〔定義4〕 以下の機能を有するハードウェアを演算装置という。

- I) 入力と出力を持つ。
- II) 現在の入力の値に対して現在の出力の値が一意に定まる。

この演算装置のはたらきを演算と呼ぶことにし、また論理装置における転送及び演算を処理と呼ぶことにする。なお、この他にハードウェア要素として、これらを結ぶ接続線やバス等が必要である。

データ処理部における入力、処理、出力の全ての動作は、制御部からの指令によって実行される。このようなデータ処理部に指令を与える信号を次のように定義する。

〔定義5〕 制御部から出力されデータ処理部に入力される指令を制御信号と言う。

3. 2. 3 制御部のハードウェア要素

制御部は通常仕様で定められた順序に従って、データの処理が実行されるように処理部に指示を与える。論理装置が大規模になるにしたがい、処理の順序も複雑になり、従って論理検証も困難になることが考えられる。そこで論理装置を分割して検証を容易に行うために、先に述べた仕様記述における処理の一単位であ

るFUNCTION(付録参照)に対応する処理を制御する制御装置を定めることにする。また先に述べたバッファによる仕様記述では、BEIDLE文(付録参照)によってFUNCTIONの実行順序が定められるようになっているが、これに対して制御装置の間では制御装置を起動させる信号の受渡しによって動作の開始と停止を行うこととする。この信号を遷移実行信号と呼ぶことにし、次のように定義する。

〔定義6〕 制御装置から出力され、制御装置に入力される、制御装置の動作を開始させる信号を遷移実行信号という。

次に制御装置への入力としては、論理装置外部からのk個の入力信号、データ処理部からの1個の信号、自身または他の制御装置からのh個の遷移実行信号及び1個の装置起動信号がある。これらを各々
 $X_{i1}, X_{i2}, \dots, X_{ik}$ ($X_{ii} \in \{0,1\}, 1 \leq i \leq k$) ,
 $X_{j1}, X_{j2}, \dots, X_{jl}$ ($X_{ji} \in \{0,1\}, 1 \leq i \leq l$) ,
 C_1, C_2, \dots, C_h ($C_i \in \{0,1\}, 1 \leq i \leq h$) , 及び
 C_0

と表わすこととする。

また制御装置からの出力としては、論理装置外部へのj個の出力信号、データ処理部へのr個の制御信号及び自身または他の制御装置へのh個の遷移実行信号があり、これらを各々

$Z_{01}, Z_{02}, \dots, Z_{0j}$ ($Z_{0i} \in \{0,1\}, 1 \leq i \leq j$) ,
 $Z_{p1}, Z_{p2}, \dots, Z_{pr}$ ($Z_{pi} \in \{0,1\}, 1 \leq i \leq r$) , 及び
 C_1, C_2, \dots, C_h ($C_i \in \{0,1\}, 1 \leq i \leq h$)

と表わすこととする。

制御装置を構成する順序機械Mを次のように定義する。

〔定義7〕 $M = (X, Q, Z, \delta, \omega)$

ここで、

I) X は次のようなn個の入力の集合である。

$X = \{x_1, x_2, \dots, x_n\}$, $x_i = (X_{i1}, X_{i2}, \dots, X_{ik}, X_{j1}, X_{j2}, \dots, X_{jl}, C_0, C_1, C_2, \dots, C_h)$ ($1 \leq i \leq n$)

とする。

II) Q はm個の状態の集合である。これを

$Q = \{q_1, q_2, \dots, q_m\}$ ($1 \leq m$)

とする。

III) Z は次のようなs個の出力の集合である。

$Z = \{z_1, z_2, \dots, z_s\}$, $z_i = (Z_{01}, Z_{02}, \dots, Z_{0j}, Z_{p1}, Z_{p2}, \dots, Z_{pr}, C_1, C_2, \dots, C_h)$ ($1 \leq i \leq s$)

IV) δ は遷移関数であり、 $\delta : X \times Q \rightarrow Q$ である。

V) ω は出力関数であり、 $\omega : X \times Q \rightarrow Z$ である。

次に順序機械の状態の中で、この遷移実行信号を受け取るACCEPT状態と、遷移実行信号を出力するTRANSFER状態を次のように定義する。但し $X C_0, X C_1, \dots, X C_h$ は次の条件を満たす X の部分集合である。

$X C_i = \{x = (X_{i1}, \dots, X_{ik}, X_{j1}, \dots, X_{jl}, C_0, \dots, C_h) \mid C_i = 1\}$ ($i \in \{0, 1, \dots, h\}$)

また $Z C_1, Z C_2, \dots, Z C_h$ は次の条件を満たす Z の部分

集合である。

$$Z Ci = \{ z = (0, 0, \dots, 0, C1, \dots, Ci, \dots, Ch) \in Z \mid Ci = 1 \} \quad (i \in \{1, \dots, h\})$$

[定義8] 次の条件を満たす状態 $qa \in Q$ を ACCEPT 状態と言う。

ある $X Ci$ ($i \in \{0, \dots, h\}$) の全ての要素 $x \in X Ci$ に対して

$$\delta(x, qa) = qx \quad (qx \neq qa, qx \in Q)$$

であり、且つ全ての要素 $x \in \{X - X Ci\}$ に対して

$$\delta(x, qa) = qa$$

である。

[定義9] 次の条件を満たす状態 $qt \in Q$ を TRANSFER 状態と言う。

ある $Z Ci$ ($i \in \{0, \dots, h\}$) の全ての要素 $z \in Z Ci$ に対して

$$\omega(x, qt) = z \quad (x \in X)$$

$$\delta(\varepsilon, qt) = qa$$

である。但し qa は ACCEPT 状態、 ε は全ての入力を表わす。

これらの定義から明らかなように、 ACCEPT 状態は遷移実行信号のいずれかが 1 であるときにのみ他の状態に遷移しうる待機状態であり、 TRANSFER 状態は同様に、 遷移実行信号のいずれかを 1 にした後必ず ACCEPT 状態に戻る制御装置間の実行を制御するための状態である。ここではこれらの状態 qa, qt は各々 $qa = q_1, qt = q_m$ であるものとする。なお順序機械 M は TRANSFER 状態以外の全ての状態において、 遷移実行信号のいずれかが 1 である出力を出すことはないものとする。また制御装置から出力される信号の中で、 制御装置に入力される信号は遷移実行信号以外にはないものとする。

このような順序機械を用いて定義された制御装置は、 FUNCTION で示される処理が行われていない場合には、 ACCEPT 状態にあり、 このときその FUNCTION に定められた遷移実行信号が 1 である入力を受け取ると、 状態遷移関数で定められた他の状態へ遷移を開始する。一旦遷移を開始した後では、 各々の状態に対して定められた制御信号及び論理装置外部への信号を出力しながら遷移を続ける。そして全ての制御信号及び論理装置外部への信号の出力が終了したら、 TRANSFER 状態に遷移し、 定められた遷移実行信号を 1 にして再び ACCEPT 状態に戻り、 待機状態に入ることになる。

また複数の制御装置が、 同一の遷移実行信号によって起動することが定められている場合にその信号が 1 である入力を受け取ったときには、 それらの全ての制御装置が同時に動作することになり、 これによって、 論理装置内部の並行動作を記述することができる。

3.3 ハードウェア要素を用いた論理装置の構成

ここでは前節で定義したハードウェア要素に基づく論理装置の構成について検討する。

まずデータ処理部は明らかに 3.2.2 節で定義し

たハードウェア要素で全て構成でき、 これらのハードウェア要素は制御部からの制御信号に従って、 論理装置外部からのデータを入力し、 それらを処理し、 その結果を論理装置外部へ出力する。

一方制御部は、 1 つ以上の制御装置から構成されており、 これらの全ての制御装置は論理装置が起動される以前にはまだ処理が実行されていないことから、 全て ACCEPT 状態になければならない。ついで論理装置が装置起動信号 (C0) を受け取った後に論理装置の最初の処理に対応する制御装置が起動されなければならない。これは仕様中の最初に実行される FUNCTION に対応する制御装置の ACCEPT 状態への遷移実行入力として、 装置起動信号を用いることによって実現できる。こうすることにより、 論理装置に装置起動信号が与えられると制御部が動作を開始し、 仕様で定められた入力、 処理、 出力を実行することができるようになる。

さて各制御装置への入力となっている信号は全て制御部への入力と考えられるので、 装置外部からの入力は、 制御部への入力とデータ処理部への入力の 2 つに分けることができる。そこで、 制御部に入力される入力線を外部制御入力線、 その信号を外部制御入力と呼び、 データ処理部に入力される入力線を外部データ入力線、 その信号を外部データ入力と呼ぶことにする。出力についても同様に 2 つの部分に分けることができ、 制御部から出力される出力線を外部制御出力線、 その信号を外部制御出力と呼び、 データ処理部から出力される出力線を外部データ出力線、 その信号を外部データ出力と呼ぶこととする。

装置外部との入出力はこのような各々 2 つの部分に分割することができるが、 装置内部ではこれらの 2 つの部分をつなぐ接続線が存在する。このうち、 制御部からデータ処理部への接続線は先に述べた制御信号を伝送するためのものであり、 またデータ処理部から制御部への信号は、 制御信号に対する制御のフィードバックと考えることができる。これを制御条件信号と呼ぶことにする。

以上述べた事柄をもとにした論理装置の内部構成を図 1 に示す。




図 1 論理装置の構成

4 論理検証の基礎

4.1 制御部の論理検証

前節ではバッファによる仕様記述中の機能のまとめであるFUNCTIONに対応した制御装置を定義し、これを用いて制御部を記述するようした。本節では、このようにして定められた制御装置が、もとの仕様に記述されている機能を満たしているかどうかを検証する手法の基礎について検討する。検証は次の2段階で行う。まず第1段階では各FUNCTIONに対応する制御装置の動作が、FUNCTIONの中に記述されている機能を満たしているか否かの検証を行う。次いで第2段階では、各制御装置が正しく設計されていることを確認した後で制御部全体が仕様に記述されている機能を満たしているか否かの検証を行う。

なお本稿では、制御部の論理検証方法についてのみ検討を行い、データ処理部の検証については別稿に譲ることにする。

4.2 FUNCTIONに対応する制御装置の検証

ここではFUNCTION内のStatementの並びが表わす制御構造及びそれに対応する制御装置の状態遷移を、各々を入力ラベルと出力ラベルを伴った2つの有向グラフで表現し、このグラフを状態遷移図に持つ2つの順序機械の対応を調べることによって検証を行う。

但しラベルに記入する制御装置への入力及び出力の内、遷移実行信号は各制御装置の実行順序を決定するためにのみ用いられる信号であるため、この検証は後で述べる方法で実行することにし、ここでは考慮しないことにする。また制御信号及び制御条件信号の検証についてもデータ処理部の検証と併せて行う必要があるため、ここでは検証の対象から外す。従って有向グラフの入力ラベルには外部制御入力が、出力ラベルには外部制御出力のみが示されることになる。

4.2.1 FUNCTIONからのグラフの構成

FUNCTIONの機能を記述するStatementの並び（付録参照）に基づく有向グラフを構成するための手続きを示す。但し、””で区切られた一連のStatementの並びは並列に実行することを表わしているので、その並びもまとめて1つの”Statement”と呼ぶことにする。

まず外部制御入力は、仕様記述の中のIF文と WHILE文の”条件”（付録参照）を構成する全ての入力線からの信号及びWAIT文の”入力名”で示される全ての入力線からの信号からなる。これらを Xg_1, \dots, Xg_a とし、 $Xg = (Xg_1, Xg_2, \dots, Xg_a)$ ($Xgi \in \{1, 0\}, 1 \leq i \leq a$) と表わすこととする。

次に外部制御出力は、仕様記述の中の全てのSET文の”（出力名）…”（付録参照）が示す全ての出力線への信号である。これらを Zg_1, \dots, Zg_b とし、 $Zg = (Zg_1, Zg_2, \dots, Zg_b)$ ($Zgi \in \{1, 0\}, 1 \leq i \leq b$) と表わすこととする。

これらの Xg 及び Zg をそれぞれグラフのエッジに付ける入力ラベル及び出力ラベルとして用いる。但し、1つのStatementが実行された後で無条件に次のStatementが実行される場合には、それらに対応するノードを結ぶエッジにラベル”*”を付ける。また $Zg = (0, 0, \dots, 0)$ なる値が出力される場合には、出力ラベル Zg を付けるものとする。

[手続き1]

ステップ1：最初のStatementに対してノード s_1 を割り当てる、始発ノードとする。そして $i=1$ としてステップ2へ移る。

ステップ2：ノード s_i に対し、Statementの種類によって次のように次ノード、エッジ、入力ラベル、出力ラベルを定める。但し出力ラベルについては、次に述べるSET文に対するノードから出て行くエッジにのみ Zg と異なる出力ラベルを付け、その他のStatementに対応するノードから出て行くエッジの出力ラベルは全て Zg とする。

(1) IF (条件) THEN (副文1) ELSE (副文2) ENDIF

副文1の最初のStatementに対してノード s_{i+1} を、また副文2の最初のStatementに対して別のノード s_{i+2} を割り当てる。次に”条件”が信号 $Xgs, Xgt, \dots, Xgu \in \{Xg_1, Xg_2, \dots, Xg_a\}$ の論理演算である $f(Xgs, Xgt, \dots, Xgu)$ で表わされているとき、次のような入力の集合 Xg_1, Xg_2 を構成する。ここで k 及び j をそれぞれ Xg_1 の要素数、 Xg_2 の要素数とする。ここで Xgs, Xgt, \dots, Xgu 以外の信号は任意の値をとりうるものとする。 $Xg_1 = \{x_{1i} = (Xg_1, Xg_2, \dots, Xg_a) | f(Xgs, Xgt, \dots, Xgu) = 1, 1 \leq i \leq k\}$
 $Xg_2 = \{x_{2i} = (Xg_1, Xg_2, \dots, Xg_a) | f(Xgs, Xgt, \dots, Xgu) = 0, 1 \leq i \leq j\}$

次いで Xg_1 の要素 $x_{11}, x_{12}, \dots, x_{1k}$ を各々ラベルとする k 個のエッジでノード s_i から s_{i+1} までを結び、 Xg_2 の要素 $x_{21}, x_{22}, \dots, x_{2j}$ をラベルとする j 個のエッジでノード s_i から s_{i+2} までを結ぶ。同様にして（副文1）及び（副文2）の中の文に対してノード及びエッジを割り当てる。そして副文1の最後のStatementに対するノードが s_{i+p} 、副文2の最後のStatementに対するノードが $s_{i+r}(i+r > i+p)$ である時、ノード s_{i+r+1} を設け、 s_{i+p} 及び s_{i+r} から s_{i+r+1} までを入力ラベル”*”を持つエッジで結ぶ。 i を $i+r+1$ とする。

(2) WHILE (条件) DO (副文) ENDWHILE

副文の最初のStatementに対してノード s_{i+1} を割り当てる。IF文と同様にして副文の中のStatementに対してノードを割り当てる。副文の中の最後のStatementに対するノードが s_{i+r} であるとき、 s_{i+r} から s_i までを入力ラベル”*”を持つエッジで結ぶと共に、新たにノード s_{i+r+1} を設ける。次いでIF文と同様にして条件中に含まれる信号に基づいて入力の集合 Xg_1, Xg_2 を構成し、集合 Xg_1 の要素をラベルに持つエッジでノード s_i から s_{i+1} までを結び、 Xg_2 の要素をラベルに持つ

エッヂでノード s_i から s_{i+r+1} までを結ぶ。 i を $i+r+1$ とする。

(3) WAIT FOR (入力名) TO GO ON

WHILE文の副文がない場合に相当するため、IF文と同様に“入力名”で示される入力線の値が1及び0である場合に対して、入力の集合 X_g1, X_g2 を構成する。次いでノード s_{i+1} を設け、 X_g1 の各々の要素をラベルとしてもつエッヂで s_i から s_{i+1} までを結び、同様に X_g2 の各々の要素をラベルに持つエッヂで s_i 自身のループを作る。 i を $i+1$ とする。

(4) TAKE (入力名) …, MAKE (A) BE EQUAL TO (B)

ノード s_{i+1} を設け、 s_i から s_{i+1} を “*”を持つエッヂで結ぶ。 i を $i+1$ とする。

(5) SET (出力名) …

出力名が示す出力線が $Zgs, Zgt, \dots, Zgu \in \{Zg1, Zg2, \dots, Zgb\}$ である時、出力を $z_g = (Zg1, \dots, Zgs, Zgt, \dots, Zgu, \dots, Zgb)$, $Zgs = Zgt = \dots = Zgu = 1$, $Zgi = 0$ ($1 \leq i \leq b, i \notin \{s, t, \dots, u\}$) とする。次いでノード s_{i+1} を設け、 s_i から s_{i+1} を入力ラベル “*” 及び出力ラベル z_g を持つエッヂで結ぶ。 i を $i+1$ とする。

ステップ3：実行委譲部に到ったならノード q_i を実行委譲部に割り当てる、手続きを終り、そうでないときはステップ2に戻る。




図2 バックファからのグラフの構成
(記入無き出力は “ $z \neq$ ”)

4. 2. 2 制御装置からのグラフ化

制御装置の状態の集合 Q において ACCEPT 状態及び TRANSFER 状態は、各制御装置の動作順序を定めるためにのみ用いられる状態であり、これらの制御装置間の検証については後で述べるため、ここでは Q から ACCEPT 状態を除き、TRANSFER 状態からの遷移及び出力も除いてグラフを作成することにする。さらにここで検証の対象としない入力と出力を除いて、制御装置 M から新たに制御装置 M' を次のようにして構成する。

I) 入力 X から制御条件信号及び遷移実行信号を除き、 $X' = \{x_1, x_2, \dots, x_{n'}\}$, $x_i = (x_{i1}, x_{i2}, \dots, x_{ik})$ ($1 \leq i \leq n'$) とする。

II) 状態の集合 Q から ACCEPT 状態 $q_a (= q_1)$ を除き、 $Q' = \{Q - \{q_a\}\} = \{q_2, \dots, q_m\}$ とする。この時、 q_a から遷移する唯一の次状態をあらためて始発状態とする。

III) 出力 Z から制御信号及び遷移実行信号を除き、 $Z' = \{z_1, z_2, \dots, z_{s'}\}$, $z_i = (z_{i1}, z_{i2}, \dots, z_{ij})$ ($1 \leq i \leq s'$) とする。

IV) $\delta' : X' \times Q' \rightarrow Q'$

V) $\omega' : X' \times Q' \rightarrow Z'$

このようにして構成された制御装置 M' に基づいて次の手続きにより、グラフを作成する。

[手続き2]

ステップ1：状態 $q_2, \dots, q_m (\in Q')$ に対し、それぞれ1つずつノード q_2, \dots, q_m を割り当てる。このとき始発状態に対応するノードを始発ノードとする。 $i=1$ としてステップ2へ移る。

ステップ2： q_i に対し $q_j \in Q'$, $x \in X'$, $z \in Z'$ であって、

$$\delta'(x, q_i) = q_j$$

$$\omega'(x, q_i) = z$$

であるとき、ノード q_i から q_j を入力ラベル x 、出力ラベル z を持つエッヂで結ぶ。但しこの場合、任意の $x \in X'$ に対し遷移先 q_j 及び出力 z が唯一に定まる場合には、ノード q_i から q_j を入力ラベル “*”、出力ラベル z を持つエッヂ1本だけで結ぶ。また出力が $z = (0, \dots, 0)$ である場合には、出力ラベルを “ $z \neq$ ” とする。

ステップ3： i の値が $m-1$ であるなら手続きを終了し、そうでないなら i の値を1だけ増してステップ2へ戻る。

4. 2. 3 FUNCTIONと制御装置との間の検証

前節で述べた手続きに従い FUNCTION から作成された有向グラフをグラフ R 、そのFUNCTIONに対応する制御装置から作成されたグラフをグラフ P と呼ぶことにする。

まずグラフのノードについて次のように定義する。

[定義10] ノードから出て行くエッヂの入力ラベ

ルが"*"且つ出力ラベルが"z'"である時、そのノードを無効ノードと呼ぶ。

このようなノードは仕様と動作記述の間で対応づけることができず検証には不用のものであるため、次のような手法でグラフRとPから削除することにする。

[無効ノードの削除方法]

グラフR及びグラフPにおいて、ノードr (rはノードsiまたはqj) が無効ノードであるなら、rに入るエッヂをrの次の遷移先のノードr'に入るエッヂとし、ノードr及びrから出て行くエッヂの両者をグラフから削除する。この時rが始発ノードなら、r'をあらためて始発ノードとする。

この方法を繰り返すことによりグラフR及びグラフPから無効ノードを全て削除することができる。

次に2つのグラフのノードについて次のように定義する。

[定義1.1] 2つのグラフの中の各々1つずつのノードについて、各々のノードから出て行くエッヂの数が等しく且つそれらのエッヂの全ての入力ラベルと出力ラベルの組がお互いに等しいとき、この2つのノードは等価であると言う。

無効ノードが全て削除されたグラフについて、グラフRに存在するノードと等価なノードがグラフPに存在し、且つそれがグラフRの順序通りに並んでいることを確認することによって、仕様中のFUNCTIONとそれに対応する制御装置の検証を行う方法を次に示す。なお、2つのグラフのノードについては、等価であることを確認したノードを確認ノード、そうでないノードを未確認ノードと呼ぶ。但し、グラフRの始発ノードがsi、グラフPの始発ノードがqjであるものとする。

[手続き3]

ステップ1：siとqjが等価であるならばこれらを確認ノードとし、もし等価でないならば、仕様とハードウェア記述の間で不一致が存在したものとして手続きを終了する。

ステップ2：siが未確認ノードへ入るエッヂを持つならステップ4へ移り、そうでないならステップ3へ移る。

ステップ3：グラフRの中で未確認ノードへ入るエッヂを持つ確認ノードがsi'、グラフPの中でsi'に等価なノードがqj'であるとすると、iの値をi'、jの値をj'にしてステップ4へ移る。もしこのときグラフRに未確認ノードが存在しないなら、ハードウェア記述は仕様を満たしているものとして手続きを終了する。

ステップ4：si及びqjから等しい入力ラベルと出力ラベルを持つエッヂが入る未確認ノードがそれぞれsi'', qj''であるなら、iの値をi''、jの値をj''としてステップ1に戻る。

4.3 FUNCTIONと制御装置の実行順序の検証

ここではまず1つのFUNCTION及び1つの制御装置を

各々1つのノードに対応させ、それらのFUNCTIONの実行順序及び制御装置の動作順序を、入力ラベルを持つエッヂで表わすことによってグラフを作成する。次にこれらの2つのグラフを比較することによって両者の間の検証を行なう。

バッファで記述された仕様がn (≥1) 個のFUNCTIONの並びから成っているとき、設計されたハードウェア記述の検証を行うための手続きを次に示す。但し制御装置MiはFUNCTIONi (1≤i≤n) に対応する制御装置である。

a) FUNCTIONの並びからグラフへの変換

FUNCTIONの実行順序はその中の実行委譲部に記述されており、この実行順序は4.2.1節で示した入力 $x_g = (Xg_1, Xg_2, \dots, Xg_a)$ ($Xgi \in \{1, 0\}$, $1 \leq i \leq a$) によって制御される。そこでここでも同じ入力を用いて、グラフの入力ラベルを表わすことにする。

[手続き4]

ステップ1：FUNCTION1からFUNCTIONnに対し、それぞれ対応するノードΔ1, ..., Δnを割り当てる。i=1として次のステップ2に移る。

ステップ2：FUNCTIONiの実行委譲部の記述が、

①BEIDLE s,t,...,u (s,t,...,u ∈ {1, ..., n})

ならば、ノードΔiからノードΔs, Δt, ..., Δuを入力ラベル"*"を持つエッヂで結ぶ。

②IF (条件) THEN BEIDLE s1,t1,...,u1 ELSE BEIDLE s2,t2,...,u2 (s1,...,u1,s2,...,u2 ∈ {1,...,n})

ならば、4.2.1節のIF文と同様にして入力の集合 Xg_1, Xg_2 を求める。次にこれらの入力の集合について、 Xg_1 の要素数kだけのラベル $x_{11}, x_{12}, \dots, x_{1k}$ をそれぞれ持つk個のエッヂでノードΔiからΔs1, Δt1, ..., Δu1までを結ぶ。次いで Xg_2 の要素数jだけのラベル $x_{21}, x_{22}, \dots, x_{2j}$ をそれぞれ持つj個のエッヂでノードΔiからΔs2, Δt2, ..., Δu2までを結ぶ。

ステップ3：iの値がnであるなら手続きを終了し、そうでないならiの値を1だけ増してステップ2に戻る。

b) 制御装置の並びからのグラフへの変換

各制御装置のACCEPT状態及びTRANSFER状態における遷移実行信号の受渡しを調べることにより、制御装置の動作順序を知ることができる。具体的なグラフへの変換方法を次に述べる。

なおここでは、3.2.3節で示した入力Xの部分集合 $X_{C1}, X_{C2}, \dots, X_{Ch}$ 及び出力Zの部分集合 $Z_{C1}, Z_{C2}, \dots, Z_{Ch}$ を用いる。

[手続き5]

ステップ1：全ての制御装置M1, M2, ..., Mnに対し、それぞれ対応するノードΣ1, Σ2, ..., Σnを記入する。i=1として次のステップ2に移る。

ステップ2：制御装置Miにおいて、

$\omega(x, qt) = z (x \in X, z \in Z_{Cr} (r \in \{1, \dots, h\}))$ であり、且つ制御装置Mjにおいて、全ての $x_{Cr} \in X_{Cr}$ に対し、

$$\delta(xCr, qa) = qx \quad (qx \neq qa, qx \in Q)$$

であるならば、 x の中の制御入力信号 XI_1, XI_2, \dots, XI_k の並びからなるベクトルを入力ラベルとして持つエッヂで Σi から Σj を結ぶ。

ステップ3: i の値が n であるなら手続きを終了し、そうでないなら i の値を1だけ増してステップ2に戻る。 γ 両グラフの比較

FUNCTIONの並びから作成したグラフをグラフ R' 、制御装置の並びから作成したグラフをグラフ P' とする。FUNCTIONと制御装置は一意に対応しているので、グラフ R' とグラフ P' のノードは容易に対応づけることができる。また両グラフには、論理装置の制御入力値が入力ラベルとして示されているため、グラフ R' の入力ラベルに対して、グラフ P' にも同じ入力ラベルが存在しなければならないことになる。

従って、グラフ R' のノードとそれに対応するグラフ P' のノードにおいて、それらのノードから発する同じ入力ラベルを持つエッヂが各々、対応するノードに入るとき、ハードウェア記述が仕様を満たしているということができる。逆にこれを満たさないノードの対が1組でもあるなら、仕様とハードウェア記述の間で不一致が存在することになる。

5. むすび

本稿では仕様記述言語バッファとの間で容易に論理検証を行うためのHDLの基礎について検討を行った。HDLを用いて動作記述レベルにおいて論理装置を記述する場合には、装置をデータ処理部と制御部に分割して記述し、各々を別々に検証することにより容易に論理装置の検証を行うことができるものと考えている。次に具体的な検証方法の基礎として、仕様の制御構造と制御部の動作をそれぞれ有向グラフとして表わすことにより、制御部の検証を行う方法を示した。

今後はHDLの作成及びデータ処理部の検証方法の検討を進め、ここで示した制御部の検証と併せて用いることにより、検証の容易な新しいHDLとそのHDLを用いた論理装置の検証方法を提案する予定である。

[参考文献]

- (1)"論理設計CADに関する調査報告書"
- 昭和61年3月 日本電子工業振興協会
- (2)多喜康朗,Albert·Palacios,角山正博,内藤祥雄
"設計の支援と検証に適したハードウェア記述言語"
昭和61年度電子通信学会信越支部大会
- (3)当麻喜弘,山崎克典,内藤祥雄,鰐谷昌司 共訳
"コンピュータの構成と設計 I, II" サイエンス社

[付録]

バッファによって記述される仕様書は、次のように宣言部と処理記述部とに大別される。

SYSTEM (システム名). (宣言部) (処理記述部) END.

宣言部は、処理記述部で用いられる処理要素を宣言するための部分である。データを入力すると共に入力されたデータを蓄えておく処理要素、装置の内部にデータを蓄える処理要素、及び処理されたデータを外部に出力する処理要素などを宣言できる。

処理記述部は、宣言部で宣言された処理要素を用いて一まとめの機能あるいは仕事を表わすFUNCTIONの並びからなっている。このようなFUNCTIONは、Statementの並びと実行委譲部からなっている。FUNCTIONの構成を次に示す。

FUNCTION(数字)(Statement)…(実行委譲部)END(数字)
Statementの並びはFUNCTIONの機能を記述しており、次の6種類の文からなる。

* IF (条件) THEN (副文1) ELSE (副文2) ENDIF

条件が満たされているならば副文1を実行し、条件が満たされていないなら副文2を実行する。但し副文1、副文2はそれぞれ1つ以上のStatementの並びである。

* WHILE (条件) DO (副文) ENDWHILE

条件が満たされている間、副文を繰り返し実行する。

* WAIT FOR (入力名) TO GO ON

入力名で示される処理要素の入力の値が1になるまで、次のStatementの実行を停止する。

* TAKE (入力名) ...

入力名で示される処理要素からデータを内部へ取り込み、格納する。

* MAKE (A) BE EQUAL TO (B)

Aで示される処理要素の値をBに等しくする。

* SET (出力名) ...

出力名で示される処理要素の値を1にする。

これらのStatementは";"で区切られていればシーケンシャルに実行し、TAKE,MAKE,SET文に限り、";"で区切られていれば並列に実行する。

Statementの並びの後には、そのFUNCTIONで表わされる仕事が終了した後に次に動作すべきFUNCTIONを示す実行委譲部が続く。各FUNCTIONの実行委譲部の中で次に実行すべきFUNCTIONを示すことにより、装置が実行すべき仕事の流れを表わすことができる。実行委譲部の内容を示す。

NEXT BEIDLE (数字) ...

この文はFUNCTIONの実行を終了したなら、数字で示されるFUNCTIONの実行を次に開始するということを示している。もし複数の数字が並記してある場合は、それらの数字で示されるFUNCTIONが並列実行されることを意味する。また定められた条件に従って実行されるFUNCTIONを選択したい場合は、

NEXT IF (条件) THEN BEIDLE (数字1) ELSE BEIDLE (数字2) ENDIF

と記述する。これは、条件が満たされているときは数字1で示されるFUNCTIONを実行し、満たされていない場合には数字2で示されるFUNCTIONが実行されることを表わしている。