

シンボリック設計システムCAMELの マクロセル設計への適用

Macrocell Design using
Symbolic Layout System CAMEL

宮下 弘 小野沢 翔 上田和宏
HIROSHI MIYASHITA AKIRA ONOZAWA KAZUHIRO UEDA
NTT LSI研究所 NTT LSI Laboratories

あらまし 本論文ではシンボリック設計システムCAMELにおける設計手法とそのマクロセル設計への適用結果について述べる。本手法の特徴は、シンボリック図から高密度な実バタンへの変換をバタン生成とコンパクションの2段階処理により行う所にある。バタン生成はユーザが定義したバタン生成手順に従って行われる。更に生成されたバタンは、デザインルールおよびユーザが定義したコンパクション手順によりコンパクションされる。この設計手法をマクロセルを構成する101個のリーフセルと65個の標準セルに適用した。その結果、標準セルは人手と同等、リーフセルについても人手に比較して、平均10%程度の面積増に抑えられた。

Abstract This paper describes the symbolic layout system CAMEL and its application to macrocell design. The system is based on a two-stage conversion process from a symbolic diagram to highly-packed physical patterns. The process consists of pattern generation and compaction stages that are both controlled by user-defined procedures. The proposed layout method has been applied to 101 leaf-cells and 65 standard cells. The compaction results show that the cell size designed using the proposed method is on an average 10% larger than that obtained by manual layout.

1. まえがき

LSIのレイアウト設計自動化では、標準セルを使用した設計アプローチが広く採用されている。この手法では、規格化されたセルを列上に配置し、その間の自動配線をチャネル配線手法により行なう。しかし、より高集積度、高性能なLSIを設計するには、この手法では限界がある。

このため、マクロセルと呼ばれる更に大規模なセルを素子レベルから高密度に設計し、それらを多用して、LSIチップを設計する手法が必須となっている。従って、マクロセルの設計

手法の確立が今後のLSI設計のターンアラウンドタイムの短縮化のために重要である。

一方、標準セル、マクロセルを問わず、セルのレイアウト設計には、1)複雑なデザインルールを考慮して高密度化を図る必要があること、2)プロセス技術の進展に対応してデザインルールが変化するため、セルの再設計が必要となることなどの問題があり設計期間が長期化している。

本報告では、これらの問題点を解決するため、シンボリック設計システムCAMELを開発し、実際にマクロセルを構成するリーフセルの設計に適用した結果について述べる。ここで、新しく

採用したシンボリック設計手法では、既に[1]で発表した手法とは異なり、セルバタンをユーザが定義したバタン生成とコンパクション手続きを利用してシンボリック図から自動生成する。

2. CAMELシステムの概要

このシステムは、接続情報部、シンボリック表現部、バタン表現部から構成される大型ホスト計算機上のデータベースを使用する。これらの各部には相互にリンクが取られた形式で設計結果を格納できる。接続情報部には、予め検証された素子間接続情報が格納される。

シンボリック図の作成・修正は、ホスト計算機と接続されたグラフィック端末上のシンボリックエディタを使用して、素子間接続情報を参照しながらインタラクティブに行う。そのため、シンボリック設計では接続チェックが容易にできる。バタン生成とコンパクションはユーザが予め記述したバタン生成、コンパクション手順に従ってホスト計算機上で行なう。

3. シンボリック図の構成

シンボリック設計手法を有効なものとするには、シンボリック図は、設計効率向上のためになるべく単純なものであるとともに高密度なバタンを自動生成するために必要となる情報を必要最小限包含するものでなくてはならない。このような見地から[1]で述べたシンボリック設計手法の見直しを行なった。

この結果、本システムでは、シンボリック図からの実バタンの自動生成を、1)バタン生成と、2)コンパクションの2段階処理により実行することとした。シンボリック図を構成するシンボルの種類は表1の通りである。

また、シンボリック設計で使用する層は、p拡散層(PDF)、n拡散層(NDF)、ポリシリコン層(POLY)、アルミ第1層(AL1)、アルミ第2層(AL2)、ゲート層(GAT)、セル外枠層(FRM)である。スルーホール・コンタクトホールのシンボルは必要な層間、ならびに各種の基板コンタクトに対応して用意されている。

従って、p(n)ウェル、p+(n+)等のバタンは自動生成する必要がある。これらのバタン




図1 シンボリック図の例

表1 シンボルの種類

シンボル	内容
拡散領域	p (n)拡散、矩形または多角形
ゲート	線
配線	層名、線
スルーホール	タイプと挿入位置、挿入角度
コンタクトホール	
外部端子	層名
セル	すでに設計済のセル

は基板コンタクトと拡散領域との位置関係で生成する必要があるため、基板コンタクトのシンボルの挿入では、その挿入位置だけではなく挿入角度にも意味を持たせた。シンボリック図の例を図1に示す。このようなシンボリック図の構成により、プロセス技術の差異によるデザインルールの変更により柔軟に対応できる。

4. バタンの自動生成手順

4.1 特徴

シンボリック図から実バタンを生成する過程を図2に示す。層定義ファイルは使用する層およびスルーホール・コンタクトホールのタイプを定義する。デザインルールファイルは層間の

デザインルールや配線幅、トランジスタのチャネル長、チャネル幅などを定義する。パタン生成ファイルはシンボリック図を実パタンに変換する手順を定義する。コンパクションコマンドファイルでは、パタン生成で作成された実パタンをデザインルールに従ってコンパクションする手順とレイアウト上の制約を記述する。

パタン生成ファイルとコンパクションコマンドファイルは、ユーザが自由に変更できる。そのため、プロセス技術の差異によるパタン形状やデザインルールの変化に容易に対処でき、シンボリック図の適用範囲を拡大することができた。

従来のシンボリック設計手法では、素子、配線、スルーホール・コンタクトホールをシンボルとして入力し、単にシンボルを実パタンと置換し、デザインルールの許容範囲で詰める手法が採用されている[2,3]。これに対して、本手法では、シンボリック図をパタン演算等を利用したパタン生成とコンパクションを組合せて、デザインルールに従った柔軟な実パタンに変換する。

4.2 デザインルール

定義できるデザインルールの種類を図3に示す。デザインルールは、同電位と異電位、X方向とY方向に依存して、最小ルール(\geq)、最大ルール(\leq)、等号ルール(=)を定義できる。配線幅は、電流量に依存して変える必要がある。そのため、シンボリック設計では、各層の各配線シンボルにコードを定義する。デザインルールファイルではこの各層の各コードに対して、配線幅を与えることができる。スルーホール・コンタクトホールの各シンボルに対応する実パタンも定義される。トランジスタのチャネル長、チャネル幅もシンボリック図中の各ゲートシンボルに与えられたコードに対して、デザインルールファイル内で指定できる。また、コンパクションで一時的に必要になる層(ワイヤ層)に対してデザインルールを定義しておくこともできる。

4.3 実パタン生成

シンボリック図から実パタンへの変換は以下の手順により実行する。この手順はパタン生成




図2 パタン自動生成手順





図3 デザインルールの種類。

ファイルに記述する。

- (Step1) シンボリック図の格子座標に実際のサイズを与えるとともに指定された比率で図形の拡大/縮小を行なう。
- (Step2) 配線に幅を与えるとともにスルーホール・コンタクトホールシンボルの位置に実際のパタンを1階層下のフィギアとして挿入する。
- (Step3) 指定されたパタン生成手順に従って $p_{(n)}$ ウェルと $p^+_{(n^+)}$ など必要な実パタンを自動生成する。

シンボリック図からのパタン生成例を図4に示す。図4(c)に示すパタン生成手順に従って(a)に示すシンボリック図が(b)に示す実パタンに変換される。この例では、 p ウェルと p^+ パタンを生成している。このようなパタン生成手順を記述して、プロセス技術の差異に基づくパタン形状の違いに対処できる。以下、パタン生成ファイル内で使用できるパタン演算の例を示す。

通常の2層間のパタンの論理演算は、



```

LA: = EXTRACT PDF FROM <FIG=CPSB ANG=0>;
PDF+ = STRETCH LA TO NDF <DIR=T>;
LC: = EXTRACT COT FROM <FIG=CPSB ANG=0>;
PIM: = SIZE LC BY <L=a B=b R=c T=d>;
LB: = BOX (MERGE PDF OR NDF);
WLP: = SIZE LB BY <L=e B=f R=g T=h>;

```

(c) パタン生成手順。

図4 パタン生成例。

MERGE 層名1 論理演算 層名2

で、論理演算としては AND(論理積)、OR(論理和)、SUB(差)、XOR(排他的論理和)が計算できる。

また、層名1のパタンを層名2で指定したパターンに接するまで、指定方向に引伸すためには、

STRETCH 層名1 TO 層名2 BY <DIR=dir>

で、示す演算を行なう。ここで、dirは方向を表わし、L(左)、B(下)、R(右)、T(上)を選べる。

また、パタンの拡大/縮小は、

SIZE 層名 BY <L=a B=b R=c T=d>

で、表現する。ここで、a、b、c、dは各々左、

下、右、上方向の拡大量(正)、縮少量(負)を示す。

また、指定層のすべてのパタンを包含する最小矩形は、次の演算により生成される。

BOX 層名

また、スルーホール・コンタクトホールフィギア内の指定層のパタンを抽出するには、

EXTRACT 層名 FROM <FIG=タイプ名 ANG=挿入角度>

を使用する。ここで、タイプ名はスルーホール・コンタクトホールの種類を示す名前であり、シンボリック設計時に指定される。

4.4 コンパクション

(1) コンパクションコマンド

コンパクションでは、バタン生成手順に従って自動生成されたバタンをデザインルールに従って詰める。バタンは水平・垂直辺から構成されるとする。コンパクション手順はコンパクションコマンドファイル中にユーザによって記述される。コンパクションコマンドファイル中には、後述のバタン演算やコンパクション後のバタンへの制約条件が記述される。

例えば、配線の中心線やセル外枠の座標の格子化、外部端子座標の固定化や格子化、コンパクション方向(X方向、Y方向)である。ここで、座標の格子化とは、座標値を $a \times n + b$ (a, b : 指定された値、 n : 整数値) に設定することである。また、複雑なデザインルールに対処するために各種のコマンドが用意されている。例えば、

ATTACH 層名1 TO 層名2

は、層名1と層名2のバタンを構成する水平(垂直)セグメントが重なっている場合、その重なりを保持してコンパクションを行なう。また、


PRIORITY 層名1 TO 層名2

は、ATTACHされている層名1と層名2のセグメントに対して、層名1のセグメントに対するデザインルールを層名2に対するものより優先する。

(2) コンパクションの前処理

コンパクションの過程で、一時的に必要となる層(ワク層)を生成できる。例えば、トランジスタのチャネル部は、図5(a)に示すようにゲートバタン(GAT)と拡散領域(PDF、NDF)の論理和(AND)を計算して生成される。また、等電位追跡を行うために、拡散領域(PDF、NDF)からゲートバタン(GAT)を引き、トランジスタのドレイン、ソースに対応するバタンを生成する。このようなバタン演算はバタン生成と同様ユーザが自由に記述できる。

等電位追跡は、Scan-line法[4]を利用して行う。この処理により各バタンに等電位番号が定義される。特に、ワク層に対して等電位番号を伝搬させることもできる。



(a) チャネル部の生成 (b) Y方向制約グラフ
図5 チャネル部の生成とY方向制約グラフ

(3) 制約グラフの作成

各バタンは、水平・垂直セグメントに分解して表現される。ここで、配線は配線幅が与えられ多角形化して扱われる。制約グラフ $G_Y (G_Y)$ は、有向グラフであり、垂直(水平)セグメントを表す頂点とその間のデザインルールを表す有向枝からなる。各有向枝には、デザインルールの種類(最小制約 \leq 、最大制約 \geq 、等号制約 $=$)、デザインルール値に対応するコストが与えられる。以下、-Y方向のコンパクションについて述べる。

垂直方向の制約グラフ $G_Y = (V_Y, E_Y)$ の有向枝 $e \in E_Y$ の始点を $F(e) \in V_Y$ 、終点を $T(e) \in V_Y$ 、コストを $C(e)$ とする。その有向枝の種類に対応して、 $F(e)$ のY座標 $Y(F(e))$ 、 $T(e)$ のY座標 $Y(T(e))$ の間に、

$$Y(F(e)) + C(e) \begin{cases} \leq \\ \geq \\ = \end{cases} Y(T(e)) \quad (*)$$

なる、デザインルールによる制約条件が存在することを示す。この制約グラフ G_Y の作成は、等電位追跡と同様、垂直セグメントを対象として Scan-line 法[4] によって行う。ここで、等号制約は、デザインルール内で等号(EQ)を使用したデザインルールが定義されている場合だけではなく、スルーホール・コンタクトホールを構成するバタン、配線幅、チャネル長、チャネル幅

を固定するための制約にも使われる。トランジスタのチャネル部のY方向制約グラフの例を図5(b)に示す。

(4) 制約グラフの解法

制約グラフ G_Y 内で等号で結ばれている頂点からなる各部分集合に対して、その中の代表頂点を適当に選べば、この部分集合内の制約に矛盾が無い限り、制約(*)を代表頂点間の不等号制約で置換できる。また、最大制約(=)は、有向枝の向きとコストの符号を逆にして最小制約(≤)に置換できる[5]。制約グラフ G_Y はこのように置換されているとする。

この制約グラフの解法は最長路アルゴリズムによる。この制約が、解を持つための必要十分条件は、制約グラフ G_Y 中にコスト正の有向ループが存在しないことである[6]。具体的には、初期値として、セル外枠に対応する頂点のY座標を0と定義し、すべての有向枝 $e \in E_Y$ に対して、

$$Y(F(e)) + C(e) > Y(T(e)) \quad (*)$$

であるとき、

$$Y(T(e)) \leftarrow Y(F(e)) + C(e)$$

と座標値を更新する。ただし、固定したいノードに対してはその固定座標値、他のノードに対しては $-\infty$ を初期値として定義しておく。この処理をすべての有向枝 $e \in E_Y$ に対して、座標値の更新がなくなるまで行う。上記(*)の条件を満たすが、座標値 $Y(T(e))$ が固定であるため、座標値の更新が出来ない場合もありえる。この場合は、正の有向ループが存在する場合と同様、解は存在しないので、関係している有向枝、頂点についての情報を出力する。コンパクション後のバタンは、新たに求まった水平セグメントのY座標から再構成される。

5. セル設計への適用結果と考察

前節までに説明したシンボリック設計手法を実際のマクロセル設計に適用した。マクロセルは、リーフセルと呼ばれる小規模セルを規則的に配置して構成される。このリーフセルをシン

ボリック設計し、指定したデザインルールに従ってバタン生成とコンパクションを実行した。また、従来のビルディングブロック方式レイアウトで使用する標準セルの設計にも適用した。設計したセルの個数は、リーフセル101、標準セル65である。セル内の最大トランジスタ数は104である。

リーフセルの設計例を図6に示す。図6(a)(b)(c)(d)は各々、シンボリック図、バタン生成結果、-Y方向コンパクション結果、更に-X方向コンパクションを行なった結果である。この例の12MIPS程度の計算機による処理時間は表2の通りである。

表2 処理時間(単位 秒)

バタン 生成	コンパクション				
	等電位 追跡	制約グラフ作成		制約グラフを解く	
		-Y方向	-X方向	-Y方向	-X方向
7.8	6.2	120.2	146.5	21.3	20.2

また、この例における制約グラフの規模は表3の通りである。

表3 制約グラフの規模

方向	等号制約を解く前		等号制約を解いた後	
	ノード(N_B)	有向枝(E_B)	ノード(N_A)	有向枝(E_A)
-Y	2162	6147	436	1987
-X	2132	5741	410	1950

等電位追跡は、コンパクションの前処理として1回行なう。制約グラフの作成とそれを解く処理はコンパクション方向毎に繰り返し行なう。また、前処理として、ワークの層を生成するための処理時間が多少かかる。制約グラフの処理時間がコンパクションの大部分を占める。図7に制約グラフ作成時間 T_C と等号制約を解く前の制約グラフのノード数 N_B の関係を示す。また、図8には、制約グラフを解くための処理時間 T_S と等号制約を解いた後の制約グラフの有向枝数 E_A の関係を示す。ほぼ、

$$T_C \propto N_B^{1.4}$$

$$T_S \propto E_A^{1.5}$$

なる関係が実験的に示された。同様に、実験的 増加すると考えられる。
に、

$$E_A \propto N_A, \quad E_B \propto N_B, \quad N_A \propto N_B$$

また、多少分布に広がりがあるが、セル内のト
ランジスタ数 T_r に関して、


$$N_B \propto T_r^{1.2}$$

が成り立つ。したがって、コンパクションの処理
時間は、トランジスタ数の1.6から1.8程度で


標準セルについては、人手設計とほぼ同等な
高密度バタンが得られた。リーフセルについては、表4に示す通り、シンボリック図の修正を含
む数回の試行で人手設計に比較して平均10%程
度の面積増に抑えられた。

6. まとめ


マクロセルのシンボリック設計システムCAME
Lにおけるシンボリック設計手法と、マクロセ
ルを構成するリーフセルへの適用結果について




(a) シンボリック図。



(b) パタン生成結果。



(c) -Y方向コンパクション結果。



(d) -X方向コンパクション結果。
セルのサイズは幅63.0 μm、高さ65.55 μm。

図6 リーフセルのシンボリック設計例。

トランジスタ数30、外部端子数7、ネット数19。




図7 制約グラフ作成の処理時間
と等号制約を解く前のノード数
の関係。




図8 制約グラフを解くための処理
時間と等号制約を解いた後の有向
枝数の関係。

述べた。バタン生成とコンパクションの2段階処理により、プロセス技術の進歩によるデザインルールの変化に容易に対処でき、デザインルール依存性を大幅に軽減できた。

謝辞 本研究を進めるに当って多くの励ましを戴いた須藤常太研究部長ならびに中島孝利、唐津修グループリーダに深く感謝します。また、シンボリック設計手法の実験と改良に多くの助言を戴いた吉村寛、武谷健主幹研究員、丹生和男研究主任に感謝します。

参考文献

- [1] 宮下他:セルおよびマクロセル用シンボリック設計システム: CAMEL, 情報処理学会設計自動化研究会 29-1, pp.1-8, (1985.11.19).
- [2] 尾崎他:ゲートマトリックス設計のための統合シンボリックレイアウトシステム、電子通信学会、回路とシステム研究会、CAS83-212, pp.87-92(1984).
- [3] 西口他:VLSI用設計サポートシステム-レイアウトコンパクタ-(ADULTS-L)、電子通信学会、回路とシステム研究会、CAS83-210, pp.75-80 (1984).
- [4] U. Lauther: An $O(N \log N)$ Algorithm for Boolean Mask Operations, Proc. 18th Design Automation Conf., pp.555-562(1983).
- [5] P. W. Cook: Constraint Solver for Generalized IC Layout, IBM J. RES. DEVELOP. Vol.28, No.5, Sept., pp.581-589 (1984).
- [6] R. E. Tarjan: Data Structures and Network Algorithms, CBMS-NSF Regional Conference Series in Applied Mathematics 44, Society for Industrial and Applied Mathematics, Philadelphia (1983).

表4 リーフセルの人手設計との面積比

セル	トランジスタ数	外部端子数	ネット数	面積比(人手:1)
A	10	8	11	0.88
B	12	8	13	1.00
C	12	9	14	1.00
D	35	13	27	1.15
E	20	7	14	1.01
F	12	6	10	1.13
G	22	9	15	1.05
H	20	10	16	1.09
I	50	19	41	1.11
J	14	7	9	1.25
K	10	6	15	1.13
L	10	10	13	1.13
M	12	5	12	0.93
N	14	4	6	1.07
O	14	4	8	1.07
P	6	5	6	1.04
平均				1.07