

関数分解を用いた FPGA の設計法

笹尾 勤, 岡村康一郎

九州工業大学 情報工学部 電子情報工学科

〒820 飯塚市大字川津 680-4

あらまし一般化した分解理論を用いて、テーブル参照型 FPGA を設計する方法を述べる。FPGA としては、5 入力の LUT(Look-up table) を用いたものを対象とする。主な項目は、1) 一般化した関数分解の定理、2) BDD を用いた関数分解の方法、3) 5 入力 LUT を用いた論理関数の構成方法、4) MCNC ベンチマーク関数を実現した結果を示す。

和文キーワード FPGA, 関数分解, BDD, 対称関数, 論理合成

A Design Method for Field Programmable Gate Arrays using Functional Decomposition.

Tsutomu SASAO and Koichiro OKAMURA

Department of Computer Science and Electronics

Kyushu Institute of Technology

680-4 Kawazu Iizuka, 820, Japan

Abstract A design method of Field Programmable Gate Arrays (FPGAs) by functional decomposition is presented, where FPGAs are consist of 5-input LUT, i.e., table look-up type FPGA. Main subjects are 1) Generalized functional decomposition theory, 2) Decomposition using BDDs; 3) Realization of functions by 5-input LUTs; and 4) Experimental results using MCNC benchmark functions.

英文 key words Field programmable gate array, Functional decomposition, BDD, Symmetric function, Logic synthesis

1 はしがき

Ashenhurst の論理関数分解理論 [1] が発表されてから 35 年以上経た。分解理論はその後多くの研究者によって発展させられ、その研究成果は接点回路網の設計に利用された。しかし、分解理論を LSI の設計に利用し始めたのは最近のことである [19, 7]。

本論文では、古典的な分解理論を一般化し、FPGA 設計に適用することを考察する。古典的な分解理論を大規模回路（ここでは、入力数 $n = 10 \sim 100$ 、出力数 $m = 10 \sim 100$ 程度を考える）の合成に適用する際、次の二つの問題が生じる。

1) 第一の問題は、計算時間とメモリである。入力変数の個数を n とする。可能な分解の個数は、ほぼ、 2^n 個。また、操作すべき分解表の大きさも 2^n となる。従って、 n が大きくなると、必要な計算時間やメモリは指数関数的に増大する。そのため、分解のアルゴリズムを直率にプログラムしたものを計算機で実行するのは、 $n = 10 \sim 15$ 程度が限界である。

2) 第二の問題は、分解の有効性である。古典的な分解理論では、図 1 で示すような回路構造を仮定しており、部分回路 H の出力線は 1 本である。例えば、10 入力 1 出力の関数で、図 1 の回路で実現可能な関数の個数は 2^{95} であり、これは、10 変数関数全体の個数 2^{1024} に比べると極めて少ない。つまり、古典的な分解理論を現在の問題に適用することは非常に困難である。

以上の二つの問題に対して、本論文では以下のようないくつかの解決策を用いる。まず、第一の問題に対しては、分解表を BDD(Binary Decision Diagram)[4] で表現する。BDD を用いると大規模な関数をコンパクトに表現できる場合が多く、分解能率よく実行できる。第二の問題に対しては、図 2 のように、部分回路 H の出力線が複数である回路構造を仮定し、分解理論を一般化する [6, 20]。例えば、10 変数関数で、図 2 の回路構造を考えると、実現可能な関数の個数はおよそ 2^{56} となり、図 1 の構造に比べ回路能力は飛躍的に増大する。

本論文では、一般化した分解理論を用いて、テーブル参照型 FPGA(以下では単に FPGA と略記)を設計する方法を述べる。設計対象は、組合せ論理回路のみを考える。FPGA は、多段論理回路を直接実現でき、設計は FPLA に比べ複雑である [3]。現在、多くのグループが論理設計法を開発中であり、設計法として種々の方法が提案されているが、いずれもまだ未熟である。

2 FPGA とそのモデル

FPGA は、図 3 に示すように、アレイ状に並べた論理ブロックを縦横に走る配線領域で相互接続できるようにしたものである。論理素子は、LUT(Look up table)と呼ばれ、任意の k 変数関数を実現する。 $k = 4 \sim 6$ のもののが多く、LUT と配線はスタティック RAM を用いてプログラムする。実際の論理ブロックは、図 4 のようにかなり複雑で、多出力関数を実現し、フリップ・フロップを含む。配線接続にはトランジションマッピングゲートを用いており、接続時の ON 抵抗が高いため、配線の遅延時間が大きい。繰り返しプログラムでき、システム動作中にもプログラムを変更できるのが大きな特徴である。配線部の

遅延が、論理部の遅延よりも大きくなることが多い。

実際の応用では、論理関数が規定の FPGA に納まればよく、論理段数は短い方がよい。設計の良さを示す評価関数としては、必要なモジュール数と論理段数を用いる。ただし、遅延時間は、配置配線によって大きく変化する。モジュール数と論理段数を同時に減らすのは困難である。実際の FPGA では、配線部分の遅延時間が、論理部分の遅延時間よりも大きくなることが多いので、配置配線には特に配慮が必要である。

FPGA の論理設計は、与えられた論理関数を k 入力の LUT のみを用いて実現する問題として定式化できる。ここで、各 LUT は、任意の k 変数論理関数を実現する。FPGA 設計の基本的方法として、次の三つの方法が知られている。

テクノロジマッピング法 [3]

与えられた論理関数を既存のツールで、AND, OR 等のゲートの多段論理回路に変換し、次に各ゲートを LUT にマッピングする方法である。多段論理回路の各ゲートのファンインが 5 以下の場合には、容易に FPGA に変換できる。現在発表されているツールは、このタイプが最も多い。この方法では、多段論理合成ツールや既存の回路など、既存の資源を利用できる利点があるが、必ずしも最適な回路が得られるわけではない。

論理式分解法 [11, 17]

これは、与えられた論理関数を論理式に変換し、それを、LUT にマッピングする方法である。

関数分解法 [21, 23, 13]

これは、与えられた論理関数を直接 LUT にマッピングする方法であり、本論文でも用いている。論理関数の分解の検出には BDD を利用する。この方法は、最近発表されたばかりなので、まだ実験データが少ないので、入力変数の少ない場合には、他の方法に比べ LUT の少ない回路を生成できる。

3 関数分解による多段論理回路設計 [21]

本節では、一般化した分解理論について述べる。

定義 1 入力変数を $X = (x_1, x_2, \dots, x_n)$ とする。 X の変数の集合を $\{X\}$ で表わす。 $\{X_1\} \cup \{X_2\} = \{X\}$ かつ $\{X_1\} \cap \{X_2\} = \emptyset$ のとき、 $X = (X_1, X_2)$ を X の分割(partition)という。 X の変数の個数を $d(X)$ で表わす。

定義 2 完全記述関数 $f(X)$ 、 X の分割 $X = (X_1, X_2)$ に対して、 2^{n_1} 列 2^{n_2} 行の表で、各行、各列に 2 進符号のラベルをもち、その要素が f の対応する真理値であるような表を、 f の分解表(decomposition chart)という。ここで、 $n_1 = d(X_1), n_2 = d(X_2)$ であり、列、行はそれぞれ n_1, n_2 ビットの全てのパターンを有する。

例 1 表 1 は 5 変数関数の分解表の例である。ただし、 X の分割を $X = (X_1, X_2)$ とし、 $X_1 = (x_1, x_2, x_3), X_2 = (x_4, x_5)$ である。

定義 3 分解表の異なる列パターンの個数を列複雑度(column multiplicity)と呼び μ で表わす。




図 1: 単純な関数分解




図 2: 一般化した関数分解

表 1: 分解表

X_1							
0	0	0	0	1	1	1	1
0	0	1	1	0	0	1	1
0	1	0	1	0	1	0	1
00	0	1	0	0	0	1	1
01	1	1	1	1	1	1	1
10	1	0	1	1	1	0	0
11	0	1	0	0	1	1	0

表 2: 分解表

X_1							
0	0	1	1				
0	1	0	1				
000	0	0	0	1			
001	1	1	1	1			
010	1	1	1	0			
011	0	0	0	1			
100	1	0	1	0			
101	1	1	1	1			
110	0	1	0	1			
111	1	0	1	0			

$\gamma = \min(2^{n_1}, 2^{n_2})/\mu$ を分解の利得といふ。

例 2 表 1 の分解表では, $n_1 = 3$, $n_2 = 2$, $\mu = 2$ である。また, $\gamma = \min(2^3, 2^4)/2 = 8/2 = 4$ である。

列複雑度は、分解表に対して定義され、入力変数の分割 $X = (X_1, X_2)$ に依存する。また、完全記述関数を対象にしているので、分割が決まれば列複雑度は一意的に定まる。

定義 4 分解表で、互いに異なる列パターンが表す論理関数を $\Phi_i(X_2)(i = 0, 1, \dots, \mu - 1)$ とし、関数 $\Phi_i(X_2)$ に対する X_1 の入力の集合が表す論理関数を $\Psi_i(X_1)$ とする。

分解表の定義から、 Ψ_i は、次のような性質を持つ。

$$\Psi_i \cdot \Psi_j = 0 \quad (i \neq j), \quad \bigvee_{i=0}^{p-1} \Psi_i = 1$$

また、関数 $\Phi_i = f(\mid X_1 = \Psi_i)$ と表現できる。ここで、 $f(\mid X_1 = \Psi_i)$ は、関数 f において X_1 の値を Ψ_i のいずれかの最小項に固定したものである。

例 3 表 2 の分解表では、 $X_1 = (x_1, x_2)$, $X_2 = (x_3, x_4, x_5)$ である。また $n_1 = 2$, $n_2 = 3$, $\mu = 3$, $\gamma = \min(2^2, 2^3)/3 = 4/3 = 1.33$ である。

$$\begin{aligned} \Phi_0(X_2) &= \bar{x}_3 \bar{x}_4 x_5 \vee \bar{x}_3 x_4 \bar{x}_5 \vee x_3 \bar{x}_4 \bar{x}_5 \vee x_3 \bar{x}_4 x_5 \vee x_3 x_4 x_5 \\ \Phi_1(X_2) &= \bar{x}_3 \bar{x}_4 x_5 \vee \bar{x}_3 x_4 \bar{x}_5 \vee x_3 \bar{x}_4 x_5 \vee x_3 x_4 x_5 \end{aligned}$$




図 3: FPGA

$$\begin{aligned} \Phi_2(X_2) &= \bar{x}_3 \bar{x}_4 \bar{x}_5 \vee \bar{x}_3 \bar{x}_4 x_5 \vee \bar{x}_3 x_4 \bar{x}_5 \vee x_3 \bar{x}_4 x_5 \vee x_3 x_4 \bar{x}_5 \\ \Psi_0(X_1) &= \bar{x}_1 \bar{x}_2 \vee x_1 \bar{x}_2 \\ \Psi_1(X_1) &= \bar{x}_1 x_2 \\ \Psi_2(X_1) &= x_1 x_2 \end{aligned}$$

定義 5 p 値出力関数 h を、以下のように定義する。

$$h(X_1) = i \Leftrightarrow \Psi_i(X_1) = 1 \quad (i = 0, 1, \dots, p - 1)$$

定義 6 関数 $g(Y) : P \times B^{n_2} \rightarrow B$, $P = \{0, 1, \dots, p - 1\}$, ただし, $f(X) = g(h(X_1), X_2)$ とする。

定義 7 定義 4~6 の関数 f, g, h に対して、 $f(X) = g(h(X_1), X_2)$ を関数 f の分解といふ。 $\gamma > 1$ のとき、この分解は自明でない(non-trivial)といふ。自明でない分解を持つとき、 f は分解可能(decomposable)であるといふ。

古典的な分解では図 1 の回路実現を対象にしており、 $\gamma = 2^{n_1-1}$ のときのみ分解可能である。ここでは、図 2 に対応する分解を考えており、 $\gamma > 1$ ならば分解可能である。また、関数 h を実現する回路 H の出力線は一般に複数である。 $\gamma \geq 2$ のとき、回路 H の出力線は入力線よりも少なくてよい。また、 $1 < \gamma < 2$ のときには、回路 H の出力線数は減らないが、 H の出力には、決して生じない組合せが $2^{n_1} - \mu$ 個存在するようになる。従って、回路 G を設計する際、それらの組合せはドン・トケアとして利用できる。そのため、利得が最大の分割を求めることが重要である。

定理 1 分解 $f(X) = g(h(X_1), X_2)$ の列複雑度が μ のとき、 f は図 2 の回路で実現可能である。ただし、 m_1 は $\mu \leq 2^{m_1}$ となる最小の整数である [6]。

(証明) 定義 4~6 より、 $f(X) = g(h(X_1), X_2)$ となる関数 $g : M \times B^{n_2} \rightarrow B$, および $h : B^{n_1} \rightarrow M$, が存在する。ここで、 $B = \{0, 1\}$, $M = \{0, 1, \dots, \mu - 1\}$, $n_1 = d(X_1)$, $n_2 = d(X_2)$ であり、 μ は列複雑度を示す。回路 H で m_1 個の関数 h_1, h_2, \dots, h_{m_1} を実現可能である。ただし、二進ベクトル $(h_1, h_2, \dots, h_{m_1})$ が M の値を表現するものとする。また、回路 G で関数 g を実現可能である。よって、図 2 の回路で関数 f を実現可能である。(証明終)

例 4 表 2 の分解表について考える。

H と G に対する関数を表 3 と図 5 に示す。列複雑度が 3 なので、 H の出力数は 2 となる。 H は (1,1) となる出力を生じないので、 G を設計する際、この入力はドン・トケアとして利用できる。図 5 では、 \times 印を示した部分がドン・トケアで、これに対する回路を図 6 に示す。




図 4:

表 3: H の関数

x_1	x_2	h	h_1	h_2
0	0	0	0	0
0	1	1	0	1
1	0	2	1	0
1	1	0	0	0

4 BDD を用いた関数分解法 [21]

n 変数関数の分解を検出するために分解表を用いると 2^n の記憶容量が必要である。また、分割の方法は 2^n 通り存在する。そのため、 n が大きい場合には、率直な方法で分解を実行するのが困難である。ここでは、BDD を用いて、分解を検出する方法を示す。

定義 8 ROBDD(Reduced Ordered Binary Decision Diagram) とは完全な二分判定図から、同形な部分グラフと冗長な節点を除去したものである。QROBDD(Quasi-Reduced BDD) とは、根から終端節点に至るどのパスも全ての変数を含み、かつ、同一レベルに同形な部分グラフを含まない BDD である。

定義 9 BDD において、根からある節点までたどり着く条件を表す論理関数をその節点のパス関数という。

補題 1 変数の分割を $X = (X_1, X_2)$ とし、関数 f の QROBDD が図 7 のように二つのブロックに分割されているとする。このとき下部ブロック中にある節点の内、上部ブロックと枝で接続している節点のパス関数を、それぞれ、 $q_i (i = 1, \dots, k)$ とするとき、 $q_i \cdot q_j = 0, \forall q_i = 1$ が成立する。

(証明) n 変数の完全二分判定木を考え、図 7 の形に書く。このとき、 q_1, q_2, \dots, q_k は、 $n_1 = d(X_1)$ 変数の論理最小項を表現する。これは、補題の条件を満足している。この BDD において、同じ関数を表現する部分木を併合するという操作を繰り返しても、この性質は保存される。(証明終)

定理 2 変数の分割を $X = (X_1, X_2)$ とし、関数 f の ROBDD が図 7 のように二つのブロックに分割されているとする。このとき、下部ブロックにある節点の内、上部ブロックと枝で接続している節点数を k とすると、 k は関数分解 $f = g(h(X_1), X_2)$ の列複雑度 μ に等しい。

(証明) ROBDD のかわりに QROBDD を考える。

1) 下部ブロック中の節点で上部ブロックと枝で接続している節点のパス関数を $q_1(X_1), q_2(X_1), \dots, q_k(X_1)$ とする。QROBDD の定義より、 $q_i \cdot q_j = 0 (i, j = 1, 2, \dots, k, i \neq j)$ である。また、 $a, b \in q_i$ なる入力 a, b に対して、 $g(h(a), X_2) = g(h(b), X_2)$ が成立する。これにより $k \leq r$ を得る。

2) n 変数の完全二分判定木を考え、図 7 のように二つに分割する。下部のブロックを縮約して得られる BDD を考える。このとき、下部のブロックの節点のうち、上部のブロックと枝で接続している節点の数を r とすると、列複雑度の定義により、 $r = \mu$ である。この BDD をさらに縮約して得られるものが ROBDD であるが、節点数は増え

ることはない。従って、 $k \leq \mu$ を得る。ROBDD は QROBDD から、冗長な節点を除去したものであるが、二つの BDD の k の値は変わらない。以上より定理を得る。(証明終)。

r は BDD の幅とも呼ばれている [14]。

5 FPGA 設計アルゴリズム

与えられた n 変数関数を最小個の LUT を用いて実現する一般的な方法は知られていない。ここでは、LUT 回路網を関数分解を利用して構成する手法について述べる。また、5 入力 LUT を多数集積した FPGA を用いて、任意の論理関数を実現する方法を考える。

5.1 LUT 回路網の構成法

まず、図 2 で、 H の出力数が 3 以下の場合の関数分解を試みる。これは回路の出力側からの分解である。この分解を可能な限り行なう。残った部分の回路 G に対しては、図 8 のような樹枝状回路構造で実現する。これは回路の入力側からの分解である。この際、出力部の LUT の制御変数は 2 個に制限されている。図 8 の回路では配線が容易であり、遅延時間もさほど大きくならない。

例えば、7 変数関数 $f(x_1, x_2, \dots, x_7)$ が図 8 の回路構造で実現可能であるための条件は、 $f = g(h_1, h_2, h_3, x_1, x_2)$, $h_1 = h_1(x_3, \dots, x_7)$, $h_2 = h_2(x_3, \dots, x_7)$, $h_3 = h_3(x_3, \dots, x_7)$ と表現できることである。そのための必要十分条件は、分解 $f = g(h(x_3, x_4, \dots, x_7), x_1, x_2)$ の列複雑度が 8 以下である。上の条件を満たさない場合でも、変数を適当に置換することによって、列複雑度を 8 以下にできる場合もある。ここでは、5 入力 LUT および 3 入力 LUT を用いて与えられた論理関数を LUT の樹枝状回路網で実現するために、以下の問題を考える。

問題 1 5 入力 LUT および 3 入力 LUT を用いて与えられた論理関数を図 2 の形で分解した後、図 8 のような回路で実現する。関数分解が全く不可能な場合は、与えられた関数 f を $f = (h_0 \bar{x}_2 \vee h_1 x_2) \bar{x}_1 \vee h_2 x_1 \bar{x}_2 \vee h_3 x_1 x_2$ と変形し、図 9 の回路のように 3 入力 LUT と 5 入力 LUT で関数を実現する。ここで、小さなブロックは $g = h_0 \bar{x}_2 \vee h_1 x_2$ を実現するマルチプレクサで 3 入力 LUT で実現できる。また、3 入力 LUT のコストは 5 入力 LUT のコストの半分と仮定する。必要な LUT 数をなるべく少なくてする。

このとき、次のようないくつかの設計方策を用いる。

1. $\mu(i, j) = 2^0 = 1$ のとき、関数は X_1 には依存せず、図 10(a) の回路で実現する。
2. $\mu(i, j) = 2^1 = 2$ のとき、図 10(b) の回路で実現する。
3. $3 \leq \mu(i, j) \leq 2^2 = 4$ のとき、図 10(c) の回路で実現する。
4. $5 \leq \mu(i, j) \leq 2^3 = 8$ のとき、図 10(d) の回路で実現する。
5. $\mu(i, j) \geq 9$ のとき図 10(e) の回路で実現する。

また、開発当初は図 10 に示す通り、 $d(X_2) = 2$ に固定して関数分解を行なった。この段階は、 $n/2$ 程度必要となる。 $d(X_2) = 3$ で $\mu \leq 4$ と分解できるときは制御変数の数を 3 個とする。この方策によって、段階削減をねらう。

(h_1, h_2)				
(x_3, x_4, x_5)	00	01	10	11
000	0	0	\times	1
001	1	1	\times	1
011	0	0	\times	1
010	1	1	\times	0
100	0	1	\times	1
101	1	0	\times	0
111	1	1	\times	1
110	1	0	\times	0


図 5: G に対するマップ

図 6: 表 2 の関数の実現

本手法では、変数の分解順序によって必要な LUT 数が大きくなる。列複雑度の大きい変数から分解を行なうと、LUT 数が増加するので、なるべく列複雑度の小さい変数から分解を行なう。多出力関数の場合、各関数によって同じ変数ペアの列複雑度が異なるのだが、BDD を分割した場合の上部ブロックと枝で接続している接点数を目安とした。

これらの問題を考慮に入れたアルゴリズムを以下に示す。

- アルゴリズム 1**
1. 関数 f が与えられたとき、全ての対 $X_1 = (x_i, x_j)$ に対して列複雑度を求める。列複雑度が 3 以下の対を組み合わせて 5 組 $(i_1, i_2, i_3, i_4, i_5)$ ($1 \leq i_1 < i_2 < i_3 < i_4 < i_5 \leq n$) を作成する。 $X_1 = (x_{i_1}, x_{i_2}, x_{i_3}, x_{i_4}, x_{i_5})$ に対する列複雑度 $\mu(i_1, i_2, i_3, i_4, i_5)$ を求める。最小の列複雑度を μ とする。
 2. $\mu \leq 8$ ならば、 (h_0, h_1, h_2) を新たな変数として、元の関数 f を表現する。3 $\leq \mu \leq 4$ ならば、 (h_0, h_1) を新たな変数として、元の関数 f を表現する。 $\mu = 2$ ならば、 (h_0) を新たな変数として、元の関数 f を表現する。 $\mu = 1$ ならば、 f は X_1 には依存しない。
 3. f に同じ操作を繰り返す。ただし、分解の利得が 4.0 以下の時は分解しない。
 4. 上の分解を行い、残った関数を新たな f とする。
 5. 変数の全ての対 (i, j) ($1 \leq i < j \leq n$) に対する列複雑度 $\mu(i, j)$ を求める。
 6. f の変数の個数を n とする。節点数が n で列複雑度が 8 以下の節点対 (i, j) のみに枝があるようグラフを G とする。それぞれの枝に列複雑度を重みとして持たせる。
 7. G の最大マッチングを求める。
 8. 分解する変数の順序を決める。列複雑度が最小となる変数対 (i, j) が出力部に来るようにする。
 9. 列複雑度に従って、図 10(a)～(e) の実現法を用いる。ただし、(b)～(d) に対しては、2 变数以上の分解を試みる。各列のパターンに対して、 k ビットの二進ベクトルを割り当てる（これを符号割当という）。 h_0, h_1, \dots, h_{k-1} を分解により得られた部分関数とする。
 10. k 個の出力関数 $(h_0, h_1, \dots, h_{k-1})$ をステップ 5 からステップ 9 まで実行し、各部分関数において、依存する変数の個数が 5 以下になれば、その関数に対する分解を停止する。

5.2 部分対称関数の構成法

定義 10 論理関数の変数の部分集合 X_1 において、その内部で変数を置換しても関数が不変のとき、その関数は変数の集合 X_1 において部分対称 (partially symmetric) であるといふ。

補題 2 関数 f が X_1 において部分対称であれば、分解 $f(X) = g(h(X_1), X_2)$ の列複雑度は高々 $n_1 + 1$ である。ここで、 $n_1 = d(X_1)$ である。

実用上重要な演算回路は、部分対称なものが多く、一般化した分解理論が適用できる。

補題 3 関数 f が $f(Y, x_1, x_2) = f(Y, x_2, x_1)$ を満たすとき、 f は図 11 の回路網で実現可能である。




図 7: BDD の分割

定理 3 任意の n 変数対称関数 ($n = 2k + 5$) は図 8 の樹枝状回路網で実現できる。また、LUT は、高々 $\frac{1}{2}(3^{k+1} - 1)$ 個あれば十分である。

(証明) 補題 2 より、対称関数が図 8 の回路網で実現できることは、明らかである。LUT が k 段の樹枝状回路の素子数は $1 + 3^1 + 3^2 + \dots + 3^k$ である。

(証明終)

例 5.9 変数完全対称関数 $SYM9(x_1, x_2, \dots, x_9) = S_{\{3,4,5,6\}}^9$ を 5 入力 LUT を用いて構成してみよう。完全対称関数なので、 $X_1 = (x_1, x_2, x_3, x_4, x_5), X_2 = (x_6, x_7, x_8, x_9)$ と分割した場合の分解表の列複雑度は高々 6 である。従って、図 2 の回路構造で実現できる。たとえば、図 12 の初段で、 $h_1 = S_{\{1,3,5\}}^5, h_2 = S_{\{2,3\}}^5, h_3 = S_{\{4,5\}}^5$ の三つの関数を実現すると、

$$\begin{aligned} SYM9 = & \bar{h}_1 \cdot \bar{h}_2 \cdot \bar{h}_3 \cdot S_{\{3,4\}}^4 \vee \bar{h}_1 \cdot \bar{h}_2 \cdot h_3 \cdot S_{\{2,3,4\}}^4 \\ & \vee \bar{h}_1 \cdot h_2 \cdot \bar{h}_3 \cdot S_{\{1,2,3,4\}}^4 \vee \bar{h}_1 \cdot h_2 \cdot h_3 \cdot S_{\{0,1,2,3\}}^4 \\ & \vee h_1 \cdot \bar{h}_2 \cdot \bar{h}_3 \cdot S_{\{0,1,2\}}^4 \vee h_1 \cdot \bar{h}_2 \cdot h_3 \cdot S_{\{0,1\}}^4 \end{aligned}$$

と表現できる。ここで、 S_A^4 は、変数 (x_6, x_7, x_8, x_9) の対称関数である。従って、SYM9 は図 12 に示すように、7 個の LUT で実現できる。

(例題終)

5.3 多出力関数の実現

多出力関数の場合、各出力関数を独立に実現すると、同じ部分回路が 2 回以上できる場合がある。これを避けるため、以下の手法を用いる。 m 出力関数の出力部を表す m 値の変数を z とする。

$$F(i, x_1, x_2, \dots, x_n) = f_i(x_1, x_2, \dots, x_n) \quad (i = 0, 1, \dots, m-1)$$

なる特性関数 $F(Z, x_1, x_2, \dots, x_n)$ の BDD (図 13) を考える。このようにすると、各出力で、同一の部分関数を共有できる。

6 実験結果

与えられた関数を、第 5 節のアルゴリズム 1 を用いて実現するプログラムを C 言語で開発した。

種々のベンチマーク関数を実現した結果を表 4 に示す。in/out は、それぞれのベンチマークの入出力数を、L は LUT 回路網の段数を、LUTs は 5 入力 LUT の数を表している。計算機は HP9000/720(64MB: メインメモリ) を使用した。また、MIS-PGA2[16], Chortle-d[10] dag-map[25] の結果を示す。

入力数が小さい場合には、他手法と比べて良い結果が得られた。しかし、入力数が大きい場合には、段数と LUT 数のどちらも増える結果となつた。この原因は、図 8 のように同一段の入力を統一したことであろう。こうすると配線が規則的であるといいう利点がある。また、多出力関数を同時に分解するため、アルゴリズム 1 のステップ 1～3 の部分がうまく適用できなかったことも理由の一つである。




図 8: LUT 回路網




図 9: 関数分解不可能な場合の実現法


1. $\mu = 1$ の場合



2. $\mu = 2$ の場合



3. $3 \leq \mu \leq 4$ の場合



4. $5 \leq \mu \leq 8$ の場合



5. $\mu > 8$ の場合




図 10: 列複雑度に対するそれぞれの実現法




図 11: 部分対称関数の実現




図 12: 5 入力 LUT による SYM9 の実現



図 13: m 出力関数の BDD

表 4: 実験結果

関数	in/out	BDDEC		MIS-PGA2		Chortel-d		dag-map	
		L	LUTs	L	LUTs	L	LUT	L	LUT
z4ml	7/4	2	5	2	10	3	20	3	17
misex1	8/7	3	24	2	17	3	25	2	17
vg2	25/8	10	81	4	39	3	54	3	42
5xp1	7/10	2	16	2	21	4	29	3	28
9sym	9/1	3	7	3	7	5	130	5	63
rd84	8/4	3	12	3	13	4	69	4	48
e64	65/65	16	597	5	212	4	356	3	167
apex2	39/3	13	287	6	116	5	165	5	164
al2	10/8	4	42	6	122	8	316	9	199
duke2	22/29	9	423	6	164	4	248	4	195
sao2	10/4	4	51	5	45	4	58		
rd73	7/3	2	7	2	8	4	52		
misex2	25/18	8	58	3	37	2	52		
f51m	8/8	3	16	4	23	5	65		
clip	9/5	3	32	4	54	4	83		
bw	5/28	1	28	1	28				
b9	16/5	7	68	3	47	3	62		

L: LUT 回路網の段数

LUTs: LUT の数

本手法は、比較的簡単なアルゴリズムで設計でき、変数の数が少ない場合には有効であると言える。

7 まとめ

FPGA の設計は、基本回路の構造や評価関数が複雑であり、現在のところ、他の設計法に比べ圧倒的に優れているといいう方法は見つかっていない。従って、多くの設計アルゴリズムで用いられている方法は、種々の手法を組み合わせて回路を構成し、その中から最も適切な回路を選ぶ方法である。また、

1. 従来から研究されている AND-OR の多段回路の合成でさえも、それほど容易ではない。
2. FPGA の論理ブロックは、AND や OR などに比べると大幅に複雑である。
3. 多数の会社が毎年種々の論理構造の FPGA を開発している。

を考えると、高性能な FPGA 設計システムを完成するには、相当な投資と年月が必要であると予測できる。

最後に、本手法のこれからの改善点をあげる。段数を削減するために、多出力関数を個々に分解することを考える。これにより、図 2 のような分解がより多く検出できると推測できる。また、変数の分解順序やコード割り当ての異なる回路を設計し、その中より選択するといった考えも盛り込む。本プログラムでは、ドントケアを活用していない。ドントケアを活用することにより、さらに性能を改善できる。

謝辞

本研究は一部文部省科学研究費による。卒業研究生の北島、井上、波多野君にはプログラムの開発で協力頂いた。また、有益な資料を提供頂いた、カリフォルニア大学 Murgai 氏に深謝する。

参考文献

- [1] R. L. Ashenhurst, "The decomposition of switching functions," in Proceedings of an international symposium on the theory of switching, pp. 74-116, April 1957.
- [2] B. Babba and M. Crastes, "Automatic synthesis on table lookup based PGAs," Euro ASIC'92.
- [3] S. D. Brown, R. J. Francis, J. Rose, and Z. G. Vranesic, *Field Programmable Gate Arrays*, Kluwer Academic Publishers, Boston 1992.
- [4] R. E. Bryant, "Graph-based algorithms for Boolean function manipulation," IEEE Trans. Comput. Vol. C-35, No. 8, Aug. 1986, pp. 677-691.
- [5] J. Cong and Y. Ding, "An optimal technology mapping algorithm for delay optimization in look-up table based FPGA designs," Proc. ICCAD, pp.48-53, 1992.
- [6] H. A. Curtis, *Design of Switching Circuits*, Van Nostand, Princeton, N.J. 1962.
- [7] S. Devadas, A. Wang, A. R. Newton, and A. Sangiovanni-Vincentelli, "Boolean decomposition in multilevel logic optimization," IEEE Journal of Solid-State Circuits, Vol. 24, April 1989, pp. 399-408.
- [8] S. Ercolani and G. De Micheli, "Technology mapping for electrically programmable gate arrays," DAC-28, pp. 234-239, June 1991.
- [9] R. J. Francis, J. Roze, and K. Chung, "Chordtle: A technology mapping for lookup table-based field programmable gate arrays," DAC-27, pp. 613-619, June 1990.
- [10] R. J. Francis, J. Rose, and Z. Vranesic, "Technology mapping of lookup table-based FPGAs for performance," ICCAD-91, pp. 568-571, Nov. 1991.
- [11] R. J. Francis, J. Roze, and Z. Vranesic, "Chordtle-cr: Fast technology mapping for lookup table-based FPGAs," DAC-28, pp. 227-233, June 1991.
- [12] K. Karplus, "Xmap: a technology mapper for table-lookup field-programmable gate arrays," DAC-91, pp. 240-243, June 1991.
- [13] Y-T. Lai, M. Pedram and S. B. K. Vrudhula, "BDD based decomposition of logic functions with application to FPGA synthesis," 30th ACM/IEEE Design Automation Conference, June 1993.
- [14] S. Minato, "Minimum-width method of variable ordering for binary decision diagrams," IEICE Trans. Fundamentals Vol. E-75-A. No. 3, pp. 392-399, March 1992
- [15] R. Murgai, Y. Nishizaki, N. Shenoy, R. Brayton, and A. Sangiovanni-Vincentelli, "Logic synthesis for programmable gate arrays," Proc. DAC27, pp. 620-625, June 1990.
- [16] R. Murgai, N. Shenoy, R. K. Brayton, and A. Sangiovanni-Vincentelli, "Improved logic synthesis algorithms for table look up architectures," ICCAD-91, pp. 564-567, Nov. 1991.
- [17] R. Murgai, N. Shenoy, R. K. Brayton, and A. Sangiovanni-Vincentelli, "Performance directed synthesis for table look up programmable gate arrays," ICCAD-91, pp. 564-567, Nov. 1991.
- [18] 笹尾 勤, "P L A の作り方使い方," 日刊工業新聞社 (1986-05).
- [19] T. Sasao, "Functional decomposition of PLA's," The International Workshop on Logic Synthesis, Research Triangle Park, North Carolina, May. 1987.
- [20] T. Sasao, "Application of multiple-valued logic to a serial decomposition of PLA's," International Symposium on Multiple-Valued Logic, Zangzou, China, pp. 264-271, May 1989.
- [21] T. Sasao, "FPGA design by generalized functional decompositioin," in (Sasao e.d.) *Logic Synthesis and Optimization*, Kluwer Academic Publishers, 1993.
- [22] M-H Tsai, T. T. Hwang, and Y-L Lin, "Technology mapping for field programmable gate arrays using binary decision diagram," *Synthesis And Simulation Meeting and International Interchange*, April 6-8,1992.
- [23] W. Wan and M.A. Perkowski, "A new approach to the decomposition of incompletely specified multi-output functions based on graph coloring and local transformations and its applications to FPGA mapping," Proc. of Euro DAC'92, 1992.
- [24] N-S Woo, "A heuristic method for FPGA technology mapping based on the edge visibility," DAC-91, pp. 248-251, June 1991.
- [25] J. Cong, A. Kahng, and P. Trajmar, "Graph based FPGA technology mapping for delay optimization", In 1st International ACM/SIGDA Workshop on FPGAs, 1992.