

## 詳細配置問題を組み込んだ配線モデル

磯 直行\*

伊藤 誠†

平田富夫\*

\*名古屋大学工学部

†中京大学情報科学部

〒464-01 名古屋市千種区不老町

〒470-03 愛知県豊田市貝津町床立101

E-mail: fmiso@hirata.nuee.nagoya-u.ac.jp

あらし

プリント配線板設計やVLSI設計における配置配線設計は、配置と配線が組合わさった複雑な問題であるため、配置処理と配線処理の2段階に分けて行なわれるのが一般的である。すなわち、配置処理でまず部品の配置を暫定的に決定し、その配置結果に対して配線処理を行なう。そのとき、配線処理でどうしても経路を見つけない配線が残ってしまう場合がある。この場合、配置処理に遡ってやり直すことになる。配置の修正処理は人手により行なわれているのが現状であり、特にプリント配線板設計はVLSI設計に比べて部品形状の種類が多く、配置改善処理の自動化は難しい。本論文は配置改善処理の自動化を目的として、配置処理へのフィードバックを組み込んだ配線モデルを提案する。本モデルでは概略配線結果から得た経路情報を配置処理にフィードバックし配置補正を行なう。

和文キーワード 配置、配線、配置修正、配線モデル

## A Routing Model Combining with the Detailed Placement Problem

Naoyuki ISO\*, Makoto ITO† and Tomio HIRATA\*

\*Faculty of Engineering,  
Nagoya University

†School of Computer and Cognitive Sciences,  
Chukyo University

Furo-cho, Chikusa-ku, Nagoya, Aichi  
464-01 Japan

101 Tokodate, Kaizu-cho, Toyota, Aichi  
470-03 Japan


**Abstract** Layout design of printed wiring board(PWB) and VLSI generally consists of two stages. In the first stage, placement of components is provisionally decided. Then in the next stage, routing is done for this placement. There is often a case in which some wiring demands cannot be satisfied in this routing. In this case, correction of the placement must be done. At present this correction is done by hand. Automatic improvement of placement is difficult especially in PWB design, since, in comparison with VLSI design, it must treat various shapes of components. In this paper, we propose a new routing model combining with the feedback into the correction of placement. In this model, path information resulted from global routing is fed back into the placement process, so that remaining routing pathes can pass through among the components.

英文 key words Placement, Routing, Correction of placement, Routing model

# 1 はじめに

現在、VLSIやプリント配線板における配置配線問題は、最適な配線ができるように部品の位置を決める配置問題と、その結果を用いて電気的な接続を行なう経路を決める配線問題に分離して処理されている。これは配置問題と配線問題のそれぞれが組合せ的な問題であり、それらを同時に取り扱うと非常に膨大な計算量を必要とするためである。そのため、処理を2段階に分け、それぞれに対し発見的な手法を用いて近似解を求めている。配置処理では、力学的モデルを利用した配置手法 [1] などが提案されているが、そこでは配線禁止領域間の近接関係のみに注目して処理を行なっている (図 1(a))。また、配線処理では配線領域の分割から得られる平面グラフ上で概略配線経路を探索する配線手法 [2] [3] などが提案されているが、分割された小領域間の隣接関係のみに注目して行なわれている (図 1(b))。つまり配置処理の段階で一定の評価を行い最適解またはその近似解を見つけ、その配置結果に対して配線処理が行なわれる。

このとき、どのように配線処理を行なっても配線要求のすべてを満足できないことがあり、そのときには配置の修正を行ない、再び配線処理を繰り返さなければならない。この配置の修正は配線処理ですでに得られている配線パターンを考慮する必要があるため、配置処理と配線処理が分離されていると配置修正の自動処理はできない。特にプリント配線板設計においては、VLSI 設計に比べて多くの部品形状を扱わなければならないため、ペア交換法などの自動配置改善手法を使うことができず、人手作業に頼らざるを得ない状況にある。



(a) 配線禁止領域の近接関係のみに注目した配置処理  
(b) 配線領域の隣接関係のみに注目した配線処理 (台形分割)

図 1: これまでの配置配線処理

レイアウトの質を向上させるために配置と配線を大域的に最適化する配置配線同時実行問題の重要性が指摘されていたが [4]、現実的には非常に難しく、これまでのところその方面の研究はほとんどない。本論文は配置配線同時実行問題に関する最初の試みである。

本論文では配置改善処理の自動化を目的として、配置処理へのフィードバックを組み込んだ新しい配線モデルを提案する。本モデルは、すでに部品の位置が概略的に決定されているとき、部品および分割された配線領域の隣接関係を平面グラフで表し、このグラフを平面概略配

線と配置修正に共通して利用することにより配置と配線を同時的に扱う。本論文では、概略配線経路を詳細配線へ変換し、概略配線の経路情報より配置位置を修正する手法を提案する。

以下では、2章で用語の定義を行ない、3章で提案する配線モデルについて説明する。4章、5章でこのモデルを配置および配線問題に適用し、6章で配置修正処理へのフィードバックについて述べる。

## 2 定義

配置配線問題は指定された領域内 (配置配線領域と呼ぶ) に素子や部品を配置し、それらの端子間を結ぶ配線経路を決定する問題である。簡単のためここでは配置配線領域を平面上の有限領域とする。プリント配線板の場合、配置配線領域は配線板の1つの層に相当する。以下、モデルの説明のために用いる用語を定義する。

配置配線領域の中で部品を置いたため配線経路として使うことができない領域を配線禁止領域という。本論文では配線禁止領域を凸多角形とする。配置配線領域から配線禁止領域を除いた領域を配線領域という。接続すべき端子点の位置の集合をネットと呼び、ネットの集合を配線要求と呼ぶ。

概略配置問題 (Global Placement Problem) とは部品の初期配置を概略的に決定する問題である。これは部品の形状を厳密に考慮することなく、部品間を通過すると予測される配線に必要な空間を確保する問題である。詳細配置問題 (Detailed Placement Problem) とは、概略配置の結果をもとに、配線のために必要な空間を確保するように部品の詳細な位置を決定する問題である。ただし部品間の相対的位置関係は変更しないものとする。概略配線問題 (Global Routing Problem) とは、配置配線領域上に部品の詳細位置と配線要求が与えられたとき、配線禁止領域を通らず、また配線どうしが重ならないように配線領域内ですべてのネットの端子点間を結ぶ位相的経路を決定する問題である。ここでは配線は論理的に扱われる。つまり、配線には幅がないものとする。詳細配線問題 (Detailed Routing Problem) とは、概略配線を得られた経路を、ある定まった幅と経路間の間隔を保持する経路として配線パターンを決定する問題である。

以下では、配置配線領域内に部品が概略的に配置されており、配線要求の各ネットは2つの端子点からなり、それらの端子点は配線禁止領域の輪郭線上にあるものとする。

## 3 隣接関係グラフ

本章では提案する配置配線モデルの基本データ構造である隣接関係グラフについて説明する。

隣接関係グラフは配線禁止領域および分割された配線領域の隣接関係を表現するグラフで、詳細配置処理に必

要な配線禁止領域間の隣接関係だけではなく、分割された配線領域を通過する概略配線経路も表現することができる。

以下では、まず配線領域の分割と隣接関係グラフの構成方法について説明し、次にそれを用いた配置配線処理について簡単に説明する。

### 3.1 領域の分割


配線の位相的経路を表現するために配線領域を穴のない小領域に分割する。これまで配線問題解決のために用いられている配線領域の分割方法として台形分割 [2] や三角形分割 [5] があるが、本論文では配線禁止領域の端点を頂点とする三角形分割を採用する。台形分割は配線領域が細長い台形に分割されることがあり、そのような分割された領域の位置や形状を1点で代表させると不都合な場合がある。それに対して三角形分割では比較的形状の揃った分割を得る方法があり、1点でその領域を代表できる。

ここで用いる三角形分割手法はドローネ三角形分割 (Delaunay Triangulation) を拡張した制約つきドローネ三角形分割 (Constrained Delaunay Triangulation) [6] である。ドローネ三角形分割は分割された三角形の形状が細長いものが比較的少なく、指定した2頂点間を結ぶ三角形の辺に沿った経路はその2点間のユークリッド距離の定数倍に抑えることができることが示されている [7]。制約つきドローネ三角形分割は、指定された線分を三角形分割の辺として必ず含むことを制約として付け加えた三角形分割であり、以下のように定義される。

**定義 (制約つきドローネ三角形分割 [6])**  $G$  を直線平面グラフとし、 $T$  を  $G$  の三角形分割とする。 $G$  のすべての枝が  $T$  の枝であり、 $T$  の残りの枝  $e$  に対して次の性質を満たす円  $c$  が存在するとき、 $T$  を  $G$  の制約つきドローネ三角形分割という。

- (i) 辺  $e$  の端点が  $c$  の境界上に存在する。
- (ii)  $G$  の頂点  $v$  が  $c$  の内部にあるとき、それは  $e$  の端点の少なくとも一つから見るができない。(すなわち、 $v$  から  $e$  のそれぞれの端点へ直線線分を描くとき、その直線線分のうち少なくとも一つは  $G$  の辺と交差する)

配線禁止領域の輪郭辺を  $G$  の枝とし、制約つきドロー



(a) 部分領域 (b) 隣接関係グラフ ARG

図 2: 部分領域と隣接関係グラフ

ネ三角形分割アルゴリズムを用いて配線禁止領域内部と配線領域を三角形分割する。次に配線禁止領域内部の三角形辺を取り去り、配線禁止領域をその輪郭辺のみで表現する。以下では分割されてきた三角形領域とともに配線禁止領域も部分領域と呼ぶ (図 2(a))。本論文では図を簡潔にするため、部分領域の外側の三角形分割は省略する。

### 3.2 部分領域間の隣接関係

これまでに提案されている概略配線処理では、分割された配線領域間の隣接関係のみをグラフに表現し、それをもとに概略配線を行なっている。本論文はこのデータ構造を拡張し、配線禁止領域と三角形領域の間の隣接関係をこのグラフに追加する。これにより概略配線の位相的な経路を表現するために用いられる三角形領域間の隣接関係だけでなく、三角形領域を仲介とした配線禁止領域間の位相的な隣接関係も表現することができる。

配線処理および配置処理に共通して利用できる部分領域の隣接関係を表現する隣接関係グラフを以下に定義する。隣接関係グラフ (Adjacency Relation Graph, ARG) は次のような節点集合  $V$  と枝集合  $E$  を持つグラフ  $G = (V, E)$  である。 $V$  は各部分領域の重心位置および各端子点位置に1つづつ割り当てた節点の集合である。 $E$  は部分領域がお互いに辺を共有するときのみ、それらの間を結ぶ枝の集合である。 $E$  には端子点の節点とそれが属す配線禁止領域の重心の節点を結ぶ枝、および端子点の節点とそれが属す三角形領域の節点を結ぶ枝も含むものとする。枝  $e$  の両端の節点間のユークリッド距離を  $W(e)$  と記述する。

ARG は配線領域と配線禁止領域の隣接関係を表現している。領域を通過する配線の仮想配線長として  $W(e)$  が用いられる (図 2(b))。

### 3.3 隣接関係グラフを用いた逐次改善処理

ARG は部分領域どうしの位置関係と配線経路を表現するため、配置問題と配線問題で共通に利用できる。ここでは、ARG を用いた配置配線逐次改善方法について簡単に説明する。詳細は次章以降で解説する。

配置処理と配線処理には密接な関係がある。つまり配置処理を行なうためには何らかの形で配線経路を必要とし、配線処理を行なうためには配置結果を必要とする。よって、配置配線問題解決のためには配置処理と配線処理をより大局的にとらえ、それらをお互いに漸的に最適化することが必要と考えられる。

本モデルでは、概略的な配置の済んだ配置配線領域を入力とし、まず暫定的な初期概略配線経路を発見する。次に、それに基づき配置の改善を行なう。配置改善は ARG を用いた配線禁止領域の移動、つまり部品の移動により行ない、現時点での概略配線経路に対して詳細配線が実現可能なように改善が行なわれる。次にその配置の改善

結果に対して配線処理を行なう。配線処理は概略配線改善と詳細配線の2段階に分けて行なう。概略配線は、現時点での配置に対してARGを用いて配線要求を満足するような概略配線経路の探索を行なう。詳細配線処理を行なったとき、概略配線経路が実際の配線として実現できない場合にはその経路情報を配置改善処理へフィードバックし、配置位置の修正を行なう。これらの処理は共通のARGを用いて改善が得られなくなるまで繰り返される(図3)。

このように、本論文で提案するARGは配線領域と配線禁止領域間の隣接関係を含んでいるため、配置問題と配線問題に共通して利用することができる。




図3: 隣接関係グラフを用いた配置配線処理

## 4 詳細配置

概略的な初期配置処理が終了しているとき、配線要求に対する初期概略配線経路を決定し、その配線が実際に実現できるように配線禁止領域の位置を修正する方法について説明する。これらの処理はARGを利用して行なわれる。

### 4.1 初期概略配線

配置処理では、配線禁止領域間の間隙の大きさを定めるために、そこを通る概略配線経路の数を見積もる必要がある。本論文では、概略配線経路が通ると考えられる三角形領域にラベルをつけ、その配線数を見積もる。初期概略配線では各ネットごとに配線処理を行なうものとする。つまり、注目しているネット以外の配線要求を無視して経路探索が行なわれる。探索された経路は、経路どうしがお互いに交差することもあるが、このあと行なう概略および詳細配線処理で平面配線を実現する。

いま、ネットの2つの端子点 $t_1, t_2$ に対して初期概略配線処理を行なう場合を考える。まず、 $t_1, t_2$ に対応する

ARGの節点 $v_{t_1}, v_{t_2}$ を求める。そして、 $v_{t_1}, v_{t_2}$ を結ぶARG上の最短経路 $P$ を見つける。この最短経路 $P$ を $t_1$ と $t_2$ を結ぶ仮経路と呼ぶ(図4(a))。仮経路 $P$ の節点に対応する部分領域の列は、隣合う部分領域がすべて1辺を共有している。ただし、 $P$ は配線禁止領域に対応する節点も通過しているため、実際に配線可能な概略配線経路ではない。本モデルでは仮経路 $P$ が配線禁止領域を通過する場合、その配線禁止領域の上下または左右の三角形領域にそれぞれ確率 $1/2$ で迂回する経路の一つが概略配線経路 $P'$ であると考えられる。すなわち、 $P$ が通過する配線禁止領域を迂回するいくつかの概略配線経路 $P'$ を仮経路 $P$ が表している。次に、概略配線経路 $P'$ が通ると考えられる三角形領域の節点に次のようなラベルをつける。ラベルはそのネットを識別するIDと数字1または $1/2$ の対である。この数字は $P$ が通る三角形領域には1とし、 $P$ が通る配線禁止領域に隣接した迂回路の三角形領域には $1/2$ とする(図4(b))。




図4: 初期概略配線処理

### 4.2 詳細配置位置の決定

次に暫定的に決定されている配線禁止領域に対して詳細な位置を決定する方法について説明する。配線禁止領域の間にはそこを通る配線数に見あっただけの間隙が必要であり、その詳細は一般に設計規則で定められている。この間隙を確保するために、ここでは水平および垂直方向の制約グラフを作成する。このグラフの枝に配線禁止領域間を通過する配線数の見積りを重みとして付加し、配線禁止領域の詳細な位置を決定する。

まず、各配線禁止領域の水平方向の配置位置を決定する。各配線禁止領域の代表点(重心)の平面座標を $(x_i, y_i)$  ( $i = 1, 2, \dots, n$ ;  $n$ は配線禁止領域数)としたとき、 $x_i$ の小さい配線禁止領域から順に水平方向の制約グラフ(Horizontal Constrained Graph, HCG) $G = (V, E_h)$ を次のようにして作成する。HCGは配線禁止領域の代表点を節点とし、初期配置で $x$ 軸方向に配線禁止領域をそれぞれ自由に平行移動したとき、直接接触する配線禁止領域間に有向枝 $e_h$ を置いたグラフである。 $e_h$ の方向は $x$ 軸正方向とする。また、 $e_h$ には配線禁止領域間を通る配線数 $\rho(e_h)$ を次のように定める。

HCG上の各枝 $e_h$ の両端の節点間を結ぶARG上の最

短経路  $P_s$  を求め、その経路上の節点に付随しているネットのラベルを調べる。 $P_s$  上のラベルの個数を配線数とする。ただし、同一ラベルが複数現れたときは、その同一ラベルの数字がすべて  $1/2$  ならば  $1/2$  とし、ひとつでも  $1$  のものがあれば  $1$  として数える。このように ARG により 2 つの配線禁止領域間を通過できる配線経路数を近似できる。

図 5 は、配線禁止領域 A と B を結ぶ HCG 上の枝が存在しているので、ARG 上で A、B の節点間を結ぶ最短経路に沿ってそれと交差する配線経路の数を調べているところである。最短経路上には 4 つの節点があり、途中の三角形領域に対応する節点のうちひとつの節点にはラベル  $a_1, b_1, c_{1/2}$ 、もうひとつには  $a_1$  が付いている。添字はラベルの数字で、三角形領域を通過すると見積もった配線数である。よって、配線禁止領域 A と B の間を通過する配線経路数  $\rho_{e_h}$  は、a および b の各 1 本ずつと c の  $1/2$  本の合計 2.5 本と見積もる。




図 5: 配線禁止領域間の通過配線数の調査

次に、HCG の各枝  $e_h$  に対応する配線禁止領域間に必要な距離  $l_{e_h}$  を算定する。これは、 $e_h$  に設定された配線禁止領域間の配線数  $\rho_{e_h}$  と  $e_h$  の両端の節点に対応する配線禁止領域の大きさから求めることができる。つまり、配線禁止領域間を概略配線が見積もった本数分だけ通過するために必要な幅と配線禁止領域の節点から配線領域までの幅を加えたものとする。このとき、HCG において  $x$  軸正方向に順に探索したとき、各枝  $e_h$  で求められた  $l_{e_h}$  の和が最大である経路を水平方向のクリティカルパス  $P_h$  と定義する (図 6)。

$P_h$  は配線禁止領域を配置するために必要な水平方向の長さを決定する配線禁止領域の列を表現している。よって、 $P_h$  の各枝に付随した  $l_{e_h}$  の和を  $L_h$  とすると、 $L_h$  は配線要求を満足するために必要な水平方向の長さを表現する。




図 6: クリティカルパス

$L_h$  が与えられた配置配線領域の水平方向の長さを越える場合には、この概略配置のままでは配線を実現できない。 $L_h$  が配置配線領域の長さを越えないときには配線は可能であるが、配線禁止領域が一方に集中している場合には、詳細配線処理を行なうときに領域的な余裕がなくなってしまう。しかし、他方に配線の余裕が存在するので、その余裕を各配線禁止領域間に分配調整し、配線禁止領域の位置を決定する。分配調整は配線禁止領域間の配線数に比例した余裕を配線禁止領域間に分配する。

同様に、垂直方向の制約グラフ VCG (Vertical Constrained Graph) も構成でき、配線禁止領域の垂直 ( $y$  軸) 方向の配置位置を決定することができる。

この制約グラフを用いる方法は配線禁止領域の移動量を直接的に求めることができ、配線禁止領域の詳細配置位置が決定される。

## 5 配線処理

本章では ARG を概略配線処理に利用する方法について説明する。ARG を用いて交差判定と経路探索を行ない、各部分領域の輪郭線に沿った概略配線経路を求めた後、それを詳細配線へ変換する。

### 5.1 概略配線

概略配線経路を決定することは、その配線経路がどの配線禁止領域と隣合うかという位相的な位置関係を決定することである。これまでに提案されているグラフを利用した代表的な経路探索方法の多くは、1 つのネットを決定するごとにグラフを更新する必要があり、そのための計算コストは大きい。本論文で用いた ARG は処理を通じて変更されないため、計算コストが大幅に改善される。

以下、ARG を用いた概略配線処理について説明する。概略配線処理は配線要求の各ネットに対し、順次、配線経路探索を行なう。そして、各ネットの概略配線経路を次のようにして求める。まず、初期概略配線処理で行なったように、2 つの端子点に対応する節点間を結ぶ仮経路  $P$  を ARG を用いて見つける。このとき、 $P$  が表現する概略配線経路  $P'$  は既配線と交差する可能性がある。既配線との交差は ARG 上での仮経路どうしの交差に相当するため、概略配線経路どうしの交差判定は  $P$  の節点に沿って調べることができる。もし概略経路どうしの交差がある場合には、概略配線経路  $P'$  はその障害となる既配線を

避けなければならない。この場合、ARG 上にその既配線を避けるための経路節点を設定する。そしてネットをこの経路節点で2つのネットに分割し、そのそれぞれに対し交差のない仮経路を探索する。

このようにして求められた ARG 上の仮経路を改めて  $P$  と呼ぶ (図 7(a))。この初期概略経路探索の詳細な説明は紙幅の都合で省略する。

次に各ネットに対してそれぞれ求められた仮経路  $P$  を、配線禁止領域を迂回する概略配線経路  $P'$  に変換する。 $P$  の各節点に対応する部分領域の頂点を節点、辺を枝とするグラフを構成し、そのグラフの上でネットの2つの端子間を結ぶ最短経路  $P_L$  を見つけ概略配線経路とする (図 7(b))。この詳細についても省略する。




図 7: 概略配線経路の探索

## 5.2 詳細配線

詳細配線処理の目的は、論理的な配線である概略配線経路を、設計規則を満足する実際の配線パターンへ図形変換することである。

すべてのネットに対する概略配線経路は配線禁止領域に沿っているが、同じ位置に複数の経路が存在する場合がある。このような概略配線経路は論理的に交差していない。よって、概略配線から詳細配線への変換処理は基本的には位置を共用する経路を配線禁止領域に近い側からその隣接する順序に従って配線パターンを決定することになる。このとき、概略配線で論理的に配線可能なネットであっても詳細配線へ変換できず、配線要求が残ってしまうことがある。これは、配置処理で得た暫定的な結果に対して概略配線処理と詳細配線処理を行ったためである。

## 6 配置修正を組み込んだ配線処理

詳細配線を行なうとき、論理的な概略配線経路を変更しなくても、障害となる配線禁止領域を少しだけ移動させれば詳細配線経路を確保できることは多い。そこで、本モデルでは、配線障害が生じた領域に関して配線が可能になるように配置位置の修正を行なう。

配置修正は、詳細配線へ変換するとき不足した領域を広げることである。具体的には、概略配線経路を詳細配線に変換できなかった配線領域の節点について、その節点に付随している通過経路数を、配線できなかった経路数の分だけオフセットとして増やす。これにより、ARG

をもとに構成される制約グラフ HCG、VCG の対応する枝の長さが増え、不足していた配線禁止領域間の間隙をより広く確保するようにフィードバックが行なわれる (図 8)。




図 8: 配線不能領域への通過配線数増加

## 7 おわりに

配置処理と配線処理を同時に扱うことのできる配置配線モデルとして隣接関係グラフ (ARG) を用いた配置配線手法を提案した。ARG を用いることにより、位相的経路を決める前に詳細配置ができ、詳細配線で配線不能のときは配置改善のための情報が ARG を介してフィードバックされる。本モデルを用いることにより配線処理に失敗したときの配置の自動修正が可能になった。これにより、配置処理と配線処理の同時実行の可能性を確認できた。このモデルの有効性を確かめるため、現在、実際のプリント配線板設計に適用している。

**謝辞** 本研究に関し、貴重な御意見を賜りました株式会社日立製作所 オフィスシステム事業部 岩本鉦二副技師長、山田則男 DA 応用設計部長、堅田敏幸主任技師、森山隆志氏、ならびに名古屋大学工学部 稲垣康善教授に感謝いたします。

## 参考文献

- [1] 下平、伊藤, “回路図の素子の自動再配置手法”, 情処研報 DA42-6(1988).
- [2] W. L. Schiele, Th. Kruger, K. M. Just, F. H. Kirsch, “A Gridless Router for Industrial Design Rules”, 27th ACM/IEEE Design Automation Conference, pp.626-631(1990).
- [3] 田中 博、金沢正博、田中秀彦、佐藤政生、大附辰夫, “スケッチ表現に基づく多層配線システム”, 情処研報 DA70-9, pp.63-70(1994).
- [4] 白石洋一, “VLSI レイアウト自動設計アルゴリズムにおける諸問題”, 情処研報 AL19-6, pp.1-8(1991).
- [5] Charles E. Leiserson, F. Miller Maley, “Algorithms for Routing and Testing Routability of Planar VLSI Layouts”, Proc. 17th Annual Symposium on Theory of Computing, pp.69-78(1985).
- [6] L. Paul Chew, “Constrained Delaunay Triangulations”, Algorithmica, 4, pp.97-108(1989).
- [7] David P. Dobkin, Steven J. Friedman, Kenneth J. Supowit, “Delaunay Graphs are Almost as Good as Complete Graph”, Proc. 28th Annual Symposium on Foundations of Computer Science, pp.20-26(1987).