

PCA の LSI 実装とシミュレーション に関する研究

溝田 庄三† 後藤 敏広† 竹本 潤一郎‡
小佐々 武志‡ 柴田 裕一郎‡ 小栗 清‡

†長崎大学大学院 生産科学研究科 電気情報工学専攻

‡長崎大学 工学部 情報システム工学科

〒852-8521 長崎県長崎市文教町 1-14

E-mail: † {mizota,tgoto}@cis.nagasaki-u.ac.jp,

‡ {b698433,b698420,shibata,oguri}@cis.nagasaki-u.ac.jp

概要： PCA (Plastic Cell Architecture) は FPGA(Field Programmable Gate Array)にさらに汎用性を持たせた新しいアーキテクチャである。既に最初の PCA チップは NTT により実装されており、その実現可能性は示されている。我々は既存の PCA にはまだ実装されていない OS の機能などを組み込んだ、より完成度の高い PCA の実現を目指している。本稿では、そのために必要な Verilog-HDL に基づくシミュレーション環境の実装について述べる。また、並行して行っている PCA の可変部のレイアウト設計との連携についても述べる。

キーワード： PCA, FPGA, Verilog-HDL

A Study on LSI Implementation and a Simulation Framework of PCA

Shouzou Mizota †, Toshihiro Goto †, Jun'ichirou Takemoto ‡,
Takeshi Kozasa ‡, Yuichiro Shibata ‡, Kiyoshi Oguri ‡

† Department of Electrical Engineering and Computer Science,
Graduate School of Engineering Science, Nagasaki University

‡ Department of Computer and Information Sciences,
Faculty of Engineering, Nagasaki University

1-14 Bunkyo-machi, Nagasaki, 852-8521, Japan

E-mail: † {mizota,tgoto}@cis.nagasaki-u.ac.jp,

‡ {b698433,b698420,shibata,oguri}@cis.nagasaki-u.ac.jp

Abstract : PCA(Plastic Cell Architecture) is a novel architecture that enhances FPGAs in terms of flexibility and generality. The first implementation of PCA has already been fabricated as real LSI by NTT. Our goal is to implement more highly complete PCA compared to existing one by incorporating functions of a operating system. In this paper, implementation of simulation framework based on Verilog-HDL that is essential for design of a new PCA chip. A data sharing process between the simulation and layout design of a plastic part of PCA is also described.

Key words : PCA, FPGA, Verilog-HDL

1 はじめに

現在様々な LSI が開発、設計されているが、その中でも製造後に布線論理、すなわちハードウェアをプログラムすることができる FPGA(Field Programmable Gate Array)は、ハードウェアが固定的であるという既成概念をくつがえすもので、多くの可能性を持っていると考えられる。

この FPGA の汎用性をさらに増し、よりコンピュータの CPU とメモリの関係に近づけた PCA (Plastic Cell Architecture) についての研究が進められている [1]。この PCA とは、ルーティングネットワークの中にメモリと FPGA をちりばめたアーキテクチャになっており、処理の本質となっているメモリ上のデータ間の加工・転送を、CPU を介せずに FPGA 上の論理回路とルーティングネットワークにより、直接かつ並列的に行うものである。この PCA は PC の CPU に相当する本能部、メモリ部分に相当する可変部よりなっている。

本研究室では既存の PCA よりも集積度が高く、OS 機能も含めたより完成度の高い PCA の作成を目指している。本稿ではその PCA 作成のためのテスト環境として構築した Verilog-HDL による PCA 全体のシミュレーションについて報告する。また、PCA のメモリ部分である可変部のフルカスタム設計との連帯についても述べる。

2 PCA の概要

2.1 基本構造

PCA とは構成可能な可変部、そしてこれを制御する本能部よりなるプラスチックセル (図 1) を 2 次元のメッシュ状に並べたもの (図 2) である。

プラスチックセルの可変部は隣接する可変部と回路を作るために接続され、本能部は隣接する本能部と通信するために接続される。また、本能部と可変部は本能部から可変部を制御するために、本能部が可変部に通信要求を送るために、可変部が本能部に通信要求を送るために接続される [2]。

メモリとプロセッサの組み合わせではプロセッサ (すなわち PCA では本能部) で処理が行われるのに対し、PCA では回路、すなわち可変部にて処理が行われるため、処理を行う部分を動作中に増やす事ができる。




図 1 プラスティックセル




図 2 PCA (Plastic Cell Architecture)

2.2 可変部の構造

プラスチックセルの可変部はさらに 8×8 のメッシュ構造になっており、そのメッシュの単位を基本セルという。この基本セルは隣接する 4 つの基本セルと入力、出力ともに 1 ビットで接続する。この基本セルには 64 ビットの記憶素子でできており、これで 4 つの LUT (Look Up Table) を構成している。この 1 つの LUT は入力 4 ビット、出力 1 ビット (図 3) である。すなわち可変部にはこの LUT に適切な値を

書き込むことにより意味のある回路を構成できる。




図3 PCAの基本セル

2.3 本能部の構造

プラスチックセルの本能部には、独立に動作する5つのステートマシン(入力ポート)があり、これらは図2上でルーティングスイッチを形成するとともに可変部の制御を行う。5つの入力ポートは同一構造でそれぞれ、東西南北あるいは可変部からの要求を受け付け、入力ポートの状態に応じた処理を行う。要求は11種のコマンドで表現され、これらは5ビットでコーディングされている。そのコマンドの一覧を図4に示す。

clear	0b00000	メッセージの最後である
pp_open	0b10000	可変部との接続を開けよ
pp_close	0b10010	可変部との接続を閉じよ
config_in	0b10110	構成データを入力せよ
config_out	0b10100	構成データを出力せよ
coci	0b10101	コピーメッセージの出力
west	0b11000	以後のデータを西へ
north	0b11001	以後のデータを北へ
east	0b11010	以後のデータを東へ
south	0b11011	以後のデータを南へ
pp_out	0b11100	以後のデータを可変部へ

図4 コマンド一覧

2.4 コマンド

● 経路の設定と開放

11種のコマンドのうち west コマンド, north コマンド, east コマンド, south コマンド, pp_out コマンドは経路を設定するためのコマンドで、入力ポートはこれらのコマンドを初期状態で受け取ると、これらのコマンドを消費するとともに後続のデータを指定された向きへ転送する、すなわちシフトレジスタと

なるように設定される。clear コマンドは、その入力ポートでは消費されずに経路設定された方向に伝播されて、次々とシフトレジスタを構成していた入力ポートの初期化を行う。

● 回路やデータの書き込み

config_in コマンドを受け取ると、入力ポートはこれを消費したのち、後続のデータ、4ビットを1語として1024語を、可変部の記憶素子に書き込み、初期状態へ戻る。config_in コマンドと経路設定コマンドを組み合わせることで複数のプラスチックセルの可変部にデータを記憶させることができる。

● データの読み出し

config_out コマンドを受け取ると、これを消費するとともに config_out コマンドを受け付けたことを記憶する。この記憶は clear コマンドを受け付けたときの動作にのみ影響を与える。通常であれば clear コマンドを経路設定された方向へ転送して初期状態へ戻るが、config_out コマンドを受け付けた記憶がある場合には、まず可変部の記憶を経路設定された方向へ送り出してから clear コマンドを転送し初期状態へ戻る。

● 回路の動作開始と停止

pp_open コマンドは config_in コマンドで書き込んだ回路にリセット信号を送り回路の初期化を行う。その後本能部と可変部の回路との接続を行う。pp_close コマンドは本能部と可変部の回路との接続を切断する。

● 可変部のコピーコマンド

coci コマンドは config_out コマンド同様 clear コマンドを受け付けた時の動作にのみ影響を与える。coci コマンドを受け付けた記憶がある場合に clear コマンドを受け付けると ci コマンドを経路設定された方向へ送り出す。その後可変部のデータを経路設定された方向へ送り、さらに自身を経路設定した経路コマンドを送る。こうして可変部のコピーを作ることができる。そして最後に clear コマンドを送り初期状態へ戻る。

3 PCA のシミュレーション環境の構築

PCA は非同期回路であり、PCA の本能部及び可変部のシミュレーション環境は全て Verilog-HDL を用いて設計した。

3.1 プラスティックセルの Verilog モデルの実装

今回は、図 5 に示す構造を持つプラスチックセルの Verilog モデルを実装した。1つのプラスチックセルは5つの入力ポートと5つの出力ポート及び LUT, arbiter, or 回路で構成されている。5つの入力ポートから各方向へ向かう配線は出力ポートでまとめられ隣接の入力ポートに接続している。LUT は PCA の可変部にあたる部分で 4096 ビットの記憶素子を持っており、この記憶素子に適切な値を書き込むことによって意味のある回路として構成される。入力ポートでは同時に実行されるコマンドが競合することがあり、その場合、待たされるコマンドが発生する。このためコマンド、データの受付はハンドシェイクで制御される。また入力ポート、出力ポートには arbiter が接続されており、入力ポートが arbiter に対してその出力ポートを使用して良いか、また LUT を使用して良いかの要求を出し出力ポートと LUT の使用の制御を行っている。このため1つの in_port が複数の out_port へ接続されることも、1つの out_port が複数の in_port へ接続されることもない。今回の設計では c 素子や and 回路などの回路は Verilog の動作記述で設計しているがそれ以外は構造記述での設計となっている。今回のプラスチックセルの Verilog 記述は本能部は 1837 行、可変部は 570 行の記述となった。

3.2 可変部への回路の書き込み

まず本能部で config_in コマンドを受けつけ、後続の回路の構成データ、つまり 4 ビットを 1 語として 1024 語を、可変部の記憶素子に書き込み、最後に pp_open コマンドを受けつけることにより書き込んだ回路にリセット信号を送って初期化を行い本能部

と可変部の回路接続を行う。また可変部には回路を構成するデータだけではなく任意のデータを記憶させることにより、メモリとして使用することもできる。

今回は NTT より支給されたより抽象度の高い PCASIM という設計・シミュレーションツールを用いて設計した自己増殖する biosome 回路を Verilog のシミュレータ上で書き込みを行い動作確認を行った。この時 PCASIM により作られた回路データ(cir ファイル)を Verilog のシミュレータ上で読み込ませるためにはファイルの形式を変換する必要がある。その変換は図 6 のようになり、この変換をするためのプログラムは C 言語を用いて作成した。




図5 プラスティックセルの構造

0 0 0 0 cccc	10000
1 0 cccc 0 0 f0f0	10000
2 0 f0f0 f0f0 cccc 0	10000
3 0 f0f0 0 cccc aaaa	10000
4 0 f0f0 0 cccc aaaa	11100
5 0 f0f0 0 cccc aaaa	11100
6 0 f0f0 aaaa cccc aaaa	11100
	11100
	10000
	10000

変換
→

図6 cir ファイルの変換

3.3 テストフィクスチャの記述

可変部に biosome 回路を書き込み動作確認をするために図7のようにテストフィクスチャを記述した。まずリセット信号を与え、その後変換した biosome の cir ファイルのデータを読み込ませ、書き込みを行うと言った記述となっている。この時読み込む cir ファイルの先頭には書き込みのための ci コマンドと後尾には本能部と可変部の回路接続のための open コマンドのデータを記述している。

3.4 シミュレーション結果

ci コマンドを実行し biosome 回路が書き込まれた後 pp_open コマンドが実行されると biosome 回路は自己増殖を行うため、自ら本能部に coci コマンドを出力した後 esat コマンド、clear コマンドを出力していることが確認できた。これは PCASIM のシミュレーション結果と同じものとなった。また今回のシミュレーションは Verilog モデルでは CPU は UltraSPARC-IIi×1, 周波数 440MHz, メモリ 1G, OS は Solaris8 を用いてシミュレーションを行った。PCASIM の方は CPU は Athron, 周波数 1G, メモリ 128M, OS は Windows Me を用いてシミュレーションを行った。この場合 biosome 回路を書き込むのに Verilog モデルでは 5分 44 秒かかるのに対し PCASIM では 0.26 秒かかった。

```

initial begin
    rst <= 1'b0;
    s_req.j <= 1'b0;
    s_data.j <= 5'b00000;

    #1000
    rst <= 1'b1;
    #1000
    rst <= 1'b0;

    $readmemb("biosome.cir", pattern);
    for( i=0; i<4000; i=i+1 ) begin
        pat=pattern[i];

        #14000
                s_data.j <= pat[4:0];
        #500
                s_req.j <= "s_req.j";
        #1000
                s_req.i <= "s_req.j";

    end

    $shm_close();
    $finish;

```

図7 テストフィクスチャの例

4 レイアウト設計との連帯

PCAの可変部は前述のように8×8のメッシュ構造に、そしてそのメッシュ状に並んだ構成を持つ。各基本セルは4つのLUTよりなっており、それぞれのLUTは16ワード×1ビット、すなわち4入力1出力のメモリとなっている(図3)。




図8 製作の流れ

このLUTの部分は、集積度を上げるために図8に示す手順によってフルカスタム設計を行っている。現在のところ、LUT基本メモリセルのレイアウトが終了しており、SPICEによる遅延評価も行っている。今後この遅延情報を Verilog 側にバックアノテーションすることにより、より正確なチップの動作を検証できる環境を構築する必要がある。このためレイアウトからの遅延抽出と Verilog へのアノテーションを自動化する仕組みについて検討している。




図9 LUTのレイアウト

5 まとめと今後の予定

Verilog のシミュレーション環境を構築し，NTT による PCA レイアウトエディタである PCASE で作成した回路を Verilog のシミュレータ上で動作確認させることができるようになった。

今後は，今回構築した Verilog のシミュレーション環境では構造記述の部分が多いためその部分を動作記述に変え，コマンドが増えた場合などにも簡単に対処できるよう全体をよりコンパクト化する。

また，LUT のレイアウト設計が完成し次第遅延情報等のデータを Verilog シミュレータにフィードバックし，より繊細な評価が行えるようにしていく予定である。

参考文献

- [1] 小栗清. 布線論理による新しい汎用
情報処理アーキテクチャ PCA. January
2000/Vol.32,NO1/bit

- [2] 永見康一, 塩澤恒道, 小栗清. 自律
再構成可能アーキテクチャ. 情処研報 Vol.98,
NO.10 (98-DA-87), pp. 17-24, 情報処理学会
研究報告 1998 年 1 月