

Java 言語を使ったプロセッサのサイクルアキュレイト・モデリング

嶋 正利[†] 篠崎 新[†] 佐藤 格[†]

[†] 会津大学コンピュータ理工学部 〒965-8580 福島県会津若松市一箕町鶴賀

E-mail: [†] (shima, m5061114, m5061112)@u-aizu.ac.jp

あらまし

本論文では、論理構成に近いモデリングとトップダウン設計に適した、Java 言語を使用したサイクルアキュレイト・プロセッサ・モデルのモデリング手法を提案する。本研究では、以前開発した 5 段のパイプライン・プロセッサの RTL モデルと同一の論理構造を採用し、オブジェクト指向言語である Java 言語を使用してモデルの構築を行う。モデリング時に生じるモジュール間の依存関係やモデルの階層構造に適したモデリングルールを導入し、Java 言語のオブジェクト指向性を使った論理構成に近いモデリングを行い、Java 言語のモデリング言語としての適用性を評価する。PC 上でプロセッサ・モデルの動作検証を行い、シミュレーション結果を報告し、Java 言語のモデリング言語としての有用性を示す。

キーワード プロセッサ、プロセッサモデリング、サイクルアキュレイトモデル、Java 言語

Cycle-Accurate Processor Modeling Written in Java Language

Masatoshi SHIMA[†] Arata SHINOZAKI[†] and Tadashi SATO[†]

[†] Faculty of Computer Science and Engineering, University of Aizu, Tsuruga Ikki-machi, Aizuwakamatsu-City, Fukushima 965-8580 Japan

E-mail: [†] (shima, m5061114, m5061112)@u-aizu.ac.jp

Abstract

This paper proposes a modeling methodology for a cycle-accurate processor model, written in Java Language, suitable for top-down development and modeling close to the logical structure of a processor. In this research, the same logical structure used for a previously developed RTL model of five-stage pipelined processor is adopted, and the processor model is designed in Java Language, which is an object-oriented language. First, modeling rules suitable for the hierarchy of the model and the dependency among modules triggered by the modeling description are introduced. Then, the processor model is designed, focusing on the object-orientation of Java Language. Finally, the suitability of Java Language as a modeling language is evaluated. The function of this processor model is validated on a PC. The result of simulation shows the effectiveness of Java Language as a modeling language.

Keyword Processor, Processor Modeling, Cycle-Accurate Model, Java Language

1. はじめに

プロセッサのモデルを作成し、シミュレーションすることにより、プロセッサの機能検証と性能評価を行うことが可能である。モデルにはシステムの検証を行う RTL モデル、応用プログラムの検証を行うサイクルアキュレイトモデル[1][2]、アルゴリズムの検証を行う命令モデルがある。ハードウェア記述言語で記述した RTL モデルはハードウェアに忠実な検証が可能であるが、RTL シミュレーションでは結果を波形表示するため、検証に要する時間が非常に長く、応用プログラムの検証が難しい。一方、SOC (System-On-a Chip) 時代に向け、アプリケーションに特化したプロセッサ指

向が強まり、数十万から数百万クロックを必要とする検証の頻度が高くなっている。そのため、RTL モデルと完全に等価で、ハードウェアに忠実かつ高速な検証が可能なサイクルアキュレイトモデルが必要となる。

サイクルアキュレイトモデルの記述には、ハードウェア・コンポーネントとオブジェクトを一对一で記述可能な、オブジェクト指向言語が最適である。現在、主流のオブジェクト指向言語は C++ と Java である。実行速度を重視したモデルには、コンパイラによって最適化されたオブジェクト指向言語である C++ が広範囲に用いられている。

本論文では、サイクルアキュレイトモデルの記述言

語として Java 言語を提案する[3]。Java 言語を採用するのは、性能ではなく、開発効率と論理の明確性を重視するためである。Java 言語の有用性[4][5]を二つ示す。一つは、Java 言語にはガーベジコレクション、ポインタの削除などの機構があり、C++より利便性に優れ、プログラミング効率が大幅に向上している。二つ目は、Java 言語は C++よりもオブジェクト指向性が強い。

本研究では、Java 言語を使ってサイクルアキュレイト・プロセッサ・モデルを構築し、モデルの動作検証と性能評価を行い、Java 言語のモデリング言語としての有用性を検討する。プロセッサには、システムへの組み込みを前提に、IF、ID、EX、MA、WB の 5 ステージで構成するパイプライン・プロセッサを、命令セットには MIPS 整数命令を採用する。各ユニットはデータパス本体部と制御本体部で構成する。データパス本体部はレジスタ、マルチプレクサ、演算器、シフタなどのコンポーネントから構成する。制御本体部はデータパスと同様の論理コンポーネントと新規に開発した真理値表セルライブラリ[6]を使った主制御部で構成する。

本論文ではプロセッサを例に挙げ、Java 言語の持つオブジェクト指向性を使って、論理構成により近いモデリング手法を提案する。はじめにモデリングの標準化を行う 3 つのモデリングルールについて述べる。第 2 章ではモデルに時間の概念を導入し、RTL モデルとの互換性を保持する信号やレジスタのネーミングルールの定義について述べ、第 3 章で Java 言語の記述とハードウェア・コンポーネントの対応付けと、ハードウェアの階層構造の実現について述べ、第 4 章ではモデルの抽象度を高める抽象クラスを用いた、基本クラスの導入による、機能と実装の分離について述べる。第 5 章ではモデリングルールを用いて実装したモデルの開発について述べる。第 6 章ではプロセッサ全体の実装について述べる。第 7 章では実装したモデルのシミュレーション結果を報告し、評価について述べる。

2. ネーミングルールの定義

各クロックでプロセッサが実行する機能、信号、レジスタ、演算結果の詳細な検討を行うため、クロック・サイクル精度を必要とするサイクルアキュレイトモデルでは時間の概念が必要である。モデリングには時間の概念がない Java 言語などの高級言語を用いるため、各クロック・サイクルを一回のループに対応付けてモデリングを行い、時間の概念を導入する。各ループでは、機能を構成するすべてのコンポーネントを逐次的に実行するため、相互のコンポーネントの依存関係に起因した実行順序の制約を考慮し、時間の概念を明確にする、ハードウェア・コンポーネントと等価なモデリングを行うネーミングルールを定義した。

表 1. モデルのネーミングルール

名前	対象となる要素
修飾子なし	そのクロックで使用するレジスタとフリップフロップ出力信号。同一クロック内では、すべてのコンポーネントにおいて使用できる。
next_	次のクロックで使用するレジスタとフリップフロップ出力信号。次のクロックに実行が遷移する、ループ終了直前に、修飾子のない信号へ代入する。
thru_	レジスタとフリップフロップ出力以外の通常の出力信号。実行順序に依存し、実行順序を遡って用いることはできない。
_int	モジュール内部で帰納的に用いる信号。
my***Reg	レジスタ自体を指す。信号とレジスタを区別する。
my***FF	フリップフロップ自体を指す。

ネーミングルールを表 1 に示す。信号やレジスタなど、各コンポーネントの名称は以前開発した RTL モデルと互換性を保持した。通常の出力には thru_ という接頭辞を、レジスタ自身には my という接頭辞と Reg という接尾辞をそれぞれ RTL モデル上の名前に付加する。レジスタに格納する値のネーミングは特に重要である。格納した値を次のクロックで使用するレジスタ出力は、next_ という接頭辞を付加して区別する。




図 1. ネーミングルールと実行順序

信号の受け渡しの様子と実行順序を図 1 に示す。マルチプレクサとレジスタで構成する二つのモジュールに対応したクラス A と B を宣言する。マルチプレクサによって選択された信号は通常の信号 (thru_信号) とする (①)。同一の信号をクラスの内部と外部両方で使用する場合に、配列として値を出力する外部信号と区別し、整数値として送信する内部信号に _int という接尾辞をつける (②)。レジスタ (③) に格納した値は次のクロックで使用する信号 (next_信号) として発行する (④)。すべてのコンポーネントを逐次処理し、ループを終了すると、next_信号を修飾子のないレジスタ出力へ代入して、レジスタ出力の更新を行う (⑤)。レジスタ出力は次の更新まで値を変更しないため、実行順序

基本クラスの導入によって、C++モデルで曖昧であった機能と実装の分離が容易となる。基本クラスを使って、設計すべき対象とリソースの定義と割り当てを行い、ハードウェア・アーキテクチャの設計を行う。本体部クラスではアーキテクチャの実装を行う。

ある主制御部は別のクラスで実装するため、そのクラスのインスタンスを作成し、インスタンスを介して execute メソッドを実行する(⑤)。

データバス部の記述は言語への依存度が低い。Java による記述も HDL 言語による記述と同様に、レジスタには if 文(⑥)を用い、マルチプレクサには switch 文(⑦)を用いて記述した。レジスタ出力の更新は execute メソッドの末尾で行う(⑧)。

```
public class IFControl extends IFControlInit{ ①
//コンストラクタ 各フィールドの領域を確保する
public IFControl(){
//outputとしてわたすフィールドの領域確保 ②
thru_if_storenextinst = new short[1];
thru_if_selirin = new short[1];
thru_if_storeir = new short[1];
//モジュールインスタンスの領域確保 ③
if_main_control = new IFMainControl();
}
//IFControlの実行メソッド本体 ④
public void executeIFControl(short clock, //入力
short[] next_if_brendp) //出力
{
//if_main_controlの実行
if_main_control.executeIFMainControl( reset, //入力
//中略
thru_if_storenpc ); //出力 ⑤
//if_nextinst_regに相当する部分 ⑥
if(thru_if_storenextinst[0] == 1){
myIFNextinstReg = thru_ifbus_data;
next_if_nextinst = myIFNextinstReg;
}
//if_irin_muxに相当する部分 ⑦
switch(thru_if_selirin[0]){
case 0: thru_if_irin = thru_ifbus_data; break;
case 1: thru_if_irin = if_nextinst; break;
default: break;
}
//if_ir_regに相当する部分 ⑧
if(thru_if_storeir[0] == 1){
myIFIrReg = thru_if_irin;
next_if_ir[0] = myIFIrReg;
}
//レジスタ出力の値を更新 ⑧
if_nextinst = next_if_nextinst;
}
```

図5. 本体部クラスの記述例

主制御部には真理値表セルライブラリを使用する。主制御部では、他のモジュールと同様に入力を受け付け、真理値表の評価を行うクラスのメソッドへ入力値と真理値表のデータやサイズ情報を渡す。真理値表と入力値の比較を行いヒットした行の出力値を返す。ヒットした行が複数ある場合は出力値の論理和を出力する。

6. プロセッサ・モデルの実現

各ユニットの実行順序と信号やデータの流れを図6に示す。数字は実行順序を表す。各ユニット間のインタフェースとしてパイプライン・レジスタを設けた。データバス本体部には演算のオペランドなど各種データ用、制御本体部にはマイクロ命令用のパイプライン・レジスタを設けた。制御本体部は、マイクロ命令を発行する準備が整うとマイクロ命令実行開始許可信号(Ready 信号)と共に、マイクロ命令を後続ユニットの制御本体部へ発行する。これらのパイプライン・レ

ジスタに格納した値は実行順序に依存しないので、IFユニットからWBユニットへ処理を行うことができる。後続のユニットから先行するユニットに向かってフィードバックする信号やデータは通常出力(thru_信号)として扱う。従って、5つのユニットを用いて構成したプロセッサではWBユニットから実行を開始し、IFユニットで実行を終了させる。




図6. プロセッサ内の各ユニットの実行順序




図7. EXユニットの実行順序

ライトバック(WB)以外のユニットはデータバス本体部と制御本体部で構成した。原則として、制御本体部で生成した信号をデータバス本体部へ発行し、データバス本体部の処理を行う。受け渡す信号の種類と実行順序によって原則が適用できない場合は、実行順序にあわせて分割した複数のメソッドを作成し、実行順序に応じて、上位モジュールのクラスから各メソッドを呼び出した。各メソッドはデータバス本体部や制御本体部などのクラスに属し、ハードウェア・コンポーネントとの対応を保持した。

分割したメソッドの例としてEXユニットの execute メソッドと実行順序を図7に示す。EXユニットは、条

件比較、フォワーディング、シフト、ALUなどで構成するデータバス本体部と、主制御部、各種制御信号生成部、ブース論理、オーバーフロー・フリップフロップなどで構成する制御本体部の2つで構成した。

主制御部で比較結果を使用するため、データのフォワーディングと、条件分岐時の条件比較を先行して実行する必要がある(①)。主制御部での制御が確定すると、データバス本体部へ制御信号を発行する(②)。次に、シフトとALUでの処理を行う(③)。最後にALUで生成したオーバーフローやアドレス情報を用いて、オーバーフロー検出信号を格納し、次段へのマイクロ命令を生成する(④)。EXユニットのクラスから①～④のメソッドを逐次呼び出し、実行する。①と③のメソッドはデータバス本体部のクラスに、②と④のメソッドは制御本体部のクラスに記述し、ハードウェア・コンポーネントとの対応を保った。

例外的に、プロセッサのクラス内に記述したIFユニットとMAユニットからメモリサイクル開始信号を発行するメソッドは、プロセッサの各ユニットに先立って実行する。メモリサイクルの開始信号をループの先頭で発行して、メモリサイクルを開始し、最終的にプロセッサで入力データを処理する。

データバスは双方向であるため、モデリングは入力と出力の2つのバスに分割して行った。入力データの制御はバスリソルバを設けて行った。プロセッサからのデータ出力は直接出力する。内部データ用SRAMやBIU(Bus Interface Unit)からプロセッサへの入力データは、ドライブ情報を付加してバスリソルバに発行し、ドライブ情報を使用して選択したデータを、入力データとしてプロセッサへ送出した。

7. 評価

本論文では、オブジェクト指向性を持つJava言語を用いて、論理構成に近い、サイクルアキュレイトモデルのモデリング手法を提案した。

ユニット毎の5つのモデルとプロセッサ・モデルに対してテストベンチを作成し、テキストベースで動作検証を行った。開発したサイクルアキュレイト・プロセッサモデルのシミュレーション性能を表2に示す。1GHzのPCを使用して、1,746クロック/秒の性能を得た。330MHzのワークステーション上で動作させたRTLシステムモデルに対して約2桁の性能向上が見られる。以前開発したC++モデルと比較すると動作性能は約1/5となるが十分に実用的な性能を示した。

ネーミング、階層構造の記述、基本クラスに関する3つのモデリングルールの導入により、モデリングを一般化し、Java言語のトップダウン設計への適用性を示した。Java言語のオブジェクト指向性を生かした、

基本クラスによる機能と実装の分離により、論理構成に忠実なモデリングを行い、Java言語のモデリング言語としての有用性を示した。

表2. サイクルアキュレイトモデルの性能
(clocks/sec)

	PC	WS
プロセッサ型名	Pentium III	UltraSparc III
動作周波数(MHz)	1,000	330
主メモリ容量(MB)	512	256
プロセッサ・モデル	1,746	
RTLシステムモデル		9

8. おわりに

Java言語によるモデルは性能の低さが指摘されていたが、プロセッサ・モデルでは1GHzのPCで1,746クロック/秒の性能を得た。実用に十分な性能に、論理構成に近いモデリングやプログラミング時の生産性、簡潔な論理構造を加味すると、Java言語は開発効率に優れ、モデリングに適した言語である。

モデリングルールの確立により、モデルの記述を統一し、メモリや、システムバス、BIU(Bus Interface Unit)を含んだシステム・モデルへの拡張が容易となる。SwingなどのGUIコンポーネントが充実したJava言語のライブラリを使用すれば、GUIを搭載したシステム・モデル実現への道が開け、Java言語のみを使用して、システム・モデルのシミュレーション効率の向上が可能となる。

文 献

- [1] Maturana, G., Ball, J. L., Gee, J., Iyer, A. and O'Conner, J.: Incas: A Cycle Accurate Model of UltraSparc, Proc. 1995 International Conference Computer Design, pp. 130-135, 1995.
- [2] Hangal, S., and O'Conner, M.: Performance Analysis and Validation of The PicoJava Processor, IEEE Micro, pp.66-72 May-June, 1999.
- [3] 嶋正利, 大田優, 篠崎新, 伊藤和哉, "Java言語を使ったサイクルアキュレイト・プロセッサ・モデリング," 電気関係学会東北支部連合大会・講演論文集, p.125, 2002年8月
- [4] 結城 浩, "Java 言語プログラミングレッスン(上・下)," ソフトバンク パブリッシング, 東京, 1999.
- [5] James Gosling, Bill Joy, Guy Steele, Gilad Bracha, 村上雅章 訳 "Java™言語仕様 第2版," ピアソンエジュケーション, 東京, 2000.
- [6] 伊藤和哉, 篠崎新, 大田優, 嶋正利, "Development of Truth Table Cell Library Suitable for the Logic Design of a Control Block," 電気関係学会東北支部連合大会・講演論文集, p.21, 2002年8月