

## スペクトラムシェーピング法を用いた D 級増幅器

安田 彰<sup>†</sup> 木村 隆<sup>‡</sup> 落合 興一郎<sup>†</sup> 濱崎 利彦<sup>‡</sup>

† 法政大学工学部 〒184-8584 東京都小金井市梶野町 3-7-2

‡ 日本テキサス・インスツルメンツ 〒243-0036 神奈川県厚木市長谷 422-1

E-mail: <sup>†</sup>yasuda@hosei.ac.jp, <sup>‡</sup>kimura\_takashi@ti.com

あらまし 本論文では、スペクトラムシェーピングを用いた D 級増幅器を提案する。本方式は、スペクトラムシェーピングにより帯域外雑音のピークレベルを低減し、独立に設計された無線通信機器に対しても障害の改善を可能とするものである。試作したテストチップでは、従来の D 級増幅器に対して帯域外雑音のピークレベルが 15dB 低減された。また、THD および SNR の測定値はそれぞれ 0.2% および 102dB であった。このテストチップは、2V 単一電源で動作可能である。

**キーワード** Class-D, Amplifier, spectrum shaping, Audio

## A class-D amplifier using a spectrum shaping technique

Akira Yasuda<sup>†</sup> Takashi Kimura<sup>‡</sup> Koichiro Ochiai<sup>†</sup> and Toshihiko Hamasaki<sup>‡</sup>

† Faculty of Engineering, Hosei University 3-7-2, Kajino-cho, Koganei-shi, Tokyo, 184-8584, Japan

‡ DCES Analog Design Department, Texas Instruments Japan Inc. 422-1, Hase, Atsugi, Kanagawa 243-0036, Japan

E-mail: <sup>†</sup>yasuda@k.hosei.ac.jp, <sup>‡</sup>kimura\_takashi@ti.com

**Abstract** In this paper, we propose a new class-D amplifier with a lower-frequency reference signal by using a spectrum shaping technique in order to reduce an out-of-band noise, which improves an interference problem even when radio equipment independently designed. The peak-level of the measured out-of-band noise is 15dB lower than conventional class-D amplifier. The chip realizes THD of 0.2% and SNR of 102dB. The test chip can operate at single 2V power supply.

**Keyword** Class-D, Amplifier, spectrum shaping, Audio

### 1. はじめに

D 級増幅器は、電力効率が高いことや大型の放熱器が不要なことから、大電力増幅器を始め様々な分野で広く用いられている[1]。また近年では、携帯機器で用いられる例も増えている。しかし、D 級増幅器は、PWM 変調を用いていることから、キャリア信号およびその高調波信号が、AM ラジオをはじめとする無線通信機器へ障害を与える欠点がある。D 級増幅器および無線機器を近接して用いた場合は、この問題が顕著となる。D 級増幅器および無線機器を総合的に設計する場合であれば、D 級増幅器に用いるキャリア信号を、無線機器に障害を与えない周波数に選ぶことでこの影響を低減することが可能である。しかし、これらが別々の機器に搭載され、別々に設計される場合、このような方法ではこの問題を解決できない。したがって、信号帯域外のキャリアを含めた雑音レベルの低い D 級増幅器が必要となる。

これを実現する 1 つの方法として、自励型の D 級増

幅器に、1 ビット  $\Delta \Sigma$  変調器からの信号を直接入力する方法が提案されている[2]。しかし、この方法では、出力トランジスタをオーバーサンプリングされた  $\Delta \Sigma$  変調器と同一のクロック周波数でスイッチングする必要がある。

本論文では、これらの問題を解決できるスペクトラムシェーピング法を用いた D 級増幅器を提案する。

### 2. スペクトラムシェーピング法を用いた D 級増幅器

従来から用いられている D 級増幅器の基本回路を図 1 に示す。この回路では、入力信号を三角波信号と比較することで、PWM 信号を得ている。この PWM 信号の出力スペクトルには、三角波の繰り返し周波数に大きなピークが存在する。この周波数成分およびこの高調波成分が高周波信号を用いている機器に障害を与える。




図 1 三角波を用いた D 級増幅器

Fig. 1 Conventional Class-D amplifier.




図 2 三角波の周期を可変した D 級増幅器

Fig. 2 Class-D amplifier using frequency-modulated triangle-wave.




図 3 フィードバックを用いた D 級増幅器

Fig. 3 Block diagram of class-D amplifier using closed-loop structure.




図 4 PN 信号を基準信号に用いた D 級増幅器

Fig. 4 Block diagram of class-D amplifier using PN signal as reference signal.




図 5 PN 信号発生器および出力波形

Fig. 5 Block diagram of reference signal generator using a pseudo-random generator.




図 6 ゼロ次ホールダを用いた PN 信号の出力スペクトル

Fig. 6 Output spectrum of the PN signal using a zero-order holder.

このピーク成分を低減する方法を、図 2 に示す。この方法は、三角波の周期を変化させ三角波の周波数を変動させることでピークを分散させるものである。この方法を実現させるためには、図に示したような三角波を発生させる回路が別途必要となる。また、三角波の周波数の可変範囲幅を広く取ることや、三角波の周波数をランダムに可変することは容易ではない。

図 3 に示したフィードバックを用いた PWM 変調器を考える。この D 級増幅器では、入力信号からフィードバック信号が減算されたのち、ループフィルタ  $H(s)$  に入力される。このフィルタ出力を三角波と比較することで PWM 波形を得る。フィードバックにより、出力トランジスタで発生する歪みなどの影響を低減することが可能である。この  $H(s)$  が積分器である場合、コンパレータに三角波を加える代わりに、基準信号として入力に方形波信号を入力することで同様の動作を実現することができる。(図 3 の点線)

図 4 に示したように、この方形波に換えてランダム信号 (PN 信号) を基準信号として用いれば、基準信号のスペクトルを拡散することが出来、帯域外雑音のピーク値を低減することが可能となる。図 5 に PN 信号発生器および出力波形の例を示す。PN 信号では、方形波の周期がランダムに変化するため、そのスペクトルは白色となることが知られている。PN 信号発生器を実現した場合には、出力信号は通常 0 次ホールドして出力される。この場合の出力スペクトルを図 6 に示す。この信号を D 級増幅器の基準信号として用いた場合には、直流付近の信号帯域に基準信号の成分が存在し、

これが雑音となるため、D級増幅器のSNRを大幅に劣化させてしまう。

この問題を解決するために、以下に示す方法を提案する。

- (1) PN信号を周波数変換し、基準信号の直流でのスペクトル成分をゼロにする。
- (2) 2つのPWM変調器をバランス構成とし、それぞれに(1)の基準信号を同相で入力する。

(1) 図に示したように、0次ホールドしたPN信号のスペクトルは、0次ホールド回路の周波数特性から、PN信号のサンプリング周波数  $f_s$  にノッチを有している。このノッチを直流に移動するために図7に示した回路を提案する。M=1の場合、この回路を用いることで、このノッチをゼロ周波数（直流）に配置させることが可能となる。これを図8に示す。PN信号にPN信号発生器と同一周波数のクロック信号を乗算することにより  $f_s$  に位置していたノッチを直流に移動させている。この基準信号を以降RSNDC (Reference Signal with Notch at DC) と記す。この回路は、分周器およびEXORのみで構成でき、わずかのハードウェアの追加で実現可能である。さらに、この回路では、Mを1以外の値とすることにより、直流以外の周波数にノッチを実現することも可能である。M=2とした場合、直流および  $f_s/2$  にノッチを実現することが可能となる（図8）。これらのスペクトルは、1次  $\Delta\Sigma$  変調器の出力スペクトルに類似している。このRSNDCを帰還型D級増幅器の基準信号として用いることにより、信号帯域での雑音を低減したスペクトル拡散型D級増幅器を実現することが可能となる。

(2) 次に(1)のPWM変調器をバランス接続し、基準信号によるSNRの劣化を低減する方法を提案する。提案する方法のブロック図を図9に示す。図に示したように、RSNDCは、ブロック図の上側および下側の2つのPWM変調器に同相信号として入力されている。入力信号は、上下のブロックに逆相信号として入力される。このように接続することにより、出力に基準信号成分は同相信号として現れる。スピーカなどの負荷は、上下のPWM変調器の出力間に接続されるため、基準信号の影響を受けない。一方、入力信号は、上下のPWM変調器の出力間に差動信号として現れ、その出力振幅は、2倍となる。

上側と下側のPWM変調器は、入力信号に従ってそれぞれ独立に  $H(s)$  もしくは Low の出力レベルを決定する。この結果、2つのPWM変調器間には、 $V_{dd}-V_{ss}$ , 0,  $-(V_{dd}-V_{ss})$  の3つの値が出力される。図9中の波形に示したように、この3値制御により入力レベルがゼロの場合は、A, Bの波形は等しくなり出力 A-B には基準

信号 (RSNDC) は現れない。また、入力レベルが低い場合も、フルスケールでのスイッチングすなわち  $V_{dd}-V_{ss}$  および  $-(V_{dd}-V_{ss})$  の2値のスイッチングを繰り返えさず帯域外雑音が低減される。




図7 ゼロ周波数にノッチを持たせたスペクトル拡散基準信号発生器

Fig. 7 Block diagram of reference signal generator having a notch at DC frequency.




図8 ゼロ周波数にノッチを持たせたスペクトル拡散基準信号の出力スペクトル

Fig. 8 Output spectrum of the reference generator having a notch at DC frequency.




図9 バランス型スペクトラムシェーピングD級増幅器

Fig. 9 Block diagram of class-D amplifier using a spectrum shaping technique.

### 3. チップデザイン

#### 3.1. ループフィルタ

本提案手法の有効性を確認するために試作したD級増幅器の回路図を図10に示す。ループフィルタには、OPアンプを用いた1次積分器を用いている。積分器の出力は、コンパレータに接続され、ドライバー回路で出力トランジスタを駆動している。D級増幅器全体は、バランス構成であるため、OPアンプ、コンパレータはシングル構成としている。これにより、コモンモードフィードバック回路等も不要となり、回路規模の縮小が実現されている。

#### 3.2. OPアンプ

2V動作を実現するため、図11に示した入力部にrail-to-rail回路を用いた2ステージOPアンプを採用した。rail-to-rail回路を用いることで、出力トランジスタからのフィードバック信号が切り替わる際の過渡応答特性を改善している。初段では折り返しカスコード回路を用いているが、定電流源を構成するMOSトランジスタからのリッカ雑音を低減するため、この部分をR1～R4、M7～M10で構成している。抵抗を用いることで、リッカ雑音を低減させている。また、この構成では、電流源を構成するトランジスタのサイズを、リッカ雑音を低減するために大きくする必要がなく、寄生容量の増加を抑えられる。このため、高次極の周波数の低下を防ぎ高速動作を実現することができる。

#### 3.3. ドライバー回路および出力トランジスタ

出力ドライバー回路を図12に示す。N-chおよびP-ch出力トランジスタが同時にオンすることによる正電源から負電源への貫通電流を防止するよう動作する。貫通電流が流れる場合、消費電流の増大や素子破壊をまねくだけでなく、スパイク状の大きな電流が、帯域外雑音を増大させる。また、この電流の一部がサブストレートに流れ込むことにより、サブストレートを介した同一基盤上の別ブロックへの影響が増大する。本回路ではこれらの影響を低減するため、出力トランジスタの駆動するドライバートランジスタには小さなサイズのものを用いている。これにより、ドライバートランジスタの出力インピーダンスと出力トランジスタのゲート容量により形成されるRC遅延を利用することでドライブ信号のdv/dtを小さくし、帯域外への輻射が低減されるように設計している。このようにすると、N-chおよびP-chの出力トランジスタが両方ともオフしているデッドタイムが長くなり、歪み特性が劣化するが、フィードバック型のPWM変調器を構成することで歪み特性を改善している。

### 4. 実験結果

本提案手法を適用したオーディオ用400mW D級アンプを、スタンダード0.35μCMOSプロセスを用いて試作した。このチップには出力トランジスタも集積させている。チップ写真を

図13に示す。チップ上面を最上層の配線層で覆い、スイッチング等に伴う雑音をシールドしている。今回提案した、スペクトラムシェーピングを施した基準信号RSNDCは、FPGAを用いて発生させ、外部からテストチップに供給した。この部分を、同一チップに集積することは容易であるが、今回はテストのため外部回路とした。

他システムへの妨害を低減するためには、BTL出力の同相信号を低減することが必要であるため、同相信号スペクトルを評価することが重要である。スピーカをBTL接続して駆動する場合、BTL接続した2本のスピーカケーブルは長く引き回される可能性がある。帯域外雑音の差動信号成分が小さい場合でもこのケーブルからの不要輻射が問題となる可能性がある。図14に同相成分のスペクトルをスペクトルアナライザで測定した結果を示す。グラフにおいて、実線および点線はRSNDCを用いた場合で、実線は図7におけるMが1の場合、点線はMが2の場合、一点鎖線は通常の方形波の場合を示している。RSNDCを用いた場合は、帯域外雑音が従来の場合に比べ15dB低減されていることが分かる。分周比Mを2とした場合は、クロック周波数の1/2にもノッチを生成されていることがグラフより確認出来る。本提案方式では、Mおよびクロック周波数を適当に選ぶことにより、障害を受けやすい周波数にノッチを配置し、障害の発生を低減することが可能である。また、RSNDCでは、DCにノッチが形成されていることもグラフより確認でき、信号帯域への影響が低減されていることが分かる。

図15に差動出力信号のベースバンドスペクトルをオーディオアナライザで測定した結果を示す。RSNDCを用いた場合は、PN信号を基準信号に直接用いた場合と比べ、10kHzにおいて33dBノイズレベルが低減されている。また、従来の方形波を用いた場合に比べてSNRの劣化は10dBである。ベースバンド差動信号出力のSNRの劣化は図10の上側および下側のマッチングにも依存しており、さらにマッチングに注意を払いレイアウトすることでSNRの劣化を低減することができる。

図16にフルスケール入力時の差動出力スペクトルを示す。高調波歪みは、RSNDCを用いた方が若干良くなる傾向が見られる。入力レベルに対する依存性を図17に示す。最小歪み率は、0.2%であった。

電力効率は、最大出力時80%であった。電力損出は

主に出力トランジスタのオン抵抗に起因し、出力トランジスタのオン抵抗の低減による効率の改善の余地がある。最後に表1に諸特性を示す。

## 5.まとめ

本論文では、スペクトラムシェーピング法を用いたD級増幅器を提案した。基準信号にスペクトラムシェーピングを施すことにより帯域外雑音のピークレベルを15dB低減できることが試作チップの測定からも確認された。D級増幅器は、電力効率が高く、大型のヒートシンクを不要とできることから小型化に向いた回路である。しかし、帯域外の雑音が他システムに障害を与える問題があった。今回の提案を用いることでこの問題点を改善することが可能である。本方式は、デジタルテレビのオーディオアンプや、携帯電話など小型携帯機器等にも応用可能である。本方式を応用することが、今後様々な分野でD級増幅器を用いることの一助になることを期待する。




図 10 試作したD級増幅器

Fig. 10 Circuit diagram of implemented class-D amplifier using proposed method.




図 11 OP アンプ

Fig. 10 Circuit diagram of operational amplifier.




図 12 ドライバー回路

Fig. 12 Circuit diagram of driver and output transistors.




図 13 チップ写真

Fig. 13 Die photo.




図 14 広帯域出力スペクトル（実験値）

Fig. 14 Measured common-mode wide-band output spectrum of the class-D amplifier.




図 15 ベースバンド差動出力スペクトル(実験値)

Fig. 15 Measured base-band noise spectrum (input = -100dB)




図 16 1kHz フルスケール入力時のベースバンド差動出力スペクトル(実験値)

Fig. 16 Measured base-band spectrum for a 1kHz input.




図 17 歪対入力レベル特性(実験値)

Fig. 17 Measured characteristics of THD+N vs. input level.

表 1 諸特性  
Table 1 Performance results

Power supply	2.0V (2.0 - 3.6V)
SNR (20kHz bandwidth )	
with RSNDC	81.0dB@2V, 86dB@3V
with normal reference	91.0dB@2V, 102dB@3V
THD at 1kHz	
with RSNDC	0.45%@80mW, Vdd=2V 0.20%@90mW, Vdd=3V
with normal reference	0.41%@2V, 0.21@3V
Maximum output power	381mW@Vdd=3V
Efficiency	80%@maximum output
Switching frequency	1.5MHz (0.3 - 3MHz)
Chip area	1.2mm <sup>2</sup>

## 文 献

- [1] Don Dapkus. Class D audio power amplifiers: An overview, IEEE ICCE. 2000 Digest of Technical Papers, pp.400-401, June 2000.
- [2] Kathleen Philips, John van den Homberg, Carrel Dijkmans, Power DAC: A Single-Chip Audio DAC with a 70%-Efficient Power Stage in 0.5um CMOS, IEEE ISSCC Dig. Tech. Papers, TA8.5, Feb. 1999.