

フロアプランと高位合成を同時に実行する LSI 設計手法

大塚 正臣 伊藤 和人

埼玉大学工学部電気電子システム工学科

〒338-8570 埼玉県さいたま市桜区下大久保 255

TEL/FAX 048-858-3731

E-mail: {ootsuka,kazuhito}@elc.ees.saitama-u.ac.jp

あらまし 近年の半導体製造技術の進歩により集積回路の微細化が進み、配線を用いた通信遅延が総遅延時間に占める割合が相対的に増加してきている。そのため、微細化によって向上した性能を十分に生かして高速処理実行可能なLSIを従来の設計手法で得ることが困難になってきている。本論文では、従来手法の問題点を改善するためフロアプランと高位合成を同時に考慮するLSI設計手法を提案する。この手法は、(1)与えられた処理中の各演算を演算器に割り当てるバインディングを仮定、(2)演算器とレジスタのフロアプラン生成、(3)演算スケジューリングとレジスタバインディング、からなり、Simulated Annealingによって最適なバインディングとフロアプランを探索する。提案手法をプログラム実装し計算機実験によって従来手法との比較を行い、その有効性を示す。

キーワード LSI 設計手法、高位合成、フロアプランニング、配線遅延

An LSI Design Method with Simultaneous Processing of Floorplanning and High-Level Synthesis

Masafumi Otsuka Kazuhito Ito

Department of Electrical and Electronic Systems, Saitama University
225 Shimookubo, Sakura-ku, Saitama 338-8570, Japan

Tel/FAX +81-48-858-3731

E-mail: {ootsuka,kazuhito}@elc.ees.saitama-u.ac.jp

Abstract With the recent advances in the semiconductor manufacturing technologies, the delay of communication on wires becomes dominant among the total delay. Therefore it is getting difficult to obtain high-speed LSIs by using the conventional LSI design methods. In this paper, to overcome the problem of the conventional design methods, we propose an LSI design method where floorplanning and high-level synthesis are performed simultaneously. This method consists of (1) functional-unit binding, (2) floorplanning the functional-units and registers, and (3) scheduling and register binding, and the best solution is searched by using simulated annealing. We show effectiveness of the proposed method through experiments.

Keywords LSI design method, High-level synthesis, Floorplanning, Interconnect delay

1. まえがき

近年の半導体製造技術や材料技術の進歩により集積回路の微細化が急速に進んでいる。回路が微細化されるとゲート遅延は減少する一方で、配線による通信遅延(配線遅延)はほとんど変化しないため総遅延時間に占める通信遅延の割合が相対的に増加しており、今後もこの傾向は続くと予想される[1]。

これまでのLSI設計手法では、まず入力データとしてLSI化する処理内容とそれに対する性能要求が与えられると、基本的処理アルゴリズムを選択する。コストや性能の要求に応じてHW/SW分割などを行う場合

もある。高位合成として、与えられた処理中の各演算について開始時刻を決めるスケジューリングと演算器に割り当てるバインディングを行う。この際、配線遅延を見積ることにより最終的な性能が予測される。その後論理合成、フロアプラン、および詳細レイアウト設計を行う。この時点で初めて演算器の位置が決定され、実際に配置配線が判明し最終的なLSIの処理実行時間が決定される。高位合成後にフロアプランを行うために各素子の位置に基づく正確な配線遅延の情報を高位合成のときに考慮することが出来ない。逆にフロアプランを先に行いフロアプランの情報をもとに高

