

リアルタイム制約とSEU脆弱性制約の下での ヘテロジニアスマルチプロセッサ合成技術

杉原 真†,‡

† 豊橋技術科学大学, 〒441-8580 愛知県豊橋市天伯町雲雀ヶ丘 1-1

‡ 独立行政法人科学技術振興機構, CREST, 〒102-0075 東京都千代田区三番町 5 番地

E-mail: †sugihara@ics.tut.ac.jp

あらまし 短期間で、かつ低コストに組込みシステムを開発する設計パラダイムとして、ヘテロジニアスマルチプロセッサがしばしば用いられる。一方で、微細加工技術が進展するにつれて、シングルイベントアップセット(SEU: Single Event Upset)といった信頼性に関する問題が関心事となっている。本稿では、一定の処理を行う間に生じる SEU 数を SEU 脆弱性と定義し、SEU 脆弱性とリアルタイム性を考慮したヘテロジニアスマルチプロセッサ合成技術に関する議論を行う。ヘテロジニアスマルチプロセッサ合成問題を混合整数計画問題として定式化する。計算機実験を行い、合成されるヘテロジニアスマルチプロセッサのリアルタイム制約、SEU 脆弱性、及びチップ面積に関する考察を行う。

キーワード SEU, ソフトエラー, リアルタイム制約, SEU 脆弱性, ヘテロジニアスマルチプロセッサ

On Synthesizing a Heterogeneous Multiprocessor System under Real-Time and SEU Vulnerability Constraints

Makoto SUGIHARA^{†,‡}

† Toyohashi University of Technology, 1-1 Hibarigaoka, Tenpakucho, Toyohashi, Aichi 441-8580 Japan

‡ Japan Science and Technology Agency, CREST, 5 Sanbancho, Chiyoda-ku, Tokyo 102-0075 Japan

E-mail: †sugihara@ics.tut.ac.jp

Abstract Utilizing a heterogeneous multiprocessor system has become a popular design paradigm to build an embedded system at a cheap cost within short development time. A reliability issue, which is vulnerability to single event upsets (SEUs), has not been taken into account in a conventional design flow, while chip area, performance, and power consumption have been. This paper presents a system design paradigm in which a heterogeneous multiprocessor system is synthesized and its chip area is minimized under real-time and SEU vulnerability constraints. We build an MIP model for minimizing chip area of a heterogeneous multiprocessor system under the constraints. Experimental results show that our design paradigm have achieved automatic generation of cost-competitive and reliable heterogeneous multiprocessor systems.

Key words SEU, Soft Error, Real-Time, SEU Vulnerability, Heterogeneous Multiprocessor

1. はじめに

シングルイベントアップセット(SEU: Single Event Upset)は、高エネルギーを持った粒子が半導体デバイスの脆弱な部分に衝突することで生じる信号値の反転現象である。IC 部品の SEU によって、コンピュータシステムはしばしば誤った動作、すなわちソフトエラーを引き起こす。ソフトエラー率(SER: Soft Error Rate)はデバイスやシステムがソフトエラーを生じる頻度であり、言い換えれば、SER とは一定時間当たりのソフトエラー発生数である。SER はしばしば IC 部品の脆弱性尺度として用いられる。経済基盤、交通基盤、及び製造基盤を担う電子機器においてソフトエラーを生じると、その経済損失は計り知れない。個々のアプリケーションで要求される信頼性に応じて、適切な製造コストでそれを満足するシステム設計技術の確立が重要である。

システム設計の立場からは、設計の早期にコンピュータシステムの脆弱な部分に対処するために、正確な信頼性見積もり技術、及び高信頼化設計技術の二つが重要性を増している。本稿

では、一定の計算を行う間に生じる SEU 数を SEU 脆弱性を定義し、信頼性指標の一つとして SEU 脆弱性を考慮する。以下に示す理由から、各々の部品の信頼性を独立に評価するよりも、むしろコンピュータシステム全体の信頼性を評価する技術が、信頼性評価及び高信頼化設計において本質的であると考える。

(1) コンピュータシステムは CPU, SRAM, DRAM、および ASIC といった様々な部品から構成されており、各々の IC 部品は全く異なる信頼性をあわせ持つ。

(2) メモリモジュールに限定しても、パリティに代表される符号化による手法、及び、TMR(Triple Modular Redundancy)に代表される構造的手法といった様々な高信頼化設計手法がある。システム全体に対して要求される信頼性を満たすように、各部品における高信頼化設計手法を適切に選択し、不要なコスト増、性能低下、及び電力増加を避ける必要がある。

(3) コンピュータシステムの振る舞いは、ハードウェア、ソフトウェア、およびシステムに対する入力によって決定される。例えば、プログラムが変わると、コンピュータシステムの振る舞いも変わる。あるプログラムは多くのメモリ空間を要求

するかも知れないし、他のプログラムではそうでないかも知れない。他の例としては、マルチプロセッサシステムにおいて、あるプログラムは効率よく多くのCPUコアを用いるかも知れないし、他のプログラムは一つのCPUだけを用いて実行するかも知れない。使用するハードウェア資源が異なれば、SEU脆弱性も異なると考えるのが自然である。

これまでに、いくつかのソフトエラー脆弱性見積もり技術が提案されている[1-3, 7-9, 13, 20-24]。我々はこれまでに命令セットシミュレーション(ISS: Instruction Set Simulation)レベルでコンピュータシステムのSEU脆弱性見積もり手法を提案している[12, 13, 18]。このSEU脆弱性見積もり技術は、サイクル精度のシミュレーションを行うことにより、プログラムの実行においてメモリモジュールが如何に使用されるかを空間的かつ時間的に調べる手法である。ISSベースのSEU脆弱性見積もり手法の抽象度は回路シミュレーションのそれよりも高いために、高速に実行でき、またシステム設計の初期に実施することができる。ISSベースSEU脆弱性見積もりは短い開発期間にコンピュータシステムの脆弱な部分を特定する上で適したアプローチである。

高信頼化設計(DFR: Design for Reliability)もまた重要な技術の一つである。パリティ、ハミング符号、およびTMRはメモリモジュールにおける誤りを検出し、訂正する上で良く知られている設計技術である。Elakkumananらは、スキャンフリップフロップを用いた論理回路のDFR技術を提案している[4]。これは、二つのフリップフロップから構成されるスキャンフリップフロップの構造に着目し、組合せ回路の出力を二回サンプルし、それらの値を比較する時間的冗長性を用いる手法である。我々はこれまでに、コンピュータシステムのキャッシュメモリに着目し、性能と信頼性の間にはトレードオフがあることを報告している[14]。この知見を元に、我々は、SEUに脆弱なキャッシュメモリのサイズを変更できるキャッシュアーキテクチャを提案している[15]。提案するキャッシュアーキテクチャを採用したコンピュータシステムのSEU脆弱性を最小化するタスクスケジューリング技術をシングルCPU向け、マルチCPU向けに提案している[15-17, 19]。SEU脆弱性を削減するためのタスクスケジューリングにおいては、タスクの実行開始時刻、タスクが処理されるCPU、及びキャッシュメモリの動作モードの変更時刻が最適に決定され、SEU脆弱性が最小化される。このアプローチの長所は、ICが設計、製造されたあとでも、開発する要求数に合わせて、システム設計者が自分のシステムの信頼性を決定できる点である。このアプローチの短所としては、キャッシュメモリ・サイズの変更を実現するための回路規模の増加とそれによる性能低下、キャッシュの動作モードの変更に伴うキャッシュメモリの内容の追い出しに生じる実行時間の増加が挙げられる。

本稿では、リアルタイム制約とSEU脆弱性制約の下でのヘテロジニアスマルチプロセッサ合成手法を議論する。ヘテロジニアスマルチプロセッサ合成は、次の理由でセルベース設計を置き換えるものに成り得る。

(1) セルベース設計よりも高い抽象度で設計することは組込みシステムの開発期間を削減することができる。

(2) ASICはそれ自身がヘテロジニアスマルチプロセッサシステムの一プロセッサと成り得るために、ヘテロジニアスマルチプロセッサ合成において、過去の設計資産であるASICをシームレスに用いることができる。

我々の提案手法は、性能に関する制約を考慮するとともに、微細化の進展につれて深刻になっているSEU脆弱性を考慮するものである。

2. ハードウェア構成による性能及び信頼性

本節では、DRAMとSRAMにおけるSEU脆弱性のトレンド

を述べるとともに、チップ上のメモリのチップ面積占有比率のトレンドについて述べる。これらの二つのトレンドを調査することによって、システム全体のSEU脆弱性においてSRAM回路のSEU脆弱性が今後より支配的になるであろうことが理解される。

我々はSRAM回路のSEU脆弱性がコンピュータシステム全体において支配的であろうと考えている。まずははじめに、SEU脆弱性密度、すなわち単位面積当たりのソフトエラー率に着目する。SRAMのSEU脆弱性密度は増加している一方、DRAMのSEU脆弱性密度はほぼ横ばいである。図1はSRAMとDRAMのSEU脆弱性密度のトレンドを示している。なお、このトレンドを算出する上で、ITRSによって提供されている単位面積当たりのトランジスタ数のデータ[28]と、Slaymanによって示されたビット当たりのソフトエラー率(CUR: Cell Upset Rate)を用いた[11]。この図はSRAMはDRAMよりもSEU脆弱性密度が高いことを示しており、また、DRAMのSEU脆弱性密度はほぼ横ばいである一方、SRAMのSEU脆弱性密度は増加していくことを示している。




図1 SRAMとDRAMにおける脆弱性密度のトレンド。

SRAMのSEU脆弱性がより致命的になっていく次の理由として、マイクロプロセッサの性能を図るために、今後より大容量のキャッシュメモリがチップ上に搭載されるという点があげられる。図2は、マイクロプロセッサの性能とデータ転送能力におけるトレンドを示す。技術トレンドの観点から、二つの仮定の下に図を作成した。一つめの仮定は、マイクロプロセッサの性能はチップ上のトランジスタ数とオンチップ動作周波数の積に比例しているというものである。もう一つの仮定は、データ転送能力は信号線入出力パッド数とオフチップ動作周波数の積に比例しているというものである。図に示すように、プロセッサの性能向上に対してデータ転送能力の向上が追いつかないという状況が生じる。この乖離の埋め合わせを行うために、今後、より大容量のキャッシュメモリが用いられるることは容易に想像できる。ITRSでは今後、SRAMのチップ面積占有率が増加す




図2 性能とデータ転送能力のトレンド。

ること予想しており、逆に論理回路のチップ面積占有比率が減少することを予想している[27]。たとえば、LOP(Low Operation

Power) デバイスにおいては、SRAM のチップ面積占有比率が 2003 年に約 65% であり、2018 年には約 95% まで増加すると予測をしている。SEU に対して脆弱な SRAM 回路がチップ面積の大部分を占有し、その面積比率は大きくなることが予測されている。

Shivakumar らは、近い将来組合せ回路のソフトエラー率が SRAM のソフトエラー率に匹敵するほど増加し、また、逆転するという予測を発表している [10]。我々は、この予測は組合せ回路に対して多少悲観的であると考えている。彼らの計算においては、技術が進んでも SRAM のチップ占有率は一定であるという仮定を行っている。この仮定は、全段落で示した ITRS の予測、すなわち、論理回路とメモリ回路のチップ面積占有率のトレンドを反映していない。さらに、彼らの計算では、インバータチェーンのソフトエラー率を計測しており、論理的にマスクされるエラーについては考慮されていない。具体的には、Shivakumar らは、6 つのインバータの直接接続を用いて、論理回路のソフトエラー率見積もっており、この論理回路のソフトエラー率が SRAM のソフトエラー率に追いつくと予測している。以上を理由として、論理回路のソフトエラー率が SRAM のソフトエラー率に追いつく時期は、彼らが予測した 2010 年よりも後であると考えられる。システムの信頼性において、論理回路のソフトエラーが深刻になれば、論理回路の信頼性を向上するために、TMR や Elakkumman らの手法 [4] が用いられるようになるであろう。何れにせよ、高信頼化技術の導入によって性能やチップ面積に影響が及ぶことが考えられる。

コンピュータシステムの SEU 脆弱性を精度高く見積もるために、コンピュータシステムの動的な振る舞いを考慮する必要がある。ハードウェア、ソフトウェア、及び、コンピュータシステムに対する入力がコンピュータシステムの振る舞いを決定し、SRAM と DRAM を如何に用いるかを決定する。SRAM と DRAM の空間的かつ時間的な使用によって、プログラムの実行中に生じる SEU 数が決定される。図 3 はプログラムの実行時間と SEU 脆弱性を示すものである。ここで、プログラムの SEU 脆弱性とは、プログラムの実行中に生じる SEU 数と定義する。図より、システムの SEU 脆弱性のほとんどは SRAM に起因することが理解される。SEU 脆弱性は L1 キャッシュメモリと主記憶の SEU 脆弱性から構成されている。このデータを算出する上で、我々は ARM 社の CPU コア (ARMv4T, 200MHz) に準拠するコンピュータシステムを想定し、ベンチマークプログラムとして Mibench ベンチマークスイートのプログラムである susan を用いた。SRAM および DRAM のいずれにも ECC 回路があると仮定した。図 3 から、キャッシュサイズが増加すれば実行時間は減少するが、SEU 脆弱性は増加することが窺える。図より、性能と信頼性の間にトレードオフの関係があることがわかる。




図 3 キャッシュサイズが性能と SEU 脆弱性に及ぼす影響 (input_small, smooth)。

3. ヘテロジニアスマルチプロセッサ合成

前節で議論したように、一定の処理を行う場合でも、プロ

セッサ毎に性能と SEU 脆弱性は異なる。前節では、SRAM の大きさに着目し、SEU 脆弱性を定量的に調査したが、メモリや論理回路に対して多重化を施し、エラーの検出・訂正を行う場合でも SEU 脆弱性が異なってくる。プロセッサのハードウェア構成によってチップ面積、性能、及び SEU 脆弱性は異なり、これららの項目を考慮できる設計方法論があることが望ましい。

この節では、ヘテロジニアスマルチプロセッサ合成手法について議論する。本合成手法では、リアルタイム制約及び SEU 脆弱性制約の下でチップ面積が最小化される。図 4 に本合成技術における設計フローを示す。この設計フローでは、設計者はシステムの仕様を決定することから始める。仕様が決まれば、ハードウェア及びソフトウェアが開発される。ソフトウェアの開発はタスクの粒度で行うことを想定している。ハードウェアの開発においては、様々なパラメータを変化させることにより、複数のプロセッサ構成をすることを想定している。変化させるパラメータとしては、キャッシュサイズ、命令セット、ALU の数などが考えられる。全ての構成のハードウェアに対して命令セットシミュレーションを行い、実行時間及び SEU 脆弱性を計算する。これまでに提案されている脆弱性見積もり技術を用いれば、容易に SEU 脆弱性を得ることができる [1-3, 7-9, 12, 13, 18]。タスクの到着時刻及びデッドライン時刻といったリアルタイム制約はシステムの仕様によって決定される。設計者がハードウェア及びソフトウェア設計で決定した仕様、及びシミュレーション結果を用いて、ヘテロジニアスマルチプロセッサを合成する混合整数計画 (MIP: mixed integer programming) モデルを生成する。MIP モデルに対する解を求めるにより、チップ面積が最小となるシステム構成が求められる。本節では、ヘテロジニアスマルチプロセッサを合成する MIP モデルについて議論する。




図 4 提案するヘテロ MP 合成手法における設計フロー。
MIP を作成する前に、MIP モデルについて簡単に述べる。一般に、MIP モデルは以下のように記述することができる [25]。

$$\begin{aligned} \text{Minimize: } & \mathbf{Ax} + \mathbf{By} \\ \text{subject to: } & \mathbf{Cx} + \mathbf{Dy} \leq \mathbf{E}, \text{ such that } \mathbf{x} \geq \mathbf{0}, \mathbf{y} \geq \mathbf{0} \end{aligned}$$

ここで、 \mathbf{A} と \mathbf{B} はコストベクトル、 \mathbf{C} と \mathbf{D} 制約行列、 \mathbf{E} は定

数の列ベクトル, \mathbf{x} は整数変数のベクトル, \mathbf{y} は実数変数のベクトルである。効率の良い MIP ソルバが存在し、このような MIP 問題を解くことができる。

リアルタイム制約と SEU 脆弱性制約の下でチップ面積が最小であるヘテロジニアスマルチプロセッサを合成する数理計画問題について議論する。ここで、システム上では N_{task} 個のタスクが動作し、全てのタスクはノンプリエンプティブであるとする。プリエンプションは平均的な振る舞いと最悪実行時間を要する振る舞いとの間に大きな乖離を招く。最悪実行時間と平均的な振る舞いの実行時間が近づくという意味で、ノンプリエンプションは実行時間見積もりに高い予測性を与える。タスク i ($1 \leq i \leq N_{\text{task}}$) は時刻 T_{arrival_i} に到着し、実行可能となり、また、デッドライン時刻 T_{deadline_i} までに終了しなければならない。プロセッサ j 上でのタスク i の実行時間は $T_{\text{runtime}_{i,j}}$ であるとし、プロセッサ構成 k でのタスク i の SEU 脆弱性 $V_{i,k}$ とする。

本節で取り扱うヘテロジニアスマルチプロセッサ合成問題においては、プロセッサ集合、タスクの開始時刻 $s_1, s_2, \dots, s_{N_{\text{task}}}$ 、及び、タスクのプロセッサの割り当てを最適に決定し、ヘテロジニアスマルチプロセッサのチップ面積を最小にする。ヘテロジニアスマルチプロセッサ合成問題は以下のように定義される。

- \mathcal{P}_{HMS} : N_{task} 個のタスク、 N_{CPU} 個のプロセッサ構成、プロセッサ構成 j のチップ面積 A_j 、タスク i の到着時刻 T_{arrival_i} 及びデッドライン時刻 T_{deadline_i} 、及びタスク i のプロセッサ構成 k 上で実行時間 $T_{\text{runtime}_{i,k}}$ 及び SEU 脆弱性 $V_{i,k}$ が与えられたとき、(1) 全てのタスクが実行可能であり、(2) 全てのタスクがその到着時刻以降に実行を開始し、デッドライン時刻までに実行を終了し、(3) ヘテロジニアスマルチプロセッサのチップ面積が最小になるように、ヘテロジニアスマルチプロセッサを構成する最適なプロセッサ集合、各タスクの最適なプロセッサへの割り当て、及び各タスクの最適な実行開始時刻を求める。

問題 \mathcal{P}_{HMS} の MIP モデルの作成を行う。プロセッサ数の上限値はタスク数 N_{task} となる。変数 $x_{i,j}$ ($1 \leq i \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}$) を以下のように定義する。

$$x_{i,j} = \begin{cases} 1 & \text{タスク } i \text{ がプロセッサ } j \text{ に割り当てられる場合.} \\ 0 & \text{その他の場合.} \end{cases}$$

また、変数 $y_{j,k}$ ($1 \leq j \leq N_{\text{task}}, 1 \leq k \leq N_{\text{CPU}}$) を以下のように定義する。

$$y_{j,k} = \begin{cases} 1 & \text{プロセッサ } j \text{ のプロセッサ構成がプロセッサ構成 } k \text{ の場合.} \\ 0 & \text{その他の場合.} \end{cases}$$

ヘテロジニアスマルチプロセッサのチップ面積はシステムで用いられている全てのプロセッサの面積の和であり、ヘテロジニアスマルチプロセッサの面積 A_{chip} は以下のように表される。

$$A_{\text{chip}} = \sum_{j,k} A_k y_{j,k}.$$

これは、ヘテロジニアスマルチプロセッサ合成問題の目的関数となる。

ノンプリエンプションにより、一つのタスクは一つのプロセッサに割り当てられる制約が生じる。それゆえに、以下の制約式が導入される。

$$\sum_j x_{i,j} = 1, 1 \leq i \leq N_{\text{task}}.$$

もし、何らかのタスクがプロセッサに割り当てられれば、そのプロセッサは存在しなければならない。それゆえに、以下の制約条件が導入される。

$$x_{i,j} = 1 \rightarrow \sum_k y_{j,k} = 1$$

ヘテロジニアスマルチプロセッサの SEU 脆弱性は、各々のタスクを実行する際の SEU 脆弱性の和である。タスクの脆弱性はタスクのプロセッサの割り当てによって決定される。それゆえに、システムの SEU 脆弱性 V_{chip} は以下のように表される。

$$V_{\text{chip}} = \sum_{i,j,k} V_{i,k} x_{i,j} y_{j,k}.$$

ここで、我々はシステム設計者が設計時に製品の SEU 脆弱性を規定すると仮定する。それゆえに、以下の制約式が導入される。

$$V_{\text{chip}} \leq V_{\text{constraint}}$$

タスク i はその到着 T_{arrival_i} 以降に実行を開始し、デッドライン時刻 T_{deadline_i} 以前に実行を終了しなければならない。よって、タスクの開始時刻を表す実数変数 s_i は以下の範囲の値をとる。

$$T_{\text{arrival}_i} \leq s_i \leq T_{\text{deadline}_i}, 1 \leq i \leq N_{\text{task}}.$$

タスク i を実行するためには一定の実行時間が必要である一方、デッドライン時刻 T_{deadline_i} 以前に終了する必要がある。それゆえに、デッドライン時刻に関して、以下の制約条件が導入される。

$$s_i + \sum_{j,k} T_{\text{runtime}_{i,j,k}} x_{i,j} y_{j,k} \leq T_{\text{deadline}_i}, 1 \leq i \leq N_{\text{task}}.$$

さて、今二つのタスク i_1 と i_2 がプロセッサ j に割り当てられるとし、そのプロセッサ構成はプロセッサ構成 k であるとする。これは数学的には次のように表現される。

$$x_{i_1,j} = x_{i_2,j} = y_{j,k} = 1.$$

二つのタスクは単一のプロセッサ上では同時には実行不可能である。二つのタスクは単一のプロセッサ上では順番に実行する必要がある。換言すれば、もし、(i) $s_{i_1} < s_{i_2} + t_{\text{runtime}_{i_2,k}}$ 、かつ、 $s_{i_1} + t_{\text{runtime}_{i_1,k}} > s_{i_2}$ であれば、あるいは、もし、(ii) $s_{i_2} < s_{i_1} + t_{\text{runtime}_{i_1,k}}$ 、かつ、 $s_{i_2} + t_{\text{runtime}_{i_2,k}} > s_{i_1}$ であれば、二つのタスク i_1 及び i_2 は実行不可能である。逆に、二つのタスクは以下の制約条件の下で実行可能である。

$$\begin{aligned} & x_{i_1,j} = x_{i_2,j} = y_{j,k} = 1 \\ \rightarrow & \left\{ \left(s_{i_1} + T_{\text{runtime}_{i_1,k}} \leq s_{i_2} \right) \vee \left(s_{i_2} + T_{\text{runtime}_{i_2,k}} \leq s_{i_1} \right) \right\}, \\ & 1 \leq i_1 < i_2 \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}, \text{ and } 1 \leq k \leq N_{\text{CPU}}. \end{aligned}$$

以上より、ヘテロジニアスマルチプロセッサ合成問題の数学的モデルは以下のように与えられる。

Minimize the cost function $A_{\text{chip}} = \sum_{j,k} A_k y_{j,k}$

subject to

- (1) $\sum_j x_{i,j} = 1, 1 \leq i \leq N_{\text{task}}$.
- (2) $x_{i,j} = 1 \rightarrow \sum_k y_{j,k} = 1, 1 \leq j \leq N_{\text{task}}$.
- (3) $\sum_{i,j,k} V_{i,k} x_{i,j} y_{j,k} \leq V_{\text{constraint}}$.
- (4) $s_i + \sum_{j,k} T_{\text{runtime}_{i,j,k}} x_{i,j} y_{j,k} \leq T_{\text{deadline}_i}, 1 \leq i \leq N_{\text{task}}$.
- (5) $x_{i_1,j} = x_{i_2,j} = y_{j,k} = 1 \rightarrow ((s_{i_1} + T_{\text{runtime}_{i_1,k}} \leq s_{i_2}) \vee (s_{i_2} + T_{\text{runtime}_{i_2,k}} \leq s_{i_1})), 1 \leq i_1 < i_2 \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}, 1 \leq k \leq N_{\text{CPU}}$.

Variables

- $x_{i,j}$ is a binary variable, $1 \leq i \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}$.
- $y_{j,k}$ is a binary variable, $1 \leq j \leq N_{\text{task}}, 1 \leq k \leq N_{\text{CPU}}$.
- s_i is a real variable, $1 \leq i \leq N_{\text{task}}$.

Bounds

- $T_{\text{arrival}_i} \leq s_i \leq T_{\text{deadline}_i}, 1 \leq i \leq N_{\text{task}}$.

上記の制約条件 2), 3), 4), 及び, 5) は非線形形式であり、MIP モデルとして解くためには線形化する必要がある。線形化を行いうための標準的な手続きを適用すれば、上記の数学モデルを MIP モデルに変換することができる [25]。非線形な制約条件 2) は以下のように線形化できる。

Linearizing $x_{i,j} = 1 \rightarrow \sum_k y_{j,k} = 1$.

- $\sum_k y_{j,k} \geq x_{i,j}, 1 \leq i \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}$.

制約式 3) 及び 4) の非線形項 $x_{i,j} y_{j,k}$ は以下のように線形化できる。

Linearizing $x_{i,j} y_{j,k}$.

- $z_{i,j,k} = x_{i,j} y_{j,k}, 1 \leq i \leq N_{\text{task}}, 1 \leq j \leq N_{\text{task}}, 1 \leq k \leq N_{\text{CPU}}$.

- $z_{i,j,k} \leq x_{i,j}, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
- $z_{i,j,k} \leq y_{j,k}, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
- $z_{i,j,k} \geq x_{i,j} + y_{j,k} - 1, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.

また、非線形な制約式 5) は以下のように線形化できる。

Linearizing $x_{i,j} = x_{i2,j} = y_{j,k} = 1 \rightarrow ((s_{i1} + T_{\text{runtime}_{i1,k}} \leq s_{i2}) \vee (s_{i2} + T_{\text{runtime}_{i2,k}} \leq s_{i1}))$.
• $\delta_{i1,2,j,k} \leq x_{i,j}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $\delta_{i1,2,j,k} \leq x_{i2,j}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $\delta_{i1,2,j,k} \leq y_{j,k}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $\delta_{i1,2,j,k} \geq x_{i,j} + y_{j,k} - 2, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $s_{i1} + T_{\text{runtime}_{i1,k}} - s_{i2} - M_{i1,2,k,1}(1 - \delta_{i1,2,j,k}) - M_{i1,2,k,1}(1 - \gamma_{i1,2,j,k,1}) \leq 0, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $M_{i1,2,k,1} = T_{\text{deadline}_{i1}} + T_{\text{runtime}_{i1,k}} - T_{\text{arrival}_{i2}}, 1 \leq Vi < Vi2 \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $s_{i2} + T_{\text{runtime}_{i2,k}} - s_{i1} - M_{i1,2,k,2}(1 - \delta_{i1,2,j,k}) - M_{i1,2,k,2}(1 - \gamma_{i1,2,j,k,2}) \leq 0, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $M_{i1,2,k,2} = T_{\text{deadline}_{i2}} + T_{\text{runtime}_{i2,k}} - T_{\text{arrival}_{i1}}, 1 \leq Vi < Vi2 \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
• $\gamma_{i1,2,j,k,1} + \gamma_{i2,j,k,2} \geq 1, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.

問題 \mathcal{P}_{HMS} の数学モデルは以下のように表される。

Minimize the cost function $A_{\text{chip}} = \sum_{j,k} A_k y_{j,k}$
subject to
(1) $\sum_j x_{i,j} = 1, 1 \leq Vi \leq N_{task}$.
(2) $\sum_k y_{j,k} = x_{i,j}, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}$.
(3) $\sum_i x_{i,j} V_{ik} z_{i,j,k} \leq V_{\text{constraint}}$.
(4) $s_i + \sum_{j,k} T_{\text{runtime}_{i,j,k}} z_{i,j,k} \leq T_{\text{deadline}_{i1}}, 1 \leq Vi \leq N_{task}$.
(5) $z_{i,j,k} \leq x_{i,j}, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
(6) $z_{i,j,k} \leq y_{j,k}, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
(7) $z_{i,j,k} \geq x_{i,j} + y_{j,k} - 1, 1 \leq Vi \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
(8) $\delta_{i1,2,j,k} \leq x_{i,j}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(9) $\delta_{i1,2,j,k} \leq x_{i2,j}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(10) $\delta_{i1,2,j,k} \geq y_{j,k}, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(11) $\delta_{i1,2,j,k} \geq x_{i,j} + x_{i2,j} + y_{j,k} - 2, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(12) $s_{i1} + T_{\text{runtime}_{i1,k}} - s_{i2} - M_{i1,2,k,1}(1 - \delta_{i1,2,j,k}) - M_{i1,2,k,1}(1 - \gamma_{i1,2,j,k,1}) \leq 0, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(13) $M_{i1,2,k,1} = T_{\text{deadline}_{i1}} + T_{\text{runtime}_{i1,k}} - T_{\text{arrival}_{i2}}, 1 \leq Vi < Vi2 \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(14) $s_{i2} + T_{\text{runtime}_{i2,k}} - s_{i1} - M_{i2,j,k,1}(1 - \delta_{i1,2,j,k}) - M_{i2,j,k,1}(1 - \gamma_{i1,2,j,k,2}) \leq 0, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(15) $M_{i2,j,k,1} = T_{\text{deadline}_{i2}} + T_{\text{runtime}_{i2,k}} - T_{\text{arrival}_{i1}}, 1 \leq Vi < Vi2 \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
(16) $\gamma_{i1,2,j,k,1} + \gamma_{i2,j,k,2} \geq 1, 1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, \text{and } 1 \leq Vk \leq N_{CPU}$.
Variables
• $x_{i,j}$ is a binary variable, $1 \leq i \leq N_{task}, 1 \leq j \leq N_{task}$.
• $y_{i,j,k}$ is a binary variable, $1 \leq i < i2 \leq N_{task}, 1 \leq j \leq N_{task}$.
• s_i is a real variable, $1 \leq i \leq N_{task}$.
• $z_{i,j,k}$ is a binary variable, $1 \leq i \leq N_{task}, 1 \leq j \leq N_{task}, 1 \leq k \leq N_{CPU}$.
• $\delta_{i1,2,j,k}$ is a binary variable, $1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
• $\gamma_{i1,2,j,k,1}$ is a binary variable, $1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
• $\gamma_{i1,2,j,k,2}$ is a binary variable, $1 \leq Vi < Vi2 \leq N_{task}, 1 \leq Vj \leq N_{task}, 1 \leq Vk \leq N_{CPU}$.
Bounds
• $T_{\text{arrival}_{i1}} \leq s_i \leq T_{\text{deadline}_{i1}}, 1 \leq i \leq N_{task}$.

以上のMIPモデルの解を求めるこにより、リアルタイム制約とSEU脆弱性制約の下でチップ面積最小なヘテロMPを合成することができる。

4. 実験

4.1 準備

リアルタイム制約とSEU脆弱性制約の下でヘテロジニア

スマルチプロセッサの合成を行った。ARMv4Tの命令セットに準拠するプロセッサ構成を複数個用意した。全てのプロセッサ構成は仮想的なものであり、その構成は表1に示される。プロ

表1 実験に用いた仮想的なプロセッサ構成。

L1 キャッシュの大きさ [kB]	仮想的なチップ面積 [a.u.]
構成 1	0
構成 2	1
構成 3	2
構成 4	4
構成 5	8
構成 6	16

セッサ構成は互いにキャッシュサイズに関して異なるものである。キャッシュメモリのキャッシュヒット時の書き込みボリシーとしてライトスルー[6]を採用した。また、キャッシュライン置き換えアルゴリズムとして、LRUアルゴリズム[6]を採用した。各々のCPUコアは自身のメモリ空間を持つとし、CPUコアは互いに実行を妨げないと仮定した。キャッシュラインサイズを32バイトとし、セット数を32とした。今回の実験ではキャッシュサイズのみを変更したプロセッサ構成を用意したが、ALU数、パイプライン段数、命令セットアーキテクチャなどの他のプロセッサパラメータを変更しても良いし、高信頼化設計を施したものも用意しても良い点に注意されたい。

実験には、組込みシステム向けベンチマークスイートMiBenchから11種類のプログラムを使用した[5]。プログラムへの入力はその実行時間に大いに影響を与えるために、あるプログラムに対する異なる入力による実行を異なるタスクと見なした。表2に示すように、一つのプログラムに対して複数種類の入力を用いることにより25個のタスクを仮定した。本実験では、アドレストレースを生成するために、GNUのCコンパイラ及びデバッガを用いた。表2においては、全てのプロセッサ構成でのタスクの実行時間及びSEU脆弱性を示す。この種のSEU脆弱性はSEU脆弱性見積もり手法[1-3, 7-9, 13]を用いて容易に求めることができる。

ILOG社の数理最適化エンジンであるCPLEX 10.2[26]を用い、3節に示すMIPモデルを解き、最適なヘテロジニアスマルチプロセッサを合成した。Intel Xeon X5355プロセッサが二つ搭載されているPCサーバを用い、最適化を行った。ほとんどの最適化プロセスにおいて、MIPソルバはその計算を短時間で終了しなかった。それゆえに、最適化時間に1時間の上限を設けた。最適化を終了しなかった合成処理においては、一時解を合成結果とした。

4.2 実験結果

リアルタイム制約及びSEU脆弱性制約の下で、幾つかのヘテロジニアスマルチプロセッサを合成した。様々な制約条件下で、ヘテロジニアスマルチプロセッサのチップ面積を調査




図5 ヘテロジニアスマルチプロセッサ合成結果。

表 2 各タスクの実行時間及び SEU 脆弱性。

Program name	タスク 1 bscmth_small	タスク 2 bitcnts_small	タスク 3 bf_small1	タスク 4 bf_small2	タスク 5 crc_small	タスク 6 dijkstra_large	タスク 7 dijkstra_small	タスク 8 dijkstra_large	タスク 9 ftt_small1	タスク 10 ftt_small2
CPU1 上での実行時間 [10 ⁶ cycles/exec]	1980.42	293.91	328.69	1.37	188.22	442.41	205.38	850.96	1923.92	
CPU2 上での実行時間 [10 ⁶ cycles/exec]	1011.63	53.32	185.52	1.05	1.66	43.72	187.67	832.04	412.71	935.99
CPU3 上での実行時間 [10 ⁶ cycles/exec]	834.11	53.25	93.68	0.32	0.63	42.97	134.31	626.39	286.91	641.06
CPU4 上での実行時間 [10 ⁶ cycles/exec]	684.62	53.15	75.03	0.26	0.51	42.97	93.31	434.72	224.98	479.29
CPU5 上での実行時間 [10 ⁶ cycles/exec]	448.90	53.15	74.86	0.26	0.51	42.97	86.51	400.41	183.04	417.04
CPU6 上での実行時間 [10 ⁶ cycles/exec]	405.25	53.15	74.86	0.26	0.51	42.97	83.05	382.88	182.60	417.02
CPU1 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	416.03	417.14	31.51	37.61	0.17	0.31	17.12	237.03	1141.75	356.23
CPU2 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	14025.98	96517.98	4103.81	33496.39	170.80	270.50	13217.83	27727.14	125208.68	46350.47
CPU3 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	18441.75	145977.28	9479.99	54661.44	154.06	315.47	15284.97	38577.71	181197.61	66766.15
CPU4 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	31660.22	238861.43	22248.16	70946.30	130.19	321.00	18619.48	59163.99	288057.97	113395.81
CPU5 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	50187.04	560202.80	42477.65	74006.41	135.49	336.76	19130.09	84628.95	414889.88	147621.40
CPU6 上での SEU 脆弱性 [10 ⁻²¹ errs/exec]	65564.74	653043.61	42650.39	74006.41	135.49	336.76	19300.18	172417.73	863833.06	404245.35

タスク 11	タスク 12	タスク 13	タスク 14	タスク 15	タスク 16	タスク 17	タスク 18	タスク 19	タスク 20	タスク 21	タスク 22	タスク 23	タスク 24	タスク 25
jpeg_small1	jpeg_small2	jpeg_large1	jpeg_large2	qsort_small1	sha_small1	sha_large1	strarch_small1	strarch_large1	ssn_small1	ssn_small2	ssn_small3	ssn_large1	ssn_large2	ssn_large3
238.75	66.30	229.77	153.59	95.28	99.69	1.75	43.02	143.30	28.42	12.13	2043.75	849.21	226.69	
86.04	32.56	319.03	111.72	75.57	20.04	208.21	1.04	23.63	30.08	11.71	5.10	390.87	379.17	105.44
58.85	18.51	270.63	59.29	46.12	17.23	177.25	0.62	14.33	20.96	7.45	2.82	282.18	245.82	58.83
52.79	14.62	198.36	51.36	45.00	17.06	173.88	0.45	10.49	20.25	5.09	2.42	279.57	148.28	43.05
51.17	14.12	192.59	50.00	44.05	16.74	173.88	0.45	10.48	20.24	5.07	2.42	279.48	147.57	43.02
50.89	14.12	191.62	49.23	43.04	16.74	173.88	0.45	10.48	20.24	5.05	2.42	279.47	147.57	43.01
1276.50	16.92	5625.82	75.59	1058.92	14.06	146.58	0.12	6.87	22.29	12.19	4.43	1617.97	3814.47	1147.60
109129.92	5330.62	1154050.94	16170.50	11847.82	3042.82	31710.01	110.65	2795.40	5280.04	1277.63	736.95	51595.47	46728.09	26758.55
159844.78	7011.33	185073.96	14014.10	13050.32	46860.62	48761.34	161.17	5198.69	5530.73	2148.73	824.70	66569.01	93032.59	30931.43
265116.65	11887.48	115100.55	45171.20	17490.59	8848.17	92987.82	173.28	8004.63	7947.04	2483.58	1018.39	221563.88	115252.06	31531.26
303686.22	19755.82	185573.46	6209.08	22311.93	15336.85	161848.29	177.33	8764.11	16898.19	3146.46	1349.52	274845.09	137322.41	37751.81
323270.34	28336.41	248043.19	118131.10	32345.83	15358.92	162077.76	177.33	8901.50	19604.88	4656.21	1689.58	289650.63	166261.33	43999.99

した。図 5 は様々な制約条件下でのチップ面積を示す。図より、制約を緩和するとチップ面積が削減される傾向が分かる。

表 3 は、ある制約条件下でのヘテロジニアスマルチプロセッサ合成例を示す。この合成においては、プロセッサ構成 1 の CPU コアを二つ、プロセッサ構成 2 の CPU コアを一つ持ち合わせるヘテロジニアスマルチプロセッサが合成された。また、表に示すように、タスクはプロセッサに割り当てられた。

表 3 ヘテロ MP 合成結果の一例

($T_{\text{deadline}_i} = 3.5 \text{ B cycles}$, $V_{\text{constraint}} = 500 \cdot 10^{-18} \text{ errors/system}$).

	割り当てられたタスク
CPU 1 (構成 1)	{7, 14, 18, 21, 23, 24}
CPU 2 (構成 1)	{12, 16, 19, 20}
CPU 3 (構成 2)	{0, 1, 2, 3, 4, 5, 6, 8, 9, 10, 11, 13, 15, 17, 22}

5. おわりに

本稿では、リアルタイム制約と SEU 脆弱性制約の下でのヘテロジニアスマルチプロセッサ合成手法を提案した。ヘテロジニアスマルチプロセッサ合成問題に対して MIP モデルを作成した。ヘテロジニアスマルチプロセッサ合成問題を解くことにより、ヘテロジニアスマルチプロセッサの合成を行った。実験により、リアルタイム制約、あるいは、SEU 脆弱性制約を緩和することにより、ヘテロジニアスマルチプロセッサのチップ面積を削減できることが分かった。チップ面積と性能の間に、また、チップ面積と信頼性の間にトレードオフの関係があることが分かった。

本研究の今後の課題として、ヘテロジニアスマルチプロセッサの合成に要する時間の削減が挙げられる。一般的に、MIP ソルバは最適解を得るまでに長い計算時間を要する。幾つかの問題に対しては、MIP ソルバは最適化を終了しなかった。MIP ソルバを使用することは、本稿のようなフィージビリティスタディには有用であるが、実用的観点からは計算時間が問題となる。より高速に合成結果を得るために、ヒューリスティックの開発が必要である。

文 献

- H. Asadi *et al.*, "Vulnerability analysis of L2 cache elements to single event upsets," *Proc. DATE*, pp. 1276–1281, March 2006.
- A. Biswas *et al.*, "Computing architectural vulnerability factors for address-based structures," *Proc. IEEE ISCA*, pp. 532–543, June 2005.
- V. Degalahal *et al.*, "SESEE: soft error simulation and estimation engine," *Proc. MAPLD International Conference*, 2004.
- P. Elakumaran *et al.*, "Time redundancy based scan flip-flop reuse to reduce SER of combinational logic," *Proc. IEEE ISQED*, pp. 617–622, March 2006.
- M. R. Guthaus *et al.*, "MiBench: A Free, commercially representative embedded design benchmark suite," *Proc. WW'C*, 2001.
- J. L. Hennessy *et al.*, "Computer architecture: a quantitative approach," pp. 401–402, Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 2002.
- X. Li *et al.*, "SoftArch: An architecture level tool for modeling and analyzing soft errors," *Proc. IEEE DSN*, pp. 496–505, June 2005.
- S. S. Mukherjee *et al.*, "The soft error problem: an architectural perspective," *Proc. HPCA*, pp. 243–247, 2005.
- M. Rebaudengo *et al.*, "An accurate analysis of the effects of soft errors in the instruction and data caches of a pipelined microprocessor," *Proc. DATE*, pp. 10602–10607, 2003.
- P. Shivakumar *et al.*, "Modeling the effect of technology trends of the soft error rate of combinational logic," *Proc. DSN*, pp. 389–398, June 2002.
- C. W. Slayman, "Cache and memory error detection, correction and reduction techniques for terrestrial servers and workstations," *IEEE T-DMR*, 5(3):397–404, 2005.
- 杉原真, 石原亨, 橋本浩二, 室山真徳, "プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術," 情報処理学会研究報告, Vol. 2005, No. 102, pp. 167–172, 2005 年 10 月.
- M. Sugihara *et al.*, "A simulation-based soft error estimation methodology for computer systems," *Proc. ISQED*, pp. 196–203, March 2006.
- 杉原真, 石原亨, 村上和彰 "コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ," 情報処理学会研究報告, Vol. 2006, No. 111, pp. 93–98, 2006 年 10 月.
- 杉原真, 石原亨, 村上和彰, "ソフトエラーを低減する高信頼性キャッシュメモリのためのタスクスケジューリング," 電子情報通信学会技術報告, Vol. 106, No. 386, pp. 1–6, 2006 年 11 月.
- M. Sugihara *et al.*, "Task scheduling for reliable cache architectures of multiprocessor systems," *Proc. DATE*, pp. 1490–1495, April 2007.
- 杉原真, 石原亨, 村上和彰, "マルチプロセッサシステムのソフトエラー低減を目的としたタスクスケジューリング技術," 情報処理学会 DA シンポジウム, pp. 163–168, 2007 年 8 月.
- M. Sugihara *et al.*, "Architectural-level soft-error modeling for estimating reliability of computer systems," *IEICE Trans. Electronics*, E90-C, No. 10, pp. 1983–1991, October 2007.
- M. Sugihara *et al.*, "Reliable cache architectures and task scheduling for multiprocessor systems," *IEICE Trans. Electronics*, Vol. E91-C, No. 4, pp. 410–417, April 2008.
- Y. Tosaka *et al.*, "Neutron-induced soft error simulator and its accurate predictions," *Proc. SISPAD*, pp. 253–256, 1997.
- Y. Tosaka *et al.*, "Simulation technologies for cosmic ray neutron-induced soft errors: models and simulation systems," *IEEE Trans. Nuclear Science*, Vol. 46, pp. 774–780, 1999.
- Y. Tosaka *et al.*, "Comprehensive study of soft errors in abanded CMOS circuits with 90/130nm technology," *IEEE IEDM*, pp. 941–948, 2004.
- Y. Tosaka *et al.*, "Comprehensive soft error simulator NISES II," *Proc. SISPAD*, pp. 219–226, 2004.
- N. J. Wang *et al.*, "Characterizing the effects of transient faults on a high-performance processor pipeline," *Proc. DSN*, pp. 61–70, 2004.
- H. P. Williams, *Model Building in Mathematical Programming*, John Wiley & Sons, 1999.
- ILOG Inc., CPLEX 10.2 User's Manual, March 2007.
- International Technology Roadmap for Semiconductors 2003 Edition, <http://public.itrs.net/>, 2003.
- International Technology Roadmap for Semiconductors 2005 Edition, <http://public.itrs.net/>, 2005.