

超高速並列ディジタル信号処理装置

A VERY FAST PARALLEL DIGITAL SIGNAL PROCESSOR

中水流敏朗

Toshiro NAKAZURU

富士通(株)

Fujitsu Ltd.

近田義広

Yoshihiro CHIKADA

東京天文台野辺山宇宙電波観測所

Nobeyama Radio Observatory

1.はじめに

東京天文台野辺山宇宙電波観測所において、5基のアンテナからなる開口合成型電波望遠鏡システムのために100 GOPS (Giga-Operations per Second)相当の計算性能を持つプロセッサが必要となり、専用ディジタル信号処理装置FXを開発した[2]。FXは五基のアンテナからの信号間のクロス・パワースペクトルをリアルタイムで求め、ホストシステムへ送るものである。本稿はFXのアルゴリズム、アーキテクチャ及びインプリメンテーションについて述べている。

2. 装置概要

FXの設計目標は最大バンド幅320 MHzの天体からの受信電波をリアルタイムで1024点数に分光し相関を行うことである。この要件を満たすために、FXは高並列パイプラインアーキテクチャを採用している。このシステムの総合演算能力は120 GOPSにも相当する。ホストシステムとはチャネル経由で結合され、ホストシステムからは1つのI/O装置の位置にある。

FX装置はフーリエ変換部(F部)、相関部(X部)、制御部から構成されている(Fig. 1)。F、X部は本稿ではまとめて演算部と呼ぶ。以下に各部の機能と図中の関連装置の概略をしめす。

(1) フーリエ変換部(F部)

5基のフーリエ変換器からなり、各々の変換器は、10 mのアンテナからA/D変換器を経由して送ら

れてくる複素入力ディジタルデータについて、1024点の高速フーリエ変換を行い、1024個の複素周波数成分を相関部へ出力する。なお、45 mのアンテナからのデータも処理することができるよう、オプションとしてもう1基のフーリエ変換器を搭載することができる。

(2) 相関部(X部)

15基の相関器からなり、F部の5基又は6基(45 mアンテナ用を含む時)のフーリエ変換器からの出力の組合せについて自己相関又は相互相関を計算する。例えば、第(i, j)相関器は1024個の複素周波数成分について複素共役乗算を行い、その結果を累算する。

$$X_{i,j}(k) = \bar{P}_i(k) * P_j(k) \quad (k=0, 1, 2, \dots, 1023)$$

ここで $P_i(k), P_j(k)$ は*i*と*j*番目のフーリエ変換器の第*k*周波数成分であり、*は複素共役を示し、—は指定された時間の累算を意味する。

(3) 制御部

演算部の制御とホストシステムとのインターフェースを司る。また蓄積された相関データをホストシステムに送る。

(4) FX関連装置(Fig. 1)

フロントエンド・レシーバ、フィルター、受信電波を中間周波数に変換し、同相/直交位相ミキシングによってベースバンドの複素信号に落とす。A/D変換器；五基の変換器(各々実部・虚部のA/D変換対)からなり、各々は入力信号を最大サンプリングレート320 MHzで3~6ビット精度

の複素ディジタル信号に変換する。現在は 80 MHz で動作している。

3. アルゴリズム、アーキテクチャ、インプリメンテーション

1024点複素フーリエ変換を連続的に 3.2 us ピッチで行う為に、FFT アルゴリズムを直接にハードウェアにマッピングすることが必要であった。高集積度かつ低消費電力の CMOS LSI はこのような目的のために最もよいデバイス・テクノロジーである。

FX はクロックレートを 10 MHz にするために 32 点データ幅の並列構造になっている。システム全体が 1 つの長いパイプラインであり、データは一方向へのみ流れる。

3.1 アルゴリズムとアーキテクチャ

FX のアルゴリズムとアーキテクチャを以下に示す。

(1) FFT

FFT アルゴリズムの基本的な考えは次のようなものである。もし、N 点離散フーリエ変換 (DFT) の点数 N が $N = P \times Q$ (P, Q ; 自然数) と分解できるとき、N 点 DFT は

ステップ 1) Q 回の P 点 DFT 操作

ステップ 2) ステップ 1 の N 個の出力に対する位相回転 (ひねり係数乗算)

ステップ 3) P 回の Q 点 DFT 操作
に分解できる。この分解を再帰的に適用し、もとの N 点 DFT を多数回の小さな点数の DFT とひねり係数乗算に帰着させるものである。

1024 点数の分解の仕方はいろいろあるが、以下の分解を採用した。

$$1024 = 32 \times 32 = (8 \times 4) \times (8 \times 4) \\ = ((4 \times 2) \times 4) \times ((4 \times 2) \times 4)$$

第一段の分解は $1024 = 32 \times 32$ であるから、前述のステップ 1 とステップ 3 の DFT 操作はいずれも 32 点 FFT となる。これにより、容易に 32 点データ幅の並列構造が実現される。

1024 点複素 FFT 回路はひねり係数乗算器を介して直列に接続された二つの 32 点複素 FFT 回

路から構成される (Fig. 2)。各 32 点 FFT 回路の前で、1024 点の連続データは 32×32 行列にマッピングされ、元の並びの 32 置きの要素が連続して並ぶように転置され、32 点複素 FFT 回路に供給される。32 点 FFT 回路の内部構造は基数 4-2-4 の FFT アルゴリズムのデータフレームをそのまま並列化したパイプラインである (Fig. 3)。

(2) 相関と累算

相関計算の複素共役乗算も 32 点並列パイプライン的に行われる (Fig. 4)。

相関データの累算は累算結果の桁数が増えるにしたがって桁上げの頻度が減少することを利用して、最終的に奥行きの深い RAM へ累算される。累算は三段階に渡っておこなわれ、第二段階以降は第一段階での桁上がり分のみを累算する (Fig. 4)。桁上がり分の累算を容易にするため、相関乗算の出力以降はオフセット・バイナリ表現となっている。最初の二段階ではパワースペクトルを蓄えるために 32 ステージ FIFO レジスタを持つ累算器が使われる。ここで 32 個の周波数成分がマルチプレックスされる。最終段階では 1024 個の周波数成分すべてがマルチプレックスされ、RAM に累算される。

(3) 演算方式・精度

演算は固定小数点方式で、精度 6 ~ 8 ビットである。これは受信機のノイズが目標電波と同程度かそれ以上であるのが普通であり、それほどのダイナミック・レンジを必要としないからである。しかし、オーバフロー防止のために必要となるスケーリング処理 (後述) によって、有限ビット精度では FFT の出力にバイアスが生じる。このバイアス分を差し引くために、FFT の直後で補正が必要となる [1]。

FFT 全体の演算精度が 6 ~ 8 ビットで良いことは最終的にはプログラム・シミュレーションで確認された。このように演算精度をおさえることによって、基本演算をワンチップに押し込めることができた。

3.2 CMOS ゲートアレイによる実現

上記アルゴリズムは主として富士通の C-2000 と C-3900 シリーズの CMOS ゲートアレイ

を使って実現されている。これらのゲートアレイはそれぞれ2入力NAND換算で2000又は3900ゲートであり、平均オンチップ遅延時間はゲートあたり5~15nsである。設計当時、CMOSとしては最新のレベルのものであった。

FXの為に4種のLSIが新にデザインされた。FXの演算部のほとんどすべてはこれら4種で実現されており、システム全体として3700個のLSIが使われている(Table 1)。その他TTL-MSIも使われている。

以下にこれらのチップを簡単に説明する。これらすべて並列・パイプライン構造になっている。

(1) コーナ・ターナLSI (CT)

これはシフト方向が互いに直交する二つのシフトレジスタ面を持っている。各面は16語×16ビットで構成され、1つは入力、他は出力用である(Fig. 5)。入力面から出力面へスナップ・ショット的にデータがコピーされ、前に述べた転置操作が行われる。

このLSI4個で1024点FFTのデータ並び換えに必要な 32×32 行列のビットスライスが得られる。また16ビット幅32ステージの循環シフトレジスタとして用いることもでき、フーリエ変換のひねり係数の記憶回路としても使用される。

(2) バタフライLSI (BT)

これは2点離散フーリエ変換回路であり、二つの7ビット精度複素数の加算、減算を並列に行う。制御信号によりスケーリング（常に出力を1/2にする）機能か、オーバフローが生じたときに正又は負の最大値を出力する機能かのいずれかが適用され、演算結果が7ビット精度で出力される。

(3) 乗算LSI (MPY)

これは2つの6ビット精度複素数の乗算を行うものであり、結果は8ビット複素数として出力される。FFTのひねり係数乗算、相関乗算に使用される。

(4) 累算LSI (ACC)

これは32ステージFIFOレジスタを持つ8ビット複素累算器であり、各ステージの大きさは9ビット複素である。32の時分割されたデータを累算することができます(Fig. 6)。

4. 保守診断

上で述べたようにFXは3700個のCMOS LSIを使用する約12ミリオン・ゲートに相当する大規模なディジタルシステムである(Table 1)。このような大規模なシステムにおいては保守診断は一つの重要な事項である。

制御部の保守は内蔵パネルによって行われるが、演算部は多量のテストデータとかなりの計算性能を必要とするので、診断は主としてホストシステムより行われる。

演算部全体の診断はシステムの並列性が利用される。すなわち、同一のテストパターンを2個以上のユニットへ与え、その結果を比較する(前述のようにFXには5基のフーリエ変換器と15基の相関器がある)。しかし、このような多数決方法が適用できない場合はシミュレーションにより前もって求めた値と比較する方法によって行われる。

演算部の詳細な診断はパイプライン中のスキャン・ステージを利用して行われる。スキャン・ステージはTTLの汎用シフトレジスタで構成されている。例として、Fig. 7は8点FFT回路の概念図であり、パイプライン中のスキャン・ステージの位置を示している。シフトレジスタは診断データがスキャン・イン、アウトできるようになっており、各々LSIは前後のスキャン・ステージを使って診断される。

5. おわりに

FXのアルゴリズム、アーキテクチャ及びその実現の概要を述べた。また保守診断についても述べた。

FXは高集積度LSIと専用の並列処理によって商用のスーパコンピュータでも困難な計算量の問題の一つを解いた。1024点複素FFTの実行時間は商用スーパコンピュータFACOM VP-200の60倍強の速さである(Table 2)。このような方法はLSIの集積度の向上によって可能となつた。

FXは野辺山宇宙電波観測所に設置され、観測を行いながら、現在観測システム全体としてのS/N比の最終評価を行っている段階である。

6. 謝辞

熱心に御討論して下さった野辺山宇宙電波観測所の研究者、技術スタッフ並びに開発に携われた富士通の皆様に感謝いたします。

〔参考文献〕

- (1) 近田義広, バック・エンド関係進捗状況報告, 「最新の電波天文技術」に関する定光寺シンポジウム, 宇宙電波懇談会, pp 102~142 (1979).
- (2) Y. Chikada et al.; A DIGITAL FFT SPECTRO-CORRELATOR FOR RADIO ASTRONOMY, URSI/IAU Symposium on Measurement and Processing for Indirect Imaging, Australia, 1983

Table 1. Summary of the size of FX

Kinds of chips		CT	BTF	MPY	ACC	Total
Gate count per chip (*)		3367	1897	3593	3671	—
Chip count	a FFT	116	176	160	0	452
	a correlator	0	0	32	64	96
System (#)		580	880	1280	960	3700
Gate count (million gates)	a FFT	0.39	0.33	0.57	0.0	1.29
	a correlator	0.0	0.0	0.11	0.23	0.34
System (#)		1.95	1.65	4.5	3.5	11.55

(*) ; Equivalent number of 2-input NAND gates.

(#) ; System contains 5 FFT's and 15 correlators.

Table 2. 1024-point FFT execution time

Machines	Timing estimates (Arithmetic precision)	Performance ratios
FACOM M 380	6600.0 μ s (32 bits)	1
FACOM VP-200	212.0 μ s (64 bits)	31
FX	3.2 μ s (6~8 bits)	2062




Fig. 1 Block schematics of FX





Fig. 2 1024-point FFT pipeline



Note : MPY ; Multiplier LSI's

Fig. 3 32-point FFT pipeline




Fig. 4. CORRELATOR Xilinx




Fig. 5 Corner Turner LSI





Fig. 6 ACCUMULATOR LSI



Notes : BTF ; Butterfly LSI
MPY ; Multiplier LSI

Fig. 7 8-point FFT circuit ,