

二次元記憶を用いた連想処理システム

ASSOCIATIVE PROCESSING SYSTEM USING TWO DIMENSIONAL ACCESS MEMORY

元岡 達

田中英彦

上森 明

鈴木達郎

Tohru MOTO-OKA

Hidehiko TANAKA

Akira UEMORI

Tatsuji SUZUKI

東京大学工学部

Faculty of Engineering, University of Tokyo


[1] はじめに

従来から、種々の連想プロセッサが提案されてきたが、実際に製作された例は非常に少ない。ここでは二次元アクセス可能な記憶と、多数の処理素子(Processor Element。以下PEと略す。)とから成る連想処理システムの構成と処理内容について述べる。最近進歩の著しいマイクロプロセッサを用いれば、ここで述べるシステムの実用化は容易と考えられる。このシステムの応用として、パターン認識や、データベース管理等の問題向きのプロセッサを目標としている。

[2] 二次元アクセス記憶の構成法

連想処理とは、簡単な比較操作を各記憶セルで並列に行ない、高速に検索する処理である。連想処理に必要な連想記憶は、記憶内容によって、そのアドレス又はデータを取り出すものである。従来から、超伝導素子、磁気薄膜等で連想記憶を構成する方法が提案されているが、大規模で低価格な物は実現されていない。そこで、通常のRAM(Random Access Memory)のアドレスデコード回路を工夫し、2次元アクセス性を持たせた記憶を作り、それに比較操作のロジックを付加する事が考えられた。⁽²⁾ 図1に示すようだ、行方向、列方向のアクセス可能な記憶は、データを適当に配置する事によって、容易に実現できる。

図1. 2次元アクセス記憶のアクセスモード



(a) 一ある語番号の N ビットをまとめてアクセス。

(b) 一すべての語のあるビット位置の部分だけをアクセス。

今、N語×1ビットのRAMICを用いて、図1の2次元記憶を構成する事を考える。図1のアクセスが可能となるための条件は、

1. ある語(行)に属する各ビットは、同じメモリーチップ内に存在してはならない。

2. すべての語の同じビット位置(列)に属する各ビットは、同じメモリーチップ内に存在してはならない。

3. アドレスの変換論理が簡単である事。

1回のアクセスで、各チップから1ビットずつ、全体でNビットの入出力が行われるので、上

のようなデータの重複を避ける条件が必要である。
上記の条件を満足するような方法として、

① Skewed Array 方式

② EOR Skewed Array 方式

がある。(図2参照)

図2. $N = 8$ の場合のデータ配置法

① Skewed Array 方式

チップ番号	チップ内アドレス								アドレスの与え方
	0	1	2	3	4	5	6	7	
0	0 ₀	1 ₁	2 ₂	3 ₃	4 ₄	5 ₅	6 ₆	7 ₇	A ₁ A ₂ A ₃
1	7 ₀	0 ₁	1 ₂	2 ₃	3 ₄	4 ₅	5 ₆	6 ₇	A ₁ A ₂ A ₃ +1
2	6 ₀	7 ₁	0 ₂	1 ₃	2 ₄	3 ₅	4 ₆	5 ₇	A ₁ A ₂ A ₃ +2
3	5 ₀	6 ₁	7 ₂	0 ₃	1 ₄	2 ₅	3 ₆	4 ₇	A ₁ A ₂ A ₃ +3
4	4 ₀	5 ₁	6 ₂	7 ₃	0 ₄	1 ₅	2 ₆	3 ₇	A ₁ A ₂ A ₃ +4
5	3 ₀	4 ₁	5 ₂	6 ₃	7 ₄	0 ₅	1 ₆	2 ₇	A ₁ A ₂ A ₃ +5
6	2 ₀	3 ₁	4 ₂	5 ₃	6 ₄	7 ₅	0 ₆	1 ₇	A ₁ A ₂ A ₃ +6
7	1 ₀	2 ₁	3 ₂	4 ₃	5 ₄	6 ₅	7 ₆	0 ₇	A ₁ A ₂ A ₃ +7

② EOR Skewed Array 方式

チップ番号	チップ内アドレス								アドレスの与え方
	0	1	2	3	4	5	6	7	
0	0 ₀	1 ₁	2 ₂	3 ₃	4 ₄	5 ₅	6 ₆	7 ₇	A ₁ A ₂ A ₃
1	1 ₀	0 ₁	3 ₂	2 ₃	5 ₄	4 ₅	7 ₆	6 ₇	A ₁ A ₂ \bar{A}_3
2	2 ₀	3 ₁	0 ₂	1 ₃	6 ₄	7 ₅	4 ₆	5 ₇	A ₁ \bar{A}_2 A ₃
3	3 ₀	2 ₁	1 ₂	0 ₃	7 ₄	6 ₅	5 ₆	4 ₇	A ₁ \bar{A}_2 \bar{A}_3
4	4 ₀	5 ₁	6 ₂	7 ₃	0 ₄	1 ₅	2 ₆	3 ₇	A ₁ A ₂ A ₃
5	5 ₀	4 ₁	7 ₂	6 ₃	1 ₄	0 ₅	3 ₆	2 ₇	A ₁ A ₂ \bar{A}_3
6	6 ₀	7 ₁	4 ₂	5 ₃	2 ₄	3 ₅	0 ₆	1 ₇	A ₁ \bar{A}_2 A ₃
7	7 ₀	6 ₁	5 ₂	4 ₃	3 ₄	2 ₅	1 ₆	0 ₇	A ₁ \bar{A}_2 \bar{A}_3

ただし、 I_j は WORD 番号 j のビット目を意味する。 $A_1 A_2 A_3$ は、WORD 番号の 2 進数である。

図2において、 N 語 $\times N$ ビットの行列 a_{ij} (i ,

$j = 0, 1, \dots, N-1$) の配置法は、以下の通りである。

①の方式(図2の①)

・ i 番目の時、 $(j - i)$ 番目のチップのオービット目に a_{ij} を入れる。

・ i 番目の時、 $(N + j - i)$ 番目のチップのオービット目に a_{ij} を入れる。

②の方式(図2の②)

$(i \oplus j)$ 番目のチップのオービット目に a_{ij} を入れる。

ただし、

$$i \oplus j = (i_0 \oplus j_0) + (i_1 \oplus j_1) \times 2^1 + \dots + (i_{N-1} \oplus j_{N-1}) \times 2^{N-1}$$


$$\begin{cases} i = i_0 + i_1 \times 2^1 + \dots + i_{N-1} \times 2^{N-1} \\ j = j_0 + j_1 \times 2^1 + \dots + j_{N-1} \times 2^{N-1} \end{cases}$$

④は排他的論理和である。

以上の様な配置を実現するアドレス変換回路は、図3のようになる。①は $\log_2 N$ ビットの加算器を N 個必要とするのに對し、②は $\log_2 N$ 個の EOR ゲートだけでよい。

図3. アドレス変換回路

① Skewed Array 方式の場合




・ワードスライスアクセス

加算器の入力にワードアドレスをセット。

- ・ビットスライスアクセス
加算器をバイパスし、ビット番号を直接各メモリチップのアドレス端子に接続。

② EOR Skewed Array 方式の場合



チップ⁰番号 i ($i = 0, 1, \dots, N-1$) のメモリーのアドレス端子 $A_0 A_1 \dots A_{m-1}$ と上の X, Y バスの接続法は、

$$A_{ik} = \begin{cases} i_k = 0 \text{ の時 } X_{ik} \\ i_k = 1 \text{ の時 } Y_{ik} \end{cases}$$

である。ただし、

$$\begin{cases} i = i_0 + i_1 \times 2^1 + \dots + i_{m-1} \times 2^{m-1} \\ X = X_0 + X_1 \times 2^1 + \dots + X_{m-1} \times 2^{m-1} \\ Y = Y_0 + Y_1 \times 2^1 + \dots + Y_{m-1} \times 2^{m-1} \end{cases}$$

・ワードスライスアクセス

M レジスタに all 1 をセット。
X レジスタにワードアドレスをセット。
 $M = \text{all } 1$ より、 $Y = \sim X$ 。（図2の②の右のアドレスの与え方のようになる。）

・ビットスライスアクセス

M レジスタに all 0 をセット。
X レジスタにビットアドレスをセット。
 $M = \text{all } 0$ より、 $Y = X$ 。

[データの並べ替え]

行、列方向のアクセスを共に可能にするような、データの配置をするためには、上記の様なアドレス変換回路だけではだめで、データの並べ替えの回路も必要である。これは、アドレス

が異なる時、データの各ビットの配置を全て変えないと、同一チップ⁰に同じワード番号（ビット番号）のビットが入ってしまうからである。従って、データを読み出す時は、元の順序に戻すために、書いた時と逆の入れ替えを行う。データの読み書きの両方に對し、入れ替えが必要な事、アドレス毎に並べ替えが異なる事に注意が必要である。

具体的に、①、②の方式の場合の並べ替えの操作は次の様になる。

左記のワードスライスアクセス、又は、左記のビットのビットスライスアクセスをする時、


①の方式—データをビットサイクリックシフト。読み出し時には、書き込み時と逆方向にシフト。

②の方式— $i = i_0 + i_1 \times 2^1 + \dots + i_{m-1} \times 2^{m-1}$ とすると、 $i_k = 1$ ($k = 0, 1, \dots, m-1$) を満たす、全ての危に対し、 2^k ビット単位の鏡像反転（ミラー）操作を順に行う。

②の方式をわかりやすくするため、例によって示したのが、図4である。

図4. EOR Skewed Array 方式の場合 のデータの並べ替え

例—図2の②で 5 ビットのビットスライス出力。 $5 = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$




次に、このようなデータの並べ替えの操作を容易に実現する回路について述べる。

[Shuffle-Exchange 回路]⁽⁴⁾⁽⁵⁾

先ず、Perfect Shuffleと呼ばれる回路について、説明する。図5に示したものがそれで、単なる結線回路に過ぎないが重要な性質を持つ。

図5. Perfect Shuffle

$$P(i) = \begin{cases} 0 \leq i \leq \frac{N}{2}-1 & 2i \\ \frac{N}{2} \leq i \leq N-1 & 2i+1-N \end{cases}$$



Perfect Shuffle の重要な性質は次の2点である。

1. $i = i_0 + i_1 \times 2^1 + \dots + i_{m-1} \times 2^{m-1}$ とする。


$$P(i) = i_{m-1} + i_0 \times 2^1 + i_1 \times 2^2 + \dots + i_{m-2} \times 2^{m-1}$$

となる。ただし、 $m = \lceil \log_2 N \rceil$

2. $N = 2^m$ の時、 m 回 Shuffle を繰り返すと、必ず元の順序に戻る。

1. の性質から、 m 回 Shuffle した後では、 $P(k)(i)$ の LSB が i_{m-k} になる。従って、この時の偶数番目と奇数番目のインデックスの隣り同士の差は 2^{m-k} である。つまり、 m 回 Shuffle をする途中で、最初に自分と $2^{m-1}, 2^{m-2}, \dots, 2^1, 2^0$ だけ離れていた点とこの順序で隣り同士になる。(図6の例参照)

図6. $N = 8$ の時の $m = \log_2 N$ 回の Perfect Shuffle




この事から、各ステップで隣り同士の入れ替えを適当に行えば、データを0から $N-1$ 番目の任意の場所へ $\log_2 N$ 回で移動する事ができる。そこで、Perfect Shuffleをした後に、隣り同士の入れ替えの回路を付加し、入れ替えの決定は、制御ビット $C(i)$ ($i = 0, 1, \dots, \frac{N}{2}-1$) によって行えば、種々の入れ替え操作が可能である。この様な回路は、Shuffle-Exchange回路と呼ばれる。その構成は図7に示した。

各回目のShuffle後の制御ビットを $C(k)(i)$ ($k = 0, 1, \dots, m-1$) とする。 m 回のShuffle-Exchangeによって、入れ替えを行ふ場合、すべての $C(k)(i)$ の組合せによって、任意の入れ替えが可能となるわけではない。しかし、サイクリックシフトや、EOR-Skewの並べ替え等の重要な入れ替えが可能である。

$\frac{1}{2}N \log_2 N$ 個の制御ビット $C(k)(i)$ をどのように決めたらよいかについては、アルゴリズムが示されている。⁽⁶⁾ 又、この制御ビットを発生するための回路も提案されている。⁽⁵⁾ これは、制御ビットもデータと共に、Shuffle回路を通して

図7. Shuffle-Exchange回路



し、隣り同士の EXOR をとって、新しい制御ビットとする方法である。しかし、EOR-Skew の並べ替えと 2^p ビット ($P = 0, 1, \dots, m-1$) のシフトの 2 つの機能だけに限定すると、制御ビットを発生する回路は簡単になる。以下に、次の制御ビットの与え方を示す。

(1) EOR-Skew の並べ替え

この場合は、各ステップ内で、すべての制御ビットに共通の値を与える。そして、各ステップでの制御ビットの値は、図4で示したように、ビット又はワードアドレスを m ビットの 2 進数に展開して、MSB から順に 1 ビットずつ取り出してくれればよい。これは、 k ステップ目で、制御ビットを 1 にすると、 2^{m-k} ビット単位の鏡像反転になるからで、Perfect Shuffle の 1. の性質に基づいている。EOR-Skew の並べ替えは、 $\log_2 N = m$ ステップで終る。

(2) 2^p ビット単位のシフト

例として、 $N = 16$, $m = 4$ の場合に、 2^0 , 2^1 , 2^2 , 2^3 の各ビット数だけシフトする時の制御ビットパターンを図8に示した。

図8. 制御ビットのパターン ($N = 16$)

制御ビット	ステップ ^o							グループ
	①	②	③	④	⑤	⑥	⑦	
$c(0)$	0	0	0	1	0	0	0	
$c(1)$	0	0	0	1	0	0	0	$G(1)$
$c(2)$	0	0	0	1	0	0	0	
$c(3)$	0	0	0	1	0	0	0	
$c(4)$	0	0	1	1	0	0	0	
$c(5)$	0	0	1	1	0	0	0	$G(2)$
$c(6)$	0	1	1	1	0	0	0	
$c(7)$	1	1	1	1	0	0	0	$G(3)$

シフト量	ステップ ^o シーケンス
2^0	① → ② → ③ → ④
2^1	② → ③ → ④ → ⑤
2^2	③ → ④ → ⑤ → ⑥
2^3	④ → ⑤ → ⑥ → ⑦
[ビット]	

シフト操作、特に 2^p ビットのシフト操作の時、制御ビットのパターンは次の 2 つの性質を持つ。

1. $k = 1, 2, \dots, m-P$ に対し、

$$C^{(k)}(i) = \begin{cases} 0 & 0 \leq i \leq \frac{N}{2} - 2^{P+k-1} \\ 1 & \frac{N}{2} - 2^{P+k-1} \leq i \leq \frac{N}{2} \end{cases}$$


つまり、1 の列がステップ毎に倍の長さになっていく。

2. オ $m-P$ ステップで制御ビットは全て 1 となり、 P キロならば、残りのオ $(m-P+1)$ からオ m ステップまで制御ビットは全て 0 となる。


これららの性質を用いて、 $N/2$ 個の制御ビットを m 個のグループに分けて制御すればよい事がわかる。図8でわかるように、最初のステップの初期パターンが決まれば、後の変化の仕方は同じである。以上より、EOR-Skew の並べ替えと、 2^p ビット単位のシフトを $\log_2 N$ ステップで行う回路は、図9のようになる。

図9. データの並べ替えとシフトの兼用回路 (Shuffle-Exchange)

①全体の構成図



②制御部の回路



MS (モードセレクト)

- { Hレベル---E OR-Skew の並べ替え
- { Lレベル---2^pビット単位のシフト

アドレスバス

- E OR-Skew の並べ替えの時、
ビットアドレス、ワードアドレスが
入る。
- 2^pビットのシフトの時
00---011---1をセット。
 $m-p$ ビット P ビット

[3] 二次元記憶を用いた連想処理システム

[2] で述べた方法によって、二次元アクセス記憶が構成できる。この二次元記憶に、ビットスライス型のマイクロプロセッサを附加し、並列比較等の連想処理を行うシステムを図10に示す。このシステムでは、データを行単位(ワードスライス)で書き込み、列単位(ビットスライス)で読み出しながら、比較レジスタの対応するビットと比較する事により、データの並列探索を行う。

図10. 連想処理システムのブロック図





図11に、Equality, Greater Than, Less Than, Max, Min のサーチアルゴリズムを示す。図11のアルゴリズムは、簡単な論理式で表わされるので、各アルゴリズムをマクロ命令として定義し、各マクロはマイクロプログラムで記述する。個々の演算は、ビット直列に行うので、並列度は 256 をフィールド長で割った数になる。PEには、レジスタファイル、マスク機能、パレルシフタ等、多数の機能を持つマイ

クロプロセッサを使う事により、応用範囲が広がる。

[4] 連想処理システムの応用

図11. サーチアルゴリズム


① Equality, Greater Than, Less Than



S_i データのオビットスライス
 X_i 比較レジスタのオビット目
 G Greater Than の語を示す。
 L Less Than の語を示す。
 M Equal の語を示す。

ただし、 i は MSB から調べる。

② Max, Min



(1) パターン認識

パターン認識への応用を考えた場合、種々の認識アルゴリズムに対する性能比較のためのハードウェアシミュレータとして有用である。汎用計算機では処理時間がかかり、又、専用のシステムでは他の方式との比較が難しい。このシステムでは、各種のアルゴリズムをマイクロプログラムで記述するので、変更が容易であり、また、パターン認識用のマクロ機能の設計や評価がやり易い。

細線化、平滑化等の前処理の他に、特徴抽出の際に役立つ処理として、連結点の処理、ビットカウント、最左端のビットアドレス等がある。又、認識の最終段階における辞書との照合では、[3]で述べたアルゴリズムを用いて、並列サーチができる。前半の処理は、ほとんどが PE の機能によって実現可能である。当然 PE のマイクロプロセッサでファームウェア的に処理しきれない部分や、効率の悪い処理については、外部に専用回路を附加する。

例として、 100×100 の 2 値画像の細線化、平滑化の処理時間を、PE のサイクルタイムを 2.00 ns と仮定して、評価した。(図12 参照) これは、 3×3 の窓によるアルゴリズムであるが、9 個の点を PE 内のレジスタファイルに取り込み、1 行又は 1 列の 256 画素分同時に並列処理する。従って、パターンの大きさが 256×256 を越えない時、処理時間は画素数の平方根に比例する。

図12. パターン認識への応用の例

① 2 値画像の平滑化

アルゴリズム

- | | | |
|-------|-------|-------|
| x_1 | x_2 | x_3 |
| x_4 | x_5 | x_6 |
| x_7 | x_8 | x_9 |
- I. $x_1 \sim x_9$ のうち、1 が 5 個以下なら、 $x_5 \leftarrow 0$
 - II. x_1, x_3, x_7, x_9 のうち、1 が 2 個以上なら、 $x_5 \leftarrow 1$ 。
 - III. x_2, x_4, x_6, x_8 のうち、1 が 2 個以下なら、 $x_5 \leftarrow 0$ 。


I, II, III の順に処理する。

処理時間

処理	プログラム ステップ数	1行の処理 時間[μS]	100×100 の場合[mS]
I	113	22.6	2.26
II	49	9.8	0.98
III	50	10.0	1.00
計	212	42.4	<u>4.24</u>

ただし、ステップ数はマイクロプログラムをハンドアセンブルして数えた。

② 2値画像の細線化(Thinning)



I. $x_1 \sim x_9$ のうち 1 が 5 個以下なら,
 $x_5 \leftarrow 0$ 。結果は A2 へ入る。
(境界除去)

II. 1. $A_3 \leftarrow A_1 \wedge A_2$
(境界が A_3 に入る)
2. A_2 に対し, $x_1 \sim x_9$ のうち、少なくとも 1 つが 1 なら, $x_5 \leftarrow 1$ にして、結果を A_2 に入れる。(膨張)

3. $A_3 \leftarrow A_2 \wedge A_3$
(2と3は、線幅が 1 ないし 2 の線や正方形などが除去されるのを防ぐためにある。)

4. A_3 に対し, $x_1 \sim x_9$ のうち、1 が 3 個以上なら, $x_5 \leftarrow 0$ にし, A_3 に格納。(連結性の維持)

5. A_3 が all 0 なら終了。

6. $A_1 \leftarrow A_1 \wedge A_3$

7. ステップ I へ戻る。

処理時間

処理	プログラム ステップ数	1行の処理 時間[μS]	100×100 の場合[mS]
I.	115	23.0	2.3
II. 1.	5	1.0	0.1
2,3	23	4.6	0.46
4,6	118	23.6	2.36
5	5	1.0	0.1
計	266	53.2	<u>5.32</u>

(注) この合計は、1回の細線化処理時間で、実際には、これの n倍(反復回数)である。データの線幅などによって、nは変あるが、 $n = 10 \sim 20$ としても、 100×100 の2値画像は 53.2 ~ 106.4 mS で処理できる。


(2) データベースマシンへの応用

データ構造として、リレーショナルモデルを採用すれば、表に対する検索であるから、このシステムに適したモデルと言える。[3]で述べた連想処理アルゴリズムを用いて、リレーショナルモデルで用意している述語機能を効率良く実装することができる。

検索条件を満たす語は、PE内のレスポンスレジスタにその位置が示される。語数を調べるために、このレジスタ中の1の数を数えるビットカウント処理が必要である。これは、各PE毎に16ビットずつまとめてシフトカウントし、次に16台のPEのカウントの和をとる。又、条件を満たす語の先頭アドレスを示すアドレスリザルバーは、プライオリティー・エンコーダを何段か継続接続する事によって、容易に作成できる。

リレーショナル・アルジェブラにおける J & IN のような極めて効率の悪い操作も、ドメインについて SORT されていれば、効率が良くなる。Batcher の提案した Bitonic Sorter⁽³⁾ は、図13のように、Perfect Shuffle と比較エレメントから成り、入力データ数 N に対し、 $(\log_2 N)^2$ ステップでソートするネットワークである。


図13. Bitonic Sorter ($N = 8$)



レジスタ パーフェクト 比較
シャッフル エレメント

比較エレメント

• $C = 0$ の時



$$L = \min(A, B)$$

$$H = \max(A, B)$$

• $C = 1$ の時

$$L = \max(A, B)$$

$$H = \min(A, B)$$

比較エレメントはあくまで 13 個の 2 入力 $N \times R$ で製作できるが、同じ処理を PE のマイクロプロセッサ内で行う事もできる。この場合、1 ビットの処理に十数ステップのループ命令が必要である。従って、例えば、このシステムで、比較エレメントを付けずに、Perfect Shuffle と PE の組合せで、16 ビット 256 Word のデータのソートをすると、処理時間は約数 msec かかる。当然、専用の比較エレメントを付加すれば、速度は 1 桁から 2 桁早くなる。ゲート数も少ないし、交換モジュールと比較エレメントの機能を両方持つような回路を、Perfect Shuffle と組合せれば、EOR-Skew の X を替え、 2^{θ} ビットのシフト、Bitonic Sort の 3 つの機能を全て、一つの回路で実現できる。SORT 機能の付加は、データベース管理への応用の場合は特に必要と思われる。

(3) その他の応用

Perfect Shuffle は、FFT (高速フーリエ変換) の際の Shuffle 操作にとって有用である。その他、高速乗算、多項式計算、偏微分方程式の解等、2 次元アクセス記憶や Perfect Shuffle の特徴を活用できる応用分野は広い。しかし、本研究ではパターン認識とデータベース管理への応用を目標とする予定である。

[5] まとめ

以上で、2 次元記憶を用いた連想処理システムが、比較的容易に構成できること、パターン認識やデータベース管理の分野で大きな処理能力を発揮しうる事を示した。2 次元記憶を構成する上で、Perfect Shuffle の果たす役割は大きく、PE 間のデータ交換にも有用である。さらに、回路的には 1 対 1 の接続であるから、ファンアウトが小さくて済み、速度の向上も期待できる。

他方、PE にマイクロプロセッサを用いる事により、

- 価格の低下
- 設計の容易さ
- 問題に適応した命令セットの設計、変更が容易—ファームウェア化
- 機能の拡張性

等の利点がある。

現在、本研究では、性能評価のためのシミュレーションや、問題への適応性のチェックを行っている。従来、大規模な連想プロセッサで実現された例は少なく、今後ここで述べたようなシステムが、製作の容易さという点で有利と思われる。

[参考文献]

1. K. J. Thunber
「Associative and Parallel Processors」
Computing Surveys, Vol. 7, No. 4,
pp. 215-255, 1975

2. K.E.Batcher
「STARAN parallel processor system hardware」
NCC pp.405-410, 1974
3. K.E.Batcher
「Sorting networks and their applications」
SJCC pp.307-314, 1968
4. H.S.Stone
「Parallel processing with the perfect shuffle」
IEEE C-20, pp.153-161, 1971
5. T.Lang and H.S.Stone
「Shuffle-exchange network with simplified control」
IEEE C-25, pp.55-65, 1976
6. D.H.Lawrie
「Access and alignment of data in an array processor」
IEEE C-24, pp.1145-1155, 1975
7. D.E.Knuth
「The Art of Computer Programming」
vol.3, Addison-Wesley, 1969
8. 元岡、田中、上森
「パターン処理用プロセッサのアーキテクチャ」
昭51. 情報処理全国大会 19.