

# マルチマイクロプロセッサシステム HARPS

## Multimicroprocessor System HARPS

概要と汎用ファームウェアシステム  
An Outline of HARPS and Its General Purpose  
Firmware System

津田 勝夫, 田中 譲

Takao TSUDA

Yuzuru TANAKA

北海道大学・工学部

Hokkaido University

This paper introduces the new type of multimicroprocessor system constructed under the cooperation between the Graduate School of Information Engineering of Hokkaido University and Nippon Mini-Computer Corporation. This system named HARPS consists of 9 microprocessors ( 8 processing elements and 1 control processor ) and operates under the support from a host minicomputer ECLIPSE S/200. All the memory units in HARPS including WCS's and Mapping Arrays are shared with ECLIPSE as a part of its main memory. In this system, the specially designed hierarchical firmware architecture allows for the hierarchical parallel processing flexibility. The operation of this system completely depends on its firmware. MOSES is a firmware operating system as a parallel machine with various parallel instructions.

### [1] 序論

近年、マイクロプロセッサ技術の発展とマイクロプログラムの再評価は、並列処理システムの実現性を高めている。安価なマイクロプロセッサを多數使用したシステム<sup>1)</sup>や、ビット・スライス型のようにモジュラリティーの高いプロセッサ<sup>3)</sup>を自由に組み合わせての可変構造並列計算機等<sup>2)</sup>が発表されている。


HARPS(=Hokkaido University Array Processor System)は新しい形式の制御構造を持ったマルチマイクロプロセッサ・システムで、自由度の高い階層制御構造にその特徴がある。このシステムは9個のマイクロプロセッサからなり、1個が制御プロセッサ(CP)として、残りの8個がプロセッシング・エレメント(MP)として働く。HARPSのホスト計算機システムは、ECLIPSE S/200 2台が90MBと1MBのディスクを共有

するデュアル・プロセッサ・システムであり、HARPSは一方のECLIPSEに依存している。HARPSの各プロセッサのALUは4個の4ビットスライス型マイクロプロセッサ Am2901 により成り、16ビットの語長を持つ。このシステムの動作はファームウェアに完全に依存し、種々のファームウェア・システムが計画されているが、MOSES(Microprogram Oriented Supervisory Executive System)がその1つである。MOSESは、HARPSに汎用並列計算機としての標準的命令群を準備し、ホスト・システムのOSの下で動作させることを最終目標とする。

### [2] HARPS のアーキテクチャ

図1にHARPSの構成を示す。CPは16ビット×256語のプログラム・メモリーと55ビット×256語のWCSを持ち、各々のMPは16ビット

$\times 256$ 語のデータメモリーと、 $54$ ビット $\times$  $256$ 語のWCSを持つ。それぞれのプロセッサは命令デコーダに似たマッピング・アレイを持ち、これは、上位レベルのコマンドを下位レベルのコマンドの集合に写す。特にMPのマッピング・アレイは、8個が概念上まとめて8ビット $\times 256$ 語 $\times 8$ フィールドのNMAを形成している。



E: ECLIPSE S/200, I/F: Interface,  
CP: Control Processor, MP: Micro-Processor,  
MM: Main Memory, PM: Program Memory,  
DM: Data Memory, DT: Data Transporter

Fig. 1. Configuration of HARPS.

## 2.1. ホスト・ミニコンピュータ

HARPSのメモリー・ユニットは、マッピング・アレイやWCSを含めECLIPSEによって共有されている。ECLIPSEはこれらメモリーを自身の主記憶の一部としてアクセスすることができます。ECLIPSEはHARPSが実行可能なプログラムを生成し、これをCPのプログラムメモリーに転送し、CPに起動をかけてこのプログラムの実行を開始させる。これにより、CPを通して8台のプロセッサに起動がかけられる。ローカルメモリーへのまとめたデータの転送、計算結果の格納、WCSやマッピング・アレイの動的書き換えもECLIPSEの仕事である。

## 2.2. インタフェース

ECLIPSEとHARPSの間のデータ、コマンド、ステータス情報等の転送はここを通して行われる。このユニット中には、転送モードレジスタと呼ばれる8ビットの両方向シフトレジスタがあり、ECLIPSEから8台のMPのメモリー・ユ

ニットへのデータの分配形式を指定する。転送モードレジスタの8ビットはそれぞれ8台のMPの各々に対応し、対応するビットが1のMPのメモリーがデータの転送先メモリーとして選ばれ、番地はECLIPSEの格納命令のオペランド部により決定される。これにより、ECLIPSEからHARPSへのデータの同時転送が可能であり、ECLIPSEのI/O命令により転送モードレジスタを左右に回転させ転送モードを変えることができる。HARPSからECLIPSEへデータを読み取る際には転送モードレジスタは関係しない。

## 2.3. 制御プロセッサ

CPは通常のミニコンピュータと似たアーキテクチャの16ビットプロセッサで、400nsecのマイクロインストラクション(MIR)サイクルを持つ。ECLIPSEからCPに送られたプログラムは、CPに対する命令(プログラム制御命令)とデータ部とから成り、データの一部はマイクロプログラム・アレイのためのコマンド列で、これに属する語はNMAの番地としてNMAに送られる。この番地をNMAポインタと呼ぶ。制御プロセッサはMPアレイの状態を調べることができる。

## 2.4. +)、マッピング・アレイ(NMA)

NMAは8フィールドの並列デコーダである。CPより送られたNMAポインタは8フィールドから成る1つの語を指す。この語のオフセットフィールドは、通常オレ番目のMPに対するWCSのあるマイクロルーチンを選び起動をかける。それゆえ、NMAの各語の各フィールドはMPエンティー・ポインタと呼ばれる。

どのようなシステムがあるかによると、各々のMPは通常40~50個のマイクロルーチンを持つ。この内の1つがMPエンティー・ポインタで指定される。HARPSでは8個のMPエンティー・ポインタの標準的な組み合わせを最大256種類NMAに記憶しておくことができる。256以上ない場合は、ECLIPSEによりNMAを部分的に動的に書き換えることも可能である。MP8台の起動は8ビットのセレクタにより選択的に行われる。セレクタはプログラム中に与えられ、NMAポインタと一緒にしてマイクロコマンドとしてNMAに送られる。

制御プロセッサは常に実行中の MP の集合を把握している。次のマクロコマンドのセレクタ部で選ばれた MP がすべて実行を終了したとき、前のマクロコマンドの実行の完了に關係なく、次のマクロコマンドを NMA に送る。

## 2.5. グローバル・コマンド (GC)

図 2 に NMA の詳細を示す。




Fig. 2. Parallel expansion of a macro-command by NMA and the function of Global Command indicators.

NMA の各語は、フィールド毎にグローバル・コマンド (GC) 指示ビットと呼ばれる 1 ビットを持っており、このビットがオンのとき、そのフィールドの内容は MP エントリー・ポインタにはならず、グローバルコマンドであるとされる。選ばれた NMA の 1 語のセレクタで選ばれたフィールドの内に GC 指示ビットがオンであるものが有るならば、この語はどのフィールドの値が MP には送られない。CP は NMA ポインタで選ばれた語のどのフィールドが GC であるかを 8 ビットの入力ポートを読むことにより識別でき、セレクタに關係なく、この語の各フィールドの値を読むことができる。これらの機能により、HARPS は帰納的かつ階層的な制御構造を実現することができる。これについては 3 章、4 章で述べる。

## 2.6. マイクロプロセッサ、アレイ

各々の MP は 16 ビットの語長と 400nsec の MIR サイクルを持つ。8 台の MP は 4 台づつ 2 つのグループに分けられている。8 台の MP は同期しているが、各グループ中の 4 台では僅相が少しづつずらせており、MP 間データ転送時

の衝突を避けている。WCS とデータメモリーは ECLIPSE により実行に先立って書き込まれ、実行中に動的に書き換えられる。データメモリーはマイクロ命令中に番地フィールドを持ち、読み出し演算-書き込みか一つのマイクロ命令で完結する。この番地フィールドの値は、読み出し用、書き込み用の RAM パラメータ、レジスタの値と加えられ、実際の番地を生成する。このレジスタの値はマイクロ命令で隨時変更可能である。

8 台の MP は、その任意の部分集合において、CP を介することなく自律的に処理の同期を取る機能を有している。

## 2.7. プロセッサ間のデータのやりとり

MP 間のデータのやりとりに対しては 2 つの手段が用意されており、同一グループに属す任意の 2 台の MP 間では、このそれを組み合わせて独立に存在するバスとポートによってデータ転送が行われる。これを完備なストリクスバスと呼ぶ。1 つのグループ内の 1 台の MP が他のグループ内の 1 台にデータを転送する際は、データトランスポータと呼ばれるぐるぐる回る転送装置が使用される。これら 2 手段により、任意の MP から他の MP への選択的且同時データ転送が 2 マイクロ命令サイクルで実行できる。

これら転送装置の利用可能性は各 MP で前べることができる、データ転送の衝突は MP の WCS アドレス "0" に割り込みをかける。

## [3] 設計理念とアーキテクチャ

並列という言葉の意味の広範さ、曖昧さのために並列処理の一般的定義を行うことは非常に難しい。計算機における並列処理には種々のレベルがあるとされる。HARPS ではこのレベルはハードウェアに依存する。HARPS の種々のハードウェア機能の的確な使用をファームウェアにより指定することにより、命令レベルの並列処理からタスクレベルの並列処理まで広範な種類の並列処理が HARPS 上で実行される。

### 3.1. 制御の流れ

HARPS における制御は ECLIPSE から CP を通じて 8 台の MP へと流れれる。流れは下流に行く

に従って流れの幅が広くなるか、これに対応して制御を表現するコマンドのレベルは高級言語の1ステートメントからマイクロ命令へと低下していくなければ流れの均衡が取れない。

HARPSは制御の流れを図3に示すような各レベルないしはステージのエントリー・ポインタをレベルの高いものからレベルの低いものへとつなげたエントリー・ポインタの連鎖として実現する。n番目のレベルのエントリー・ポインタとは、(n+1)番目のレベルのエントリー・ポインタの順序集合ないしは(n+1)番目のレベルに対するハードウェアに開いたルーチンの先頭、つまりエントリー・ポイントを指すデータである。エントリー・ポインタの順序集合とルーチンをプログラムと総称する。これらの混合もプログラムであるが、特に混合プログラムと呼ぶ。




Fig. 3. A chain of entry pointers.

このような制御の流れの捕らえ方により、制御の流れの展開は、エントリー・ポインタの並列分解として把握され、NMAという考え方が導入された。NMAはエントリー・ポインタの並列展開器であり、これにより、図4に示すような、1レベルの木を1次元的な順番に並べたような制御構造が実現される。木の順番はプログラムメモリー中のプログラム制御命令で指定され、通常モードの他、条件分歧、無条件分歧、ループ、サブルーチン、コード等のモードに対するプログラム制御命令が用意されている。図4のような制御構造のみならず、図5に示すような多レベルの木構造の制御を実現するため、クローバル・コマンドが導入された。多レベル木はクローバル・コマンドを新しいNMAポインタと見なし、NMA中のリンク構造をつくることによって実現される。このような構造はプロセッサ数をユーザーに対して透明にするのに役立つ。多レベル木の実行順序はCPのファームウェアに依るが、MOSESでは左から右、下から上である。




Fig. 4. Parallel control structure with one-level trees for 3 Micro-Processors.




Fig. 5. Multi-level tree structure of the control for 3 Micro-Processors.

MOSESでは、多レベル木を展開するために使用されるセレクタはプログラム可能であり、プログラムはシステムのつくった多レベル木の部分木を自由に選んで実行させることができます。これについて4.2で詳述する。

### 3.2. データの流れ

この報告では、データの流れというとき、それは、1つのメモリーから他の1つ以上のメモリーへのデータ集合の転送を指す。メモリーかWCSやデータがマイクロ命令であるときはデータの流れとして扱う。このような転送は、ECLIPSEのメイン・メモリーとHARPS中の種々のメモリー（プログラムメモリー、データメモリー、WCS、マッピングアレイ）との間で起こる。MPアレイはMPのメモリーのアレイを形成し、メモリー・アレイでは記憶構造が2次元以上の配列となるべく、ECLIPSEのメイン・メモリーが次元か1であることを異なる。この次元数の差異はストレージマッピングの概念を導入させた。ストレージマッピングというのは、データの流れにおける転送先のメモリーの記憶構造をソースメモリーの記憶構造に等す関数 Diane

の形は転送データの論理構造に従って決定される。種々のデータ転送形態、例えは、選択的同時転送、マトリクス型転送、転置マトリクス型転送、スキードマトリクス型転送等がストレージマッピングにより統一的に扱われる。HARPS 設計段階においては、ストレージマッピング専用プロセッサとしてストレージマッピングコントローラ (SMC) を設ける提案があつたが、現在の HARPS では SMC は ECLIPSE と転送モードレジスターにより復讐的にエミュレートされる。

#### [4] フームウェア、システムの概要 ( MOSES )

MOSES は、HARPS 使用の種々の並列処理における標準的処理ルーチンを機械命令として持つ汎用並列計算機システム実現を目指して作成されている HARPS のフームウェアシステムの名前である。このシステムでは HARPS の制御用メモリーの内、9つの WCS と 1 つのマッピングアレイ、それに NMA は基本的には標準的自制御情報も蓄え動的に書き換えられることはなく、残りの制御用メモリーである CP のプログラムメモリーのみをプログラム領域としてユーザーなしソフトウェアによる OS に開放する。CP のプログラムメモリーは 256 語しかないが、特別な命令を設けて、この命令の指示に従って、プログラムメモリーと ECLIPSE のメインメモリーとの間で動的なメモリーの書き換えが可能にされている。

MOSES ではマクロコマンドは CP にとってただのデータである。CP はプログラムの流れを変更する命令群、プロセッサアレイの状態チェックを行う命令群、以下に続くデータをマクロコマンドとして順に NMA に送ることを示す命令等を持つ。

NMA には、MP の種々の動作の標準的組み合せが 256 組、並列動作として用意されている。MP は整数演算、浮動小数点演算、検索、リート、論理演算、プロセッサ間データ転送等のルーチンを持つ。

CP、MP の WCS のために特に考へられたルーチン構造と、これを可能にするハードウェアにより、これらの強力なルーチン群を 256 語という少ない容量の中に効率的に作ることができ

る。

MOSES ではデータ集合を演算処理の対象とするが、各 MP は、何種類かのロード / ストア命令のそれぞれに対し、この集合を決定するオペランドテーブルを 2 つ持つ。つまり、データ集合の範囲とデータ集合内での掃引モードを指定する。オペランドテーブルの更新は、CP に対して機械語命令で指定でき、CP はこれを受け ECLIPSE に割り込みをかけ、ECLIPSE 中にあらかじめプログラムによって準備されているオペランドテーブルを対応する MP 内に書き込むよう指示する。

#### 4.1. 制御プロセッサの命令群

表 1 に MOSES により作られる CP 命令の一部を示す。

Table 1. A part of the instruction set of CP

1.	SEQ B/W, n	; ( Sequence ) Immediately following n bytes or n words are NMA pointers e.g., SEQB, 2 NMAP1,NMAP2 or SEQW, 2 s1, NMAP1 s2, NMAP2	; ( Sequence ) Immediately following n bytes or n words are NMA pointers ( NMAP ) or macro-commands, depending on the B/W indicator. s1, s2: start-up selector
2.	Control Flow Group		
	JMP (@) address ;( Jump ) JSB (@) address ;( Jump to Subroutine ) LOOP @, n	;Repete the following program segment that ends with the corresponding NEXT for n times.	
	@: ASCII character		
	NEXT @		
3.	FORK-JOIN Group	JOIN selector	;Freeze CP until all the selected MP's halt.
4.	Skip-If-MP's Group		
	SAZ selector	;Skip the next instruction if all the selected MP accumulators are zero.	
	SNZ selector	;Skip the next instruction if neither of the selected MP accumulators are zero.	
	SAP selector	; ( positive )	
	SNP selector		
	SAN selector		
	SNN selector	; ( negative )	
5.	Status Check Group		
	SST n, selector	; ( Set Status ) The n-th bits of selected MP status registers are collected and stored in the high byte of CP status register.	
6.	Set Register Group		
	SSL selector	; ( Set Selector Register )	
	CRM mask	; ( Set CR Mask Register )	
	CRR address	; ( Set CR Routine Address Register )	
	etc.		

SEQ はプログラムメモリーのマクロコマン

ドを区別するための命令で、SEQが読まれると CP はそのモードを通常モードからシーケンサモードに変更する。シーケンサモードでは B/W 指示部の値に従い、以下に続く n バイトないし n 語をそれが NMA ポインタ、マクロコマンドと解釈し、セレクタと共に NMA に送り、MP アレイに起動をかける。実際のマクロコマンドは、“W” モードではマクロコマンドのセレクタフィールドと CP 中に用意されているセレクタレジスタの内容の論理 AND がとなり、これを新しいセレクタとして使用する。“B” モードでは、セレクタレジスタの値をセレクタとし、これと NMA ポインタからマクロコマンドを生成する。セレクタレジスタは SSL 命令によりセットされる。“W” モードにおけるセレクタ指定の 2 重化はプロセラスが自分の書いた同じルーチンを異ったセレクタで何度も使用する際に役に立つ。

シーケンサモードでは、次のマクロコマンドのセレクタが選ぶすべてのプロセラスの実行完了を待って次のマクロコマンドが NMA に送られる。次のマクロコマンドの NMA への転送の前に、MOSES は CP に MP アレイのハードウェアステータスを調べさせる。それぞれの MP は、実行中、処理完了、CP に対して要求中、同期待ちの 4 つの状態を持ち、1 MP に対して 2 ピット、8 台に対して 16 ピットからなる入力ポートを読むことにより、CP は MP アレイの状態を知る。CP に対する要求は、ユーザー・マスクやマスクかけが可能であるようにし、この要求に対する処理ルーチンがユーザーが定義可能となるよう設計されている。

MOSES では、ユーザーの定義による CP 要求ルーチンなど、自由度の高い制御を可能にするため、CP の処理に関して計 9 個のスタックが用意される。これらの操作に従う CP のオーバーヘッドを減少させるため、スタック操作の多くは MP が肩代りし、並列処理を行う。この肩代りは MP の処理モードの内の特殊モード（短時間割り込みモード：SIM）内で実行される。SIM は MP の通常モードでの計算の途中結果を壊すことかないよう特に念入りに設計されている。これにより、SIM モード命令は、MP の状態の如何にかかわらず、即座に MP に割り込むことが可能である。

SIM モード命令の他の例は Skip-If-MP's や

一つ命令と SST 命令である。

#### 4.2. 本構造プログラム

先述のように、GC は制御の多レベル木構造を可能にする。図 6 に帰納的な多レベル木構造とその NMA による表現を示す。




Fig. 6. A multi-level tree and its representation by NMA.

図 7 は図 6 のマクロコマンドの呼び出し系列とその結果得られる部分木を示す。図 6、図 7 では説明を簡単にするために、MP 3 台の場合を取っている。

Calling Sequence \*format: selector/level  
 SSL 111  
 SEQW, 1  
 111, NMAP(1)  
 101 / 1 ; selector for node B  
 111 / 1 ; selector for node C  
 001 / 2 ; selector for node D  
 xxx / 0 ; terminator of subtree  
 xxx: don't care

Subtree




Fig. 7. Calling sequence for the multi-level tree in Fig. 6 and the resultant subtree.

呼び出し系列の [111, NMAP(1)] により、ノード A が展開される。これにより、ノード B とノード C の 2 つの GC が生じる。A の実行は延期される。B のレベルが多レベル木展開用セレクタのリストの最初のもののレベル指定部に等

しいので、このセレクタを使ってノードBの展開がNMAで行われる。このときはGCが出ないのでもBが実行される。この実行はマクロコマンド[101, NMAP(2)]の実行に等しい。セレクタリストの次のセレクタのレベルと、次の実行順になるノードCのレベルが等しいのでもCが展開される。この展開により2つのGCが現われ、ノードDとノードEが生成される。Cの実行は延期される。セレクタリスト中の次のセレクタ 001/2はもに使用されてもが展開され実行される。次に展開されるべきものはEであるがセレクタリスト中にこれに対応するセレクタがなくEは展開されない。次に実行が延期され、スクイックに蓄えられたCが実行され最後にAが実行される。上述の処理の制御はマクロコマンドスタックと呼ばれるスタックを使用して行われる。

MOSESでは、NMAによる多レベル木の定義の他に、ユーザーが自由に多レベル木構造をプログラムメモリー中に定義可能にするために特別なプログラム制御命令を用意している。

#### 4.3. 並列動作命令とオペラントのパラメータ化

各々のMPは、CP中の処理のためのスタック操作の肩代り部を除いて、ほぼ同じ内容のWCSルーチンを持つ。すべての2項演算命令はレジスタ間演算命令である。MOSESでは各々のMPは論理的には3個の浮動小数点 Acc (32ビット) と4個の固定小数点 Acc (16ビット) を持つ。物理的には浮動小数点と固定小数点で同じレジスタを共有している(表2)。

Table 2. Accumulators of each MP.

ac: fixed-point accumulator  
fac: floating-point accumulator

```
register #0 : ac A : fac A
#1 : ac C : fac A
#2 : ac B : fac B
#3 : ac D : fac C
#4 :           : fac C
```

##### LOAD/STORE instructions

```
FLA : ( MEM ), ( MEM+1 ) → fac A
FLB : ( MEM ), ( MEM+1 ) → fac B

FST : fac C → MEM, MEM+1
STC : ac C → MEM
STD : ac D → MEM

( MEM: memory )
```

MPエントリー・ポインタにはオペランドアドレスに対する情報がない。そこでオペラントテーブルという概念が導入された。MOSESは2つのロード命令と3つのストア命令を定義するが、この各々に対し、2個のオペラントテーブルが各々のMP毎にデータナメモリー中に常駐している。これらのテーブルはECLIPSEにより更新可能である。これら2つのオペラントテーブルに対し、それぞれの命令は2つのエントリーポイントを持つ。例えば、浮動小数点 Acc Aに対するロード命令 FLA には FLA1 と FLA2 があり、FLA オペラントテーブルの 1, 2 に対応している。オペラントテーブルは、ベース番地部、インデックス部、インデックス上限部、オ1増分部、オ2増分部の5つのフィールドから成り、NMAにより、MPのロード/ストア命令のいずれかに起動がかかる場合、オペラントアドレスは、対応するオペラントテーブルにより、(ベース番地) + (インデックス) と決定される。このループの終りに、インデックスはオ1増分だけ加えられ、その結果インデックス上限を越えた場合は "0" にセットされる。それぞれのテーブルを記憶するために、データメモリーの3語づつが使用される。これらのテーブルを処理するためにいくつかのCPに対する命令が用意されている。それらを表3に示す。

Table 3. CP instructions to manipulate operand tables in each MP

```
REQ selector, table name; Request ECLIPSE to
      renew the operand table
      in the selected MP's.
RIX selector, table name; Reset the index to
      "0" in the specified
      tables.
SINC selector, table name; Swap the 1st
      increment with the 2nd
      increment in the specified
      tables.
```

例として、8×8の行列 A と B の積に対するプログラムを以下に示すこととする。まず、ここで使用される並列動作命令のいくつかを説明する。今 NMA エントリー・ポインタをその名前を2つのスラングで区別することを示す。MPエントリー・ポインタは名前を2つ(2重スラング)で区別することにする。例をば FLA1に対し、それを  $\|FLA1\|$ ,  $\|FLA1\|$  と表現される。マトリクスの積では8個の $\|FM\|$ から成る $\|FM\|$ と8個の $\|FA\|$ から成る $\|FA\|$ を使用する。 $\|FM\|$ は浮動小数点乗算のエント

リ - ポイントであり), //FA// は浮動小数点加算のエントリ - ポイントである。MP ルーチンの例を表 4 に示す。

Table 4. Examples of MP routines. ( MP # i )

```

FA   fac A + fac B → fac C
FS   fac A - fac B → fac C ; floating-
FM   fac A * fac B → fac C
FD   fac A / fac B → fac C

A   ac A + ac B → ac C
S   ac A - ac B → ac C
M   ac A * ac B → ac C
D   ac A : ac B → ac C ( quotient )
      ac D ( residue )

XFK  ac A → XFO #( i+k mod 8 )
RECVK XFI #( i+k mod 8 ) → ac C


XFO : output port used to transfer data
      to another MP.
XFI : input port used to receive data
      from another MP.

```

/ SWAPk / ( $k = 1, 2, \text{ or } 4$ ) の指す MP ルーチンは MP # i に対し, ( $i/k$ ) 以上の最小整数加奇数であれば, 浮動小数点  $A \times B$  ( $\text{fac } B$ ) の内容を MP #(  $i+k$  ) に転送し, 次に MP #(  $i+k$  ) から送られてくるデータを  $\text{fac } B$  に格納するとこう一連の動作を指示する。上述の条件に反する場合は, MP # i は  $\text{fac } A$  の内容を MP # (  $i-k$  ) に転送し, 次に, MP # (  $i-k$  ) から転送されたデータを  $\text{fac } A$  に格納する。

図 8 は  $8 \times 8$  の行列の積に対するプログラムを示す。このプログラムでは, 内積の計算かトリー・ハイト・リダクションと呼ばれるアルゴリズムで計算されている。図 8 は説明用のプログラムであることを注意しておく。

core map of each MP ( MP # i ) :



operand tables ( stored in each MP ) :

FLA1; A 0 / 15 2 / -	FLB1; B 0 / 15 2 / -	FST1; WK 0 / 15 2 / -
FLA2; WK 0 / 15 4 / -	FLB2; WK+2 0 / 15 4 / -	FST2; C 0 / 15 2 / -

format of operand tables

base address  
index / upper-bound-of-index  
1st increment / 2nd increment


program:

```

SSL 377
LOOP A, 8
SEQB, 1
FLA1.

```


MP #1      MP #2



```

LOOP B, 8
SEQB, 3
FLB1, FM
FST1,
NEXT B

```



LOOP C, 4

SEQB, 5

FLB2, FLA2

SWAP1, FA

FST1,

NEXT C

RIX 377, FST1



LOOP D, 2

SEQB, 5

FLB2, FLA2

SWAP2, FA


FST1,

NEXT D

RIX 377, FST1

RIX 377, FLB2

RIX 377, FLA2



RIX 377, FST1

RIX 377, FLB2

RIX 377, FLA2

FST2,

NEXT A

RIX 377, FST2

HLT




Fig. 8. An example program for 8-by-8 matrix multiplication.

## [5] 結論

現在設計されている MOSES は低いレベルでの並列処理を可能にする機能を用意すべく設計されている。この状況は将来変化する。MOSES の最終的な形ではタスクの動的スケジュール、割り付け等を含むシステムが固められる。現在の形の MOSES は仕様からは決定しており、マイクロ命令等のコード化もかなり進んでいる。現在、ホストの OS の上での HARPS のファームウェア開発のためのユーティリティが開発中である。

MOSES を基礎とした高級言語に関する研究がいくつかあるが仕様決定はまだである。ここで問題になるのは、処理を受けるデータの論理構造と物理構造の対応、並列処理可能性の解析、並列処理の表現法等である。

HARPS の定量的評価と問題点の追求が大きな

問題であるか、またデータ不足である。

HARPSの特殊な応用と種々考えられつつある。著者等以外によるその含め列記すると、DBA（デジタル・ディフアレンシャル・アナライザ）、FFT、DNNS（デジタル神経回路網シミュレータ）、データベースマシン開発のためのエミュレータ等である。

### [謝辞]

HARPSは多くの方々の参加により実現された運動システムである。特にHARPSのハートウェア開発に大きな力となられた日本ミニコンピュータ（群）の宮下氏を始め、鈴木、赤城、玉地の各諸氏並びにMMP開発グループの各諸氏、HARPS開発の中心となられた北海道大学工学部の小山、宮本、橋内助教授、桃内、恩田両氏、大学院生の阿部、田畠両君に感謝の意を表します。なお、この研究は特定研究經費「マイクロコンピュータ群による汎用高速並列演算システムの研究」より一部補助を受けを行われた。

### Bibliography

- 1) Hammersley, J.M. Some speculation on a sense of nicely calculated chances. SIAM Review 16 (1974) pp.237-255.
- 2) Lesser, V.R. Direct emulation of control structures by a parallel micro-computer. SLAC-127, Stanford Linear Accelerator Center, Stanford (1970).
- 3) Rallapalli, K., and Verhofstadt, P. MACROLOGIC-Versatile functional blocks for high performance digital systems. Proc. AFIPS 1975 NCC Vol.44 pp.67-74.
- 4) Tanaka, Y., Miyashita, K., et al. HARPS (Hokkaido University Array Processor System): A new hierarchical array processor system. Proc. EURO-MICRO 1976.