

マイクロプログラム制御計算機 QA-1 の並列処理方式

Low Level Parallel Processing by the Microprogrammed Machine QA-1

小柳 滋 柴山 潔 富田 真治 萩原 宏

Shigeru Oyanagi, Kiyoshi Shibayama, Shinji Tomita, Hiroshi Hagiwara

(京都大学 工学部)

(Faculty of Engineering, Kyoto University)

1. まえがき

図形処理、画像処理、信号処理などの応用では大量データに対して均一な処理を必要とし、これらのリアルタイム処理を可能とするために並列処理やパイプライン処理の利用が有効である。

並列処理には、いくつかの処理レベルが考えられる。たとえば、図形処理の1例としてアニメーションを考える。その基本操作は、図形を構成する多くの座標点ベクトル(x, y)に変換行列を作用させることで表わされる。従って、アニメーションの並列処理は、次の3つのレベルが考えられる。

(1) 変換行列×座標点ベクトルの基本操作を複数の演算器を用いることにより並列処理するレベル

(2) 座標点の集合をいくつかの部分に分割し各部分に対する座標点の変換を同時に複数個、並列処理するレベル

(3) ある時刻 t における全ての座標点の変換と、時刻 $t+At$ における変換行列を求める計算など他のタスクとを、機能分担して並列処理するレベル

これらの3つの並列処理のレベルをとり入れて、処理効率のよいシステムをいかに構成するかは、応用に強く依存する。このため、システムの専用化による高速性と、柔軟性に関するトレードオフの検討が重要である。

一般に図形処理、画像処理、信号処理用の専用計算機では、(1)のレベルの並列処理をとり入れたものが多い。これらの専用計算機では、

実装するハードウェアを最小限にして、効率よく特定の応用を処理することに重点があかれている。しかるに、特定のアルゴリズムや処理方式に依存したハードウェア構成は柔軟性の欠如をきたし、特に研究開発過程においては、処理対象の変更などに柔軟に対応できることが要請される。

また、近年のマイクロコンピュータの普及に伴ない、(2)あるいは(3)のレベルの並列処理をとり入れたマイクロコンピュータ複合体システムの研究が盛んになってきた。これらの複合体においても、高速性と柔軟性を両立させるシステム構成が必要であると考えられる。

一方、計算機に柔軟性を与える技術としてマイクロプログラミングが注目されている。マイクロプログラム制御計算機では、制御記憶を書き換えることによって応用に適したアーキテクチャを柔軟に定義することが可能であり、ハードウェアをきめ細かく制御することにより各種応用の高速処理が可能である。

我々は、低いレベルの並列処理能力をもつ計算機をマイクロプログラムで制御することにより、高速性と柔軟性とを兼ね備えた計算機QA-1を新たに設計、製作した。その設計目標は次の2点である。

(1) 図形処理、画像処理、信号処理など大量データの高速リアルタイム処理を目的とする応用において、充分な処理能力を提供できること

(2) 各種計算機のエミュレーション、高級言語処理など問題適応型計算機アーキテクチャ研究のための実験用計算機として利用できること




Fig. 1 QA-1 の概略図

Long format:

30	28	28	28	3 5 4 2 2 8 3 8	3 5 4 2 2 8 3 8 8			
0 ALU 0 ALU 1 ALU 2 ALU 3 C M M T T C B T C B T A M A E G M F R S D								

Short format:

30	3 5 4 2 2 8 3 8 8	
1 ALU 0 C M M T T C B T C B T A M A E G M F R S D		

Fig. 2 マイクロ命令形式

QA-1のアーキテクチャとハードウェア構成については既に報告しているので⁽¹⁾、本稿では設計目標(1)における各種応用で、QA-1の並列性がどのように生かされているかということに重点を置いて述べる。

2. QA-1の特徴

QA-1は图形処理、画像処理、信号処理などの応用における基本操作に含まれる並列性を利用して高速化をめざしている。そのため、QA-1は4個のALU(Arithmetic and Logic Unit)を持ち、それらが15個のWR(Working Register)を共有しつつ、並列動作する構成をとっている。QA-1の概略図をFig.1に示す。

各ALUは同一能力を持ち、その右入力はRバスを経由してWRに、左入力はLバスを経由して各ALU固有のLS(Local Storage)に接続されている。その出力はDバスを経由してWR、LSいずれにも接続されている。各ALUの演算、並びにALU演算に使用されるWR、LSのアドレスは、マイクロ命令により指定される。マイクロ命令の形式をFig.2及びFig.3に示す。

図に示されるように、各ALUは異なるフィールドで制御される。マイクロ命令の系列は單一であるが、1マイクロ命令で複数の演算、オペランド・アドレスを指定するため、マイクロ命令レベルでのMIMD方式と考えられる。マイクロ命令形式は、並列処理の特徴を生かすために160ビット水平型を採用している。更に並列処理がおこなわれない場合、すなわちALUのみが動作する場合には80ビットのShort formatを用いることにより、制御記憶の節約を計っている。この2種類のformatは、マイクロ命令語の先頭ビットにより判別される。

一般に、並列処理システムにおいては共有メモリへのアクセスの競合により、効率の低下をもたらす。QA-1においては、WRへのアクセスの競合が生じないような構成をとっている。




Fig.3 ALUの制御部

即ち、各ALUは任意のWRを同時にアクセスすることができる。複数のALUの演算結果が同一WRに書き込まれる場合には、その論理和が書き込みデータとなる。

マイクロプログラム制御計算機においては、その演算が主にレジスタレベルとなるため、ALUとMM(Main Memory)との結合方式が重要な問題である。特に、图形処理、画像処理のように大量データの高速処理が必要となる応用では、MMへの高速かつ柔軟なアクセスが可能でなければならない。QA-1においては、MMはサイクルタイム350ns、容量16k語(1語18ビット)のMOS ICメモリ4バンクから構成されている。また、4個のALUの配列順位がハードウェアで固定されているため、種々の語長データを効率よくアクセスするためには、4バンクに分割されたMMと4個のALUが順序正しく接続されねばならない。そのため、QA-1ではBCL(Bus Change Logic)を装備してこれを実現している。

QA-1のCM(Control Memory)はアクセスタイム40nsのバイポーラICメモリで構成され、容量は1024語×160ビットが実装されている。種々の応用分野に適用させるためには、この容量では充分とは言えないが、語長が160ビットと長いため、実装するハードウェア規模やコスト面からの制限が強い。そのため、CMを仮想記憶方式としている。そのバッカアップメモリとしてMMを用い、ハードウェアで制御することにより高速化している。CMは8個のブロック(128語)に分かれ、ブロック単位で入れ替えがおこなわれる。

以上が、QA-1のハードウェア構成の主な特徴であるが、QA-1の設計にあたって基本的に拡張可能性を重視している。すなわち、将来の変更、追加が可能なようにハードウェアはできる限りモジュール化されている。

3. 應用例

3.1 図形処理(アニメーション)

図形の取扱いには、ベクトルや行列演算に関する処理が多い。2次元図形の運動は、パラメータ w を導入したホモジニアス座標 (x, y, w) を用いて、3行3列の行列を作用させることで表わされる。例えば、図形の平行移動、回転、拡大/縮少は次のようになる。

・平行移動

(x, y) 方向に (a, b) だけ平行移動する

$$\begin{pmatrix} x \\ y \\ 1 \end{pmatrix} \leftarrow \begin{pmatrix} 1 & 0 & a \\ 0 & 1 & b \\ 0 & 0 & 1 \end{pmatrix} \begin{pmatrix} x \\ y \\ 1 \end{pmatrix}$$

・回転

原点を中心として α だけ回転する

$$\begin{pmatrix} x \\ y \\ 1 \end{pmatrix} \leftarrow \begin{pmatrix} \cos\alpha & -\sin\alpha & 0 \\ \sin\alpha & \cos\alpha & 0 \\ 0 & 0 & 1 \end{pmatrix} \begin{pmatrix} x \\ y \\ 1 \end{pmatrix}$$

・拡大/縮少

原点を中心にもと倍だけ拡大/縮少すると

$$\begin{pmatrix} x \\ y \\ 1 \end{pmatrix} \leftarrow \begin{pmatrix} \alpha & 0 & 0 \\ 0 & \alpha & 0 \\ 0 & 0 & 1 \end{pmatrix} \begin{pmatrix} x \\ y \\ 1 \end{pmatrix}$$

これらの変換を組み合わせることにより、簡単な2次元図形のアニメーションができる。我々は Fig. 4 に示されるシステムを用いてアニメーション・システムを作成している。すなわちタブレットより図形を入力し、その運動をリアルタイムで処理しつつグラフィック・ディスプレイに表示する。

一般にグラフィック・ディスプレイで「图形がなめらかに運動するように人の目で認識されるためには、1秒に20~50コマの運動图形の生成が必要とされる。我々は千本のベクトルより成る图形の運動をリアルタイムで処理することを目指とした。そのためには、1ベクトル当たりの変換を約 $20 \mu\text{sec}$ 以内で処理しなければならない。

本システムにおいて QA-1 は変換行列の計算、座標点の変換の処理を受け持ち、変換された图形は DMA 転送により HITAC 10-II を経由して Varian に送られる。変換行列の計算は 3 行 3 列の行列積の計算が中心であり、これを 3 個の ALU を用いて並列処理している。また座標点変換は、3 行目は計算不要であるため、




Fig. 4 システム構成

2行3列の行列と3次元ベクトルの積で表わされ、2点の変換を同時に処理することができる。この時の各 ALU の演算は次のようになる。

$$ALU \phi : x_{2n}^{t+1} \leftarrow a_{11} x_{2n}^t + a_{12} y_{2n}^t + a_{13}$$

$$ALU 1 : y_{2n}^{t+1} \leftarrow a_{21} x_{2n}^t + a_{22} y_{2n}^t + a_{23}$$

$$ALU 2 : x_{2n+1}^{t+1} \leftarrow a_{11} x_{2n+1}^t + a_{12} y_{2n+1}^t + a_{13}$$

$$ALU 3 : y_{2n+1}^{t+1} \leftarrow a_{21} x_{2n+1}^t + a_{22} y_{2n+1}^t + a_{23}$$

変換行列の要素 ($a_{11} \sim a_{23}$) を重複して LS に格納し、座標値 $(x_{2n}^t, y_{2n}^t, x_{2n+1}^t, y_{2n+1}^t)$ を WR に格納することにより、4 個の ALU はほとんど無駄なく動作する。

我々は、本システムを用いて花の回りを蝶々が羽根を開閉しつつ飛び回るアニメーションを作成した。座標点数は 512 点であり、これをリアルタイムでなめらかに表示することができることを確認した。

3.2 画像処理

画像前処理の例として、濃淡画像の線图形化の手法であるラプラス演算子による操作を示す。この操作では、Fig. 5 に示すように 2 次元画像の画素 E とその隣接点 B, D, H, F に対して、 $B + D + H + F - 4E$ の演算を行なうことにより線图形の画素 E' が得られる。この操作は通常全画面に対して行なわれる。また、FSS など画像入力装置による濃淡画像は高々 8 ビットでデジタル化されている。

(1) 2次元画像の主記憶内での配置

1 画素 8 ビットの 2 次元画像の 2 行画素分に




Fig. 5 2次元画像の主記憶内の配置

対応するデータが 16 ビットデータ幅の主記憶の各バンクに Fig. 5 に示すように格納される。たとえば、画像の 1, 2 行, 3, 4 行, 5, 6 行および 7, 8 行のデータは、それぞれ主記憶のバンク 0, 1, 2 および 3 に格納され、以下この順にデータ配列をとるものとする。

(2) 2次元画像に対するラプラス演算

QA-1 では語長 64 ビットの 4 バンク主記憶装置を採用したので、8 画素に対するデータが同時にアクセスされ、各ローカルメモリの 2 番地 (LM2) に格納される。Fig. 5 の斜線部で示す主記憶から読み出された 8 行 3 列の画素は、各 ALU のローカルメモリ LM_{0,1,2} に格納される。演算実行時における各画素データのレジスタ内での配置を Fig. 6 に示す。ここで、WR_{0,1,2} に対応する画素は演算開始時に同時に主記憶より読み出され、また WR₃ には LM₁ より 1 マシンサイクルでデータの転送がなされる。Fig. 6 の実線及び点線は、ラプラス演算を 2 度に分割して実行することを示している。たとえば ALU₀ では、最初 LM₀, 1 の上位 8 ビットと WR₀ の下位 8 ビット、および WR₁ との間でラプラス演算を行ない、引き続いて LM₀, 1 の下位 8 ビット、WR₂ の上位 8 ビット、および WR₁ の間で演算を行なう。その後、2 つの 8 ビットの演算結果を 16 ビット長データにパックして主記憶に書き込む。ALU₁ ~ 3 を同時に全く同様の演算を行なう。この並列演算によって 8 画素分の線図形が得られる。




Fig. 6 ラプラス演算子

3.3 信号処理

デジタル信号処理を高速にあこなうアルゴリズムとして FFT (Fast Fourier Transform) が普及しているが、我々は QA-1 のファームウェアで FFT をインプリメントしている。FFT のアルゴリズムとして Cooley-Tukey アルゴリズムをとりあげ、これを *in place* 形で実行する場合を考える。標本数を $N = 2^n$ の FFT の第 l ステージの演算は、次式の計算の繰返しだである。

$$X_g(k) = X_{g-1}(k) + W^p \cdot X_{g-1}(k + 2^{n-l}) \\ X_g(k + 2^{n-l}) = X_{g-1}(k) - W^p \cdot X_{g-1}(k + 2^{n-l})$$

但し回転因子は

$$W^p = \exp(-i \frac{2\pi p}{N})$$


であり、 p は $k / 2^{n-l}$ の逆 2 進表示となる。

データ長を実数部、虚数部各 16 ビットの 32 ビットとすると、QA-1 では主記憶 4 バンク 64 ビットが同時にアクセスできるため、 $X_g(k)$ 、 $X_g(k + 2^{n-l})$ と $X_g(k + 1)$ 、 $X_g(k + 2^{n-l} + 1)$ とを同時に計算すると、主記憶のアクセス回数を減少させることができるので効率がよい。上記の FFT の基本演算は 4 個の ALU を用いて並列化することができ、乗算器などの機能を用いて効率よく実行することができる。計算は 16 ビットの固定小数点演算を行ない、オーバーフローが生じた時には、マイクロ命令レベルの割込み機能を用いて、現在実行中のステージにおけるデータセットを右シフトすることにより処理している。

3.4 ソーティング

大量データの高速処理の簡単な例としてソーティングを考える。現在の所、QA-1には2次記憶がないため、internal sortingを試みた。また、プログラムの单纯化のため、16ビットデータをin place形で小さい順に並べ換える例を考える。

4個のALUを効率的に用いるアルゴリズムとして、Batcher's Method⁽⁸⁾を採用した。このアルゴリズムでは、各ステージにおけるすべての比較が並列に実行できる特徴があり、QA-1上のインプリメントも比較的簡単に効率よくできる。データ数が8個の場合の、本アルゴリズムによるデータの処理過程を以下に示す。



3.5 初等関数計算(CORDIC)⁽⁹⁾

数値処理の簡単な例として、CORDICアルゴリズムによる初等関数計算を考える。このアルゴリズムはFig.7に示されるように乗算を用いず、加減算とシフト操作のみで初等関数が計算できる所に特徴がある。従って、乗算器を備えたQA-1では、多項式近似と比較して高速ではないが、ファームウェア化による効率の比較に興味があったのでインプリメントした。

精度は24ビットで演算は32ビットで行なう。Fig.7の同一box内にある演算は並列処理可能である。しかるに、QA-1ではALUのデータ幅が16ビットであるので、ALU2個を連結して32ビットの演算をおこなう。そのため、QA-1では3個以上の演算を同時に実行することはできない。




Fig. 7 CORDIC アルゴリズム

4. QA-1の評価

第3章で説明した応用例をQA-1のファームウェア、HITAC 8350のファームウェア、及びHITAC 10のアセンブリ言語でインプリメントした場合の処理速度と実行ステップ数をTable 1に示す。また、QA-1のファームウェアにおける各種評価データをTable 2に示す。

以下、このデータについて簡単に説明する。図形処理においては、乗算の比率が高い。H-8350では、ハードウェア乗算器を装備していないため、乗算に費す時間が大部分となる。QA-1では、乗算の高速化のみならず、多倍長演算、マスク処理などを有効に生かされ、ALUの使用率はほぼ4に近い。

画像処理では、バイト演算機能が大きな役割を果たす。QA-1、H-8350共にハードウェアによるバイト選択機能を持つ。また、主記憶の語長がそれぞれ64ビット、32ビットであるので、主記憶参照回数を減らすことができる。

信号処理の評価はまだおこなっていないが、FFTの主要部分では4個のALUはほとんどfullに使用される。この場合も、ハードウェ

ア乗算器、倍長演算機能、主記憶の語長などの効果により、かなりの効率向上が期待できる。

ソーティングにおいては、論理がマシン命令レベルに適しているため、ファームウェア化しても実行する命令数はあまり変わらない。また主記憶参照率が高いため、QA-1での効率向上の比率は他の例よりも低くなる。

CORDICでは、32ビット演算をおこなうためQA-1の並列度は2となるが、多重シフト機能、定数発生機能が強化されているためH-8350と比較して、かなりの効率向上が達成できる。

以上に述べたように、ファームウェア化による効率向上は、実装されているハードウェア機能に強く依存する。QA-1は、高速性と柔軟性を兼ね備えることを設計目標としているのでハードウェアによる特殊化を避けている。しかし、ハードウェアコストの低廉化に伴ない、特殊目的のハードウェアユニットを付加して、一層の効率向上を達成することを検討する必要がある。以下では、QA-1で実装されているハードウェアユニットと、それを制御するマイクロ命令の構成が、各応用例にどのように生かされるかについて述べる。

・4個のALU

前章で述べた応用例では、4個のALUの使用率はかなり高い。これらの例では本質的な並列性を利用してるので、マイクロプログラムの作成は、さほど困難なことではない。また、ALUを連結して倍長演算を行なうことができる上で、幅広く応用することができる。

ALUの個数の評価はきわめて重要な問題である。QA-1の設計においては、ハードウェアの規模（マイクロ命令長、WRの数、制御記憶、主記憶の構成、容量など）を考慮し、かつ大量均一データの高速処理と共に汎用機としての問題適応型マシンを効率よく実現できる数として4個と決定した。

・Working Register (WR)

QA-1では、15個のWRが4個のALUに共有されている。この構成により、レジスタ間の無駄な転送を減少させることができ、レジスタレベルの並列処理を真に有効なものとしている。Table 2に示されるように、前述の例において大部分のWRが使用されている。WRの

数が多い程効率は向上し、マイクロプログラムの作成も容易になる。しかしながら、ハードウェア規模を考慮に入れると、WR 15個は妥当と考えられる。

・MIMD制御

4個のALUは異なるフィールドにより制御される。前章で述べた応用においては、その大部分でALUは同じ演算を行なう。しかしながら、1割～2割の比率で異なる演算を行なっている。これらは、レジスタ類の初期設定、主記憶のアドレス計算、繰り返し回数のカウント等によく用いられる。前述の例のように本質的に並列処理可能な場合でも、MIMDによる柔軟性の効果は大きい。更に、より広い応用分野に適応させるためには、MIMDの効果は大きいと考える。特に、エミュレーションにおいて、命令のfetchルーチンでオペランドアドレス計算等を並列に実行することができる。

・主記憶の構成

マイクロ命令レベルでの並列処理において、主記憶とALU間の結合は重要な問題である。特に、画像データのような2次元記憶空間をもつものに対して効率よくアクセスできる機能を持たせなければならない。QA-1では4バンクの主記憶をもち、それらを連続したもののとしてみるモード（ノーマル・モード）と、それらを切り離されたものとしてみるモード（スペシャル・モード）の2種類のアクセス方法を用意している。ノーマル・モードでは、BCLにより倍長データを効率よくアクセスできる。画像処理ではスペシャル・モードを用いることにより、効果をあげている。

・ハードウェア乗算器

図形処理、信号処理においては乗算の比重はきわめて高い。これらの処理をリアルタイムでおこなうことを目指すためには、乗算の高速化は不可欠である。従って、我々は16ビット×16ビットのハードウェア乗算器を各ALUに設置した。これにより、図形処理が高速化が達成されている。

・バイト演算機能

画像処理では8ビットデータの処理が多く、1語16ビットに2画素を格納する場合には、1語から1画素をとり出す機能や、処理された2画素を1語にパックする機能を効率よくおこ

				QA-1 firmware	H-8350 firmware	H-10 Assembler
圖形 處理	座標点変換 $(a_{11} a_{12} a_{13}) \times \begin{pmatrix} x \\ y \\ 1 \end{pmatrix}$	1点の変換	処理速度 実行Step	7.2 μs 19	104 μs 260	669 μs 217
	変換行列の積 (3x3) 行列	(3x3) 行列	処理速度 実行Step	32.1 μs 89	612 μs 1530	2250 μs 600
画像 處理	Laplacian 法 $B+D+F+H=4E$	1画素の処理	処理速度 実行Step	0.9 μs 2	4.6 μs 10	103 μs 31
	Gradient 法 $ A+B+C-G-H-I $ $+ A+D+G-C-F-I $	1画素の処理	処理速度 実行Step	1.65 μs 4	7.3 μs 18	209 μs 60
CORDIC	Batcher's Method	1回の compare	処理速度 実行Step	1.6 μs 3.25	5.4 μs 11	41.3 μs 13
	SIN, COS の計算		処理速度 実行Step	63 μs 157	244 μs 610	3000 μs 800

Table 1 効率の比較

	プログラム サイズ		平均 ALU 使用率	WR 使用総数	主記憶 参照率
	Long format	Short format			
座標点変換	47	3	3.7	14	5%
変換行列積	33	1	3.2	12	0%
Laplacian 法	13	3	3.4	12	19%
Gradient 法	30	3	3.5	14	9%
FFT	42	5	3.2	13	18%
SORTING	33	7	3.1	14	31%
CORDIC	53	2	2.7	6	0%

Table 2 QA-1 firmware の評価データ

なうことが必要である。従って、QA-1においては、マイクロ命令のM1; M2, M3部によりALUの入出力バス上のデータに対してバイト修飾する機能をさせた。また、この機能は8ビット論理シフトと同じ働きをするので、CORDICのように多重シフトが必要なアルゴリズムにおいては、効率的に利用することができる。

・定数発生機能

マイクロプログラムの作成において、定数演算はかなりの比率で必要となる。たとえば、レジスタの初期値の設定、マスク処理、カウンタ類の更新などにおいて定数演算が必要となる。QA-1においては、各ALUが16ビット定数を発生する機能を持ち、更に5ビット定数と任意のレジスタとの直接演算が可能である。この機能により、マイクロプログラムの作成が容易になり、かつ実行効率もよくなる。

・多重シフト機能

CORDICの高速化を計るためにには、多重シフトを効率よく行なうことが最も重要である。更に、エミュレーションを考える時、1語中の任意のフィールドを取り出して処理を行なうためには、多重シフト機能は重要である。そのため、QA-1においては4ビットまでの論理、算術シフト機能が1マイクロ命令で実行でき、またバイト演算機能を併用すれば8~12ビットシフトを1マイクロ命令で実行できる。更にALUの連結による倍長シフトも可能である。この機能によりCORDICの高速化はもとより、他の種々の応用に用いられる。


・Disable Flip-Flop

QA-1のように単一のマイクロ命令系列で複数の演算を制御する場合には、ALUの演算をデータにより制御する機能が必要となる。たとえば、4個のレジスタWR0~3の内容の絶対値をWR0~3に格納する例を考えて。数は2の補数表示の整数とし、先頭ビットが符号を表す。このときのマイクロプログラムを次に示そう。

最初のステップではDisable F.FにWR0~3の符号ビットを反転した値をセットする。

次のステップではWR0~3の2の補数がWR0~3に格納される。但し、Disable F.Fが1であるALUに関してはこの演算は実行さ

れず、従ってその時のWRには値は代入されず前の値を保持している。この2ステップのマイクロ命令により、WR0~3の絶対値がWR0~3にそれぞれ格納されることになる。



・順序制御

マイクロ命令の順序制御は、その効率を左右し、かつマイクロプログラムの書き易さにも影響を及ぼす。QA-1においては、2方向分岐、4方向分岐、レジスタの内容による間接分岐、マイクロ・サブルーチンへのリンク等の分岐方法を用意している。また、仮想記憶記憶方式におけるページングによる分岐の制限、2種類のマイクロ命令形式による複雑なアドレスシングルは、HITAC-10上で作成されたマイクロプログラム・アセンブリにより完全に吸収することができる。

また、マイクロ命令レベルでの割込み機能により、特殊状態の検出が容易におこなえる。

5. むすび

QA-1は低いレベルの並列性、すなわち图形処理、画像処理、信号処理などにおける基本操作内に含まれる本質的な並列性を効率よく利用することにより、処理の高速化を達成している。3、4章で述べたように、これらの応用分野において、ほぼ満足できる処理速度の向上が実現できた。更に、QA-1はこれらの応用のみに適する専用計算機ではなく、ALUを連結して64ビットマシンを実現できることなどの汎用性をもっている。今後、高級言語マシン、各種計算機のエミュレーションなどのマイクロプログラム・ラミングの応用分野について実験をおこない、QA-1がいかに役立つかについて調べる

予定である。

最後に、QA-1のサポート・ソフトウェアについて若干考察する。現在、HITAC10上で作成されたマイクロプログラム・アセンブ⁽³⁾ラと、HITAC350上で作成されたマイクロプログラム・シミュレータ⁽²⁾が動作している。そして、HITAC10上で会話型マイクロプログラム・デバッガーと、任意の形式の機械語を定義することができるアセンブ⁽³⁾ラを作成している。今後の課題として、マイクロプログラムの並列化を自動的におこなうソフトウェアの開発を検討している。

なお、QA-1の外観を右に示す。そのハードウェア規模は、T.I社のSSI、MSI、LSI約4500個で構成されている。ハードウェアの設計、製作には、約6人年費した。

本研究は、文部省科学研究費によって作成した。

[謝辞]

QA-1のハードウェア、ソフトウェア両面におけるサポート・システムを設計、製作していただいた本学大学院生の石田亨君、山崎勝弘君、本学卒業生の野村伸介君（現日本電気）、宮脇保裕君（現NCR）に深く感謝します。

[参考文献]

- | | | |
|------------------------|---|---|
| (1) 小柳、柴山
富田、藤原 | 「图形処理用マイクロプログラム制御計算機」 | 情報処理学会計算機アキテクチャ研
CA15-1 Jun. 1975 |
| (2) 山崎、他 | 「マイクロプログラム制御計算機 QA-1 の構成と
そのマイクロプログラムシミュレータ」 | 情報処理学会第17回全国大会
27 Dec. 1976 |
| (3) 石田、他 | 「マイクロプログラム制御計算機 QA-1 の
マイクロプログラム・アセンブ ⁽³⁾ ラ」 | 情報処理学会第17回全国大会
28 Dec. 1976 |
| (4) H. Webber | 「SI MALE」 | ACM SIGmicro 3
P 25 1974 |
| (5) B. Kruse, et.al | 「A Parallel picture processing machine」 | IEEE Trans. C-22, 12
P 1075 1973 |
| (6) V. Tantillo, et.al | 「A Research Oriented Dynamic Microprocessor」 | IEEE Trans. C-22, 11
P 996 1973 |
| (7) 相馬、他 | 「高速パイプライン信号処理装置のマイクロプログラム制御」 | 信学論(D) 58-D, 6
P 328 1975 |
| (8) D.E. Knuth | 「The Art of Computer Programming
Vol. 3 Sorting and Searching」 | Addison-Wesley Publishing Co.
P 111 1973 |
| (9) J.S. Walther | 「A unified algorithm for elementary functions」 | AFIPS Conf. Proc. SJCC
Vol.38 P 379 1971 |

