




為、APの主記憶アクセス制御部に大量のデータバッファがあり、データのバッファリングを行なっています。

主記憶装置は、1台(256KW)を8ウエイのインタリーブを行なうことができ、これが4台まで接続できますので、全体で32ウエイのインタリーブとなります。この場合APのノック/オペレーションに必要なデータの供給を行なうことができます。


⊗FACOM230-75の主記憶装置は、2W単位のインタリーブを行なっています。



APのアレイ処理部は、ノック毎にオペランドを受け取り、高度にパイプライン化された演算器に流し込みます。演算結果は、演算パイプラインの最終段からノック毎に出力されます。演算器の主なものは、高速乗算器と高速加算器ですが、これらを構成する基本素子はLSIで構成され、回路数はアレイ処理部のみでFACOM230-75 CPU相当ゲート数となりますが、このような膨大な回路を要する装置も、高密度なLSIがあって初めて実現するものです。

2図は、APのブロックダイアグラムであります。APはAブロック(Access Control Block)、Iブロック(Instruction Control Block)、Eブロック(Execution Control Block)の3ブロックで構成されています。

Aブロックは、主記憶アクセス制御、データフリフエッチ及び、バッファリングを制御します。Iブロックは、命令読出し制御とベクトル演算以外の一般命令の実行とを行ないます。Eブロックは、APのいわゆるアレイ処理部で、ベクトル演算命令を実行します。



2図 APのブロックダイアグラム

### メモリアクセス制御とデータのバッファリング

メモリアクセス制御とデータのバッファリングは、Aブロックで行なわれています。

#### Aブロックメモリ制御部

Aブロックメモリ制御部は、APのデータの受け渡しに関する一切の仕事をを行います。

APからのメモリアクセスの要求の頻度は極めて高く、メモリの競合状態の発生が無視しえなくなり、記憶装置の読み出し能力を100%利用する制御が必要となります。そこで、メモリアクセス要求元からくるメモリアクセス要求を、入ってきた順序に制御するだけでは不十分となり、後から入ってきたメモリアクセス要求でも、メモリバンクがあいている場合には、先に処理をするという制御を行います。このようなメモリアクセス順序の転倒化のことをフォワーディング (Forwarding) といいます。


このようなフォワーディングを行なうことにより、記憶装置の能力を100%利用できます。

#### Aユニットディスクリフタ制御部

ベクトル演算命令におけるオペランドの指定は、ディスクリフタを通じて行なわれます。これらのディスクリフタの制御は、Aブロックディスクリフタ制御部を行います。すなわちディスクリフタは、ベクトルの記憶装置上の位置、ベク

トルの大きさ、ベクトルの種類、データの種類を指定します。

⊗ ディスクリプタは、オペランドベクトルについて、ベクトルの種類、データの種類、記憶装置上の位置、大きさ等を詳細に記述するもので、一般形は次の通りです。



E: SCALAR, VECTOR, LIST等ベクトルの種類を指定する。

F: 固定小数点, 浮動小数点, 浮動小数点等データの種類を指定する。

SC: ソース オペランドの符号を制御する。

V<sub>1</sub>, V<sub>2</sub>: インデックス レジスタ指定する。

M: ベクトルのアドレス部を指定する。

L: ベクトルのエレメント部を指定する。

D: ベクトルのエレメント間の距離を指定する。


### アレイ演算部のパイプライン構成と演算方式

APのアレイ演算部は、Eブロックと呼ばれ、高速乗算器と高速加算器から構成されます。この演算器は、いずれも浮動小数点を扱うもので、各々数個のステージを持つパイプライン構成になっていて、1クロック毎に2倍精度演算の結果(Result)を出力することが出来ます。


### 高速乗算器

高速乗算器は、3図に示すように、6個の部分積回路(PM: Partial Multiplier)と高速加算回路(CPA: Carry Propagating Adder)とから構成されています。PMは7ビットのデータと1ビットのデータの乗算を、1クロックタイムで行なうことが出来、6個のPMを合せると2つの7ビットのデータの積の中間結果が得られます。この中間結果をCPAで加算することにより積が求まります。CPAは7ビットの高速加算回路で、1クロックタイムで加算を実行することが出来ます。

PMは、4図のように被乗数の為の7ビットのレジスタMLCD, 乗数の為の7ビットのレジスタMLR, 倍算回路Mキャリーセーブアダプタ(Carry Save Adder)CSAとから構成されます。



3図 高速乗算の構成



4図 部分積回路 (PM) のブロック図イカガシ

## 高速加算器

ここで言う加算器とは、浮動小数点数値の加算器であり、2倍精度の加算を / クロック / オペレーションで実現するものです。5図に示すように、加算器は、5つのステージより構成されています。各ステージは、1クロックタイムで部分演算を実行することができます。

(1) 指数部加算器 (Exponent Adder: EXA)

EXAは、9ビットの加算回路が主たる構成要素です。ここでは2つの入カオペランドの指数値を計算します。

(2) 前段シフター (Pre-shift: PRS)

PRSは、72ビットの高速右シフト回路で、1クロックタイムで72ビットの右シフトを行います。

(3) 高速加算器 (High Speed Adder: HSA)


HSAは、72ビットの高速加算回路で、高層のキャリールックアヘッド (Carry Look Ahead) を行ない、1クロックタイムで加算するようになっていました。ここでは仮数部の加算を行ないます。

(4) シフトデコーダ (Shift Decoder: SHD)

SHDは、正規化前の仮数部を左端から走査して、正規化に必要なシフト数を検出するシフトデコーダであります。

(5) 後段シフター (Post-shift: POS)

POSは、72ビットの高速シフト回路で、左シフトは72ビットまで、右シフトは10ビットまで、各々1クロックタイムでシフトすることができます。



5図 高速加算器の構成

## ベクトル演算の制御方式

3クロックには、2倍精度浮動小数点数値を取扱う前述の乗算器と加算器があります。これらの演算器を利用して各種ベクトル演算が実行されます。

(1) ベクトル加算 ( $A_i \leftarrow B_i + C_i$ )

加算器にベクトル B、C の対応する要素の組  $(B_1, C_1), (B_2, C_2), \dots$  と連続的に流し込むことにより、和のベクトル A の各要素  $A_1, A_2, \dots$  が1クロックタイム毎に求められます。

(2) ベクトル乗算 ( $A_i \leftarrow B_i \times C_i$ )

乗算器にベクトル B、C の対応する要素の組  $(B_1, C_1), (B_2, C_2), \dots$  と連続的に流し込むことにより、積のベクトル A の各要素  $A_1, A_2, \dots$  が1クロックタイム毎に求められます。

(3) ベクトル除算 ( $A_i \leftarrow B_i \div C_i$ )

除算は乗算器を用い、複数回の乗算に置き替えて行ないます。

います。 
$$Q = \frac{N}{D} \quad (D \neq 0)$$

において、簡単の爲、 $N$ 、 $D$ を正の正視化された浮動小数点の仮数としますと、 $N$ 、 $D$ は次の範囲に入っています。

$$\frac{1}{2} \leq N < 1 \quad \frac{1}{2} \leq D < 1$$

ここで  $D = 1 - \epsilon$  と置きますと、 $\epsilon$  について次式が成立します。

$$0 < \epsilon \leq \frac{1}{2}$$

次に  $R_i$ 、 $D_i$  について下記のように定義しますと、

$$R_{i+1} = 2 - D_i \quad (D_0 = D)$$

$$D_{i+1} = D_i \cdot R_{i+1}$$

$$(i = 0, 1, \dots)$$

$R_i$ 、 $D_i$  は次のような数列をなします。

$$R_1 = 1 + \epsilon \quad D_1 = 1 - \epsilon^2$$

$$R_2 = 1 + \epsilon^2 \quad D_2 = 1 - \epsilon^4$$

⋮

⋮

⋮

⋮

$$R_i = 1 + \epsilon^{2^{i-1}} \quad D_i = 1 - \epsilon^{2^i}$$

$i$  を充分大きくとりますと、 $0 < \epsilon < \frac{1}{2}$  であり  $D_i$  は 1 に近づきます。そこで  $\frac{N}{D}$  の分子、分母に  $R_1, R_2, \dots, R_i$  を乗じると次式からわかる通り、分母は  $D_i$  となります。

$$\frac{N}{D} = \frac{N \cdot R_1 \cdot R_2 \cdots R_i}{D \cdot R_1 \cdot R_2 \cdots R_i} = \frac{N \cdot R_1 \cdot R_2 \cdots R_i}{D_i}$$

ので、 $i$  を充分大きく取りますと、 $D_i \approx 1$  となり  $N, R_1, R_2, \dots, R_i$  が  $\frac{N}{D}$  の商となります。

$i = 7$  とすれば、 $1 - D_7 = \epsilon^{128} < 2^{-128}$  となり 2 倍精度浮動小数点数の精度を保つことができます。この場合  $R_2, R_3, \dots, R_7$  を求めるための 6 回の乗算と、 $N \cdot R_1 \cdot R_2 \cdots R_7$  を求めるための 7 回の乗算により、 $\frac{N}{D}$  の商が求まります。


実際には、 $R_i$  は  $D$  の上位 8 ビットをデコードして求め、 $D_i = D \cdot R_i$  が 2<sup>-i</sup> 程度の誤差範囲で 1 に近づくようにする為、乗算の回数はいっしょに少なくなっています。

#### (4) 4倍精度ベクトル

4倍精度のオペランドは、2つの2倍精度のオペランドに直して演算します。

4倍精度の加算は、2倍精度の2回の加算に置きかえることができます。

4倍精度乗算は、3回の2倍精度乗算に置きかえることができます。次回で  $B_2 \times C_2$  の部分の乗算は省略します。



6回 4倍精度ベクトル乗算方法

## Array Processor の Speed の秘密

A 

$A_1$	$A_2$	$A_3$	$A_4$	$A_5$	$A_6$	$\dots$	$\dots$	$\dots$	$A_{100}$
-------	-------	-------	-------	-------	-------	---------	---------	---------	-----------

B 

$B_1$	$B_2$	$B_3$	$B_4$	$B_5$	$B_6$	$\dots$	$\dots$	$\dots$	$B_{100}$
-------	-------	-------	-------	-------	-------	---------	---------	---------	-----------

C 

$C_1$	$C_2$	$C_3$	$C_4$	$C_5$	$C_6$	$\dots$	$\dots$	$\dots$	$C_{100}$
-------	-------	-------	-------	-------	-------	---------	---------	---------	-----------

上図で示すように、2つの入力 operand vector A、Bの各要素毎の加算を行ない、結果を destination operand vector Cに格納していくような operation を考えてみたいと思います。

この操作も、FACOM 230-75 Array Processor の機械語で coding いたしますと、1命令になります。アレイプロセッサは、1クロック/データのパイプライン設計がなされているので、ほぼ100クロック 900 ns で実行することができます。これを汎用 computer の命令セットで実行いたしますと、大体1データ3~4命令必要となり、全体で300~400命令が必要となります。FACOM 230-75 の平均命令実行時間を260 ns としますとほぼ、全命令を実行するのに 1  $\mu$ s かかります。

以上から Array Processor が 汎用 computer の10倍の処理能力があることが分ると思います。