

(1977. 7. 13)

## TMS1000 ワンチップマイクロコンピュータ

栗原敏雄

## テキサス インスツルメンツ アジアリミテッド

TMS1000シリーズはドリフトチャンネルメタルゲートMOSFETを用いており、4ビットワードマスクマイクロコンピュータである。TMS1000シリーズにはTMS1000, TMS1020, TMS1200, TMS1220, TMS1100, TMS1120, TMS1300, TMS1320が用意されている。TMS1000/1200はROM+Kバイト, RAM256ビットを保有し, TMS1100/1300はROM2Kバイト, RAM512ビットを保有する。TMS1000とTMS1200の相異点は"R"出力ライン数が11本から13本に増加していることである。またTMS1100とTMS1300の相異点は"R"出力は独立してアドレスができるためキーボードやディスプレイ用キヤンニングに便利である。TMS1020, TMS1220, TMS1320はTMS1000, TMS1200, TMS1100, TMS1300の入出力最大耐圧を20Vから35Vにまで引き上げ、蛍光表示管を直接ドライブできる。またTMS1220は0出力ライン数が10本にあっているので、"三行表示"と"カレラなど"を表示したりと便利である。

## 1. アーキテクチャー

図1はTMS1000/11200のブロックダイアグラムである。入力は4ビットで、TKAと云う命令を使うことにより  $k_1, k_2, k_3, k_4$  をアキュムレータにストアできる。K入力の下にIN1Tと云う入力セレクタがあるが、これはディジタルクリンクリンを保有している。一つはTMS1000のROM-ifikatorを実行てくれるファンクリンクリンであり、もう一つはTMS1000のROMテスト用時使用される。図1の上部に多点出力が"R"出力ラインで、TMS1000はR0からR9まで、TMS1200はR0からR8まで保有する。この"R"出力は独立して動作できる。Yレジスタの内容が3であれば、SETRという命令を実行するとR3がハイレベルにラッシュされる。RS/RE命令を実行すればR3がローレベルになる。YレジスタはTCY, TAY等の命令によってセットされる。図1の下部に"O"出力がある。これは8本で並列に出力される。4ビットのアキュムレータと1ビットのステータスラッチの内容がTDO命令でアウトプットレジスタにストアされ、その5ビットが20個のANDと8個のORで構成されている出力用PLAを通してO<sub>0</sub>からO<sub>7</sub>に输出される。この出力用PLAの内容は完全にユーザーの指定で決定される。このO出力はセグメントセグメントバイナリ出力によく用いられる。RAMは4ファインで1ファインは16ワードで構成される。1ワードはこの場合4ビットである。ファイルアドレスにXレジスタの2ビットが使われ、ワードアドレスにYレジスタの4ビットが使われる。この様なアドレスを二進法で表すと、同一ファイル内でRAMアクセスであれば、Xレジスタの内容が変われば、Yレジスタのワードアドレスの半分を効率すれば良いことになる。ROMは16ページで、1ページ64ワードで構成される。この場合のワードは8ビットである。ページアドレスを左側に、PARが使われる。これは4ビットのレジスタでページ0からページFまでアドレスする。

PBR 及サブルーチンコールやロングブランク時使われるレジスタである。ページ内リワードアドレスは6ビットでPCにて行う。サブルーチンレジスタを付けており、サブルーチンがリターンする時に使うリターンアドレスをストアしておく。コードラック体でサブルーチンコールが実行されたかどうかモラッ4にておくスタートアッタである。このコードラックはCALL命令を実行するとオレト本り、RETル命令を実行するとオフになる。ROMからの8ビット出力はインストラクションバスを使つてインストラクションデコードに入つてくる。このインストラクションデコードは二つ部分から構成され、一つは固定命令用のデコードであり、もう一つはマイクロインストラクション用のデコードである。12の固定命と16のマイクロインストラクションがある。TMS1000の場合、この16のマイクロインストラクションを利用して、31個の命令を構成している。このたゞ1個の命令を合計43個の命令を保有する。通常ロマプロケーションでは標準でT1が用意した命令セットを使って十分実行できるが、時には、タイミング等大変クリティカルな場合の外、ユーザーはマイクロインストラクションを使って特別な命令セットを作成できる。この特徴はマイクロコンピュータとして大変ユニークであると思う。また全ての命令が1バイトで達成されており余分なアドレスがせない。これが可能であるたゞはROMをページにカットし、アドレスビットを6ビットにかさえただけである。またTMS1000の全命令は同一時間で実行され、全てマイクロクサイクルで実行される。この実現方法でデータの時間を作成することなく大変便利である。ALUには加算と比較機能を保有する。入力はPとNOマルティパレキサーが入力する。出力は4ビットでYレジスタがアキュムレータに出力される。入力と出力のセレクトは全てマイクロインストラクションで制御される。またステータスセットは1セットで、キャリヤボローのステータスを出力する。また比較のステータスを出力する。このステータスはステータスラックにSTSLと云うマイクロインストラクションを使ってストアする。YNEAと云う命令がこのSTSLマイクロインストラクションを保有する。これがYNEAを実行するとステータスラックの内容を変えることができる。これをステータスラックは出力用PLAを二種類のデータ出力に使うときりかえに使ひますと、便利です。図2は"0"出力用PLAの典型的なコードイング例です。ステータス影響を受ける命令はCALLとBRです。これらの命令はステータスが1でなければ実行され、もし0であればダミー命令となつて、実行されません。これを利用して条件付きブランクやサブルーチンコールを実行するわけです。表1はTMS1000/1200の標準命令セットです。表2はTMS1000/1100のマイクロインストラクションセットです。

図3はTMS1100/1300のプロックダイアグラムである。TMS1000/1200との相異点はRAMが2倍であるために、チップアドレスが倍になって3段、またRAMが2倍になつていていため、Xレジスターが2セントから3セントに増加している点です。固定命令のCLDがなくなり、COMC(コントローラメントドローダ)命令が付加されています。標準命令数も43から55に増加しています。注意する点として、"R"出力に対するアドレスがあります。XレジスタのMSBがYデータの入力となるため、XレジスタのMSBをハイにしておきますとR出力を正しくアドレスでさせ人。これがXレジスタの内容を4以下にして、Rアドレスを行ふ必要があります。表3はTMS1100/

13000標準料金セントです。

## 2. 対応例

図3は電子式タクシーメータに対するTMS1000を使った場合の対応例です。タクシー料金は年々変わりますので、変更後を使えるように、基本料金やその距離、追加料金やその距離をタイマーでマトリックスで電源ON時に入力します。基本料金は25セントで、その距離は16進法で328ペルス入力です。ペルス入力はタイヤクリップで意味します。また追加料金は15セントでその距離は16進法でCAとあります。80ペルスを1マイルとしています。このペルスはマグネットとピソクアソブを使用させます。このペルスをアンプした後、ペルスストレッチャーにかけてTMS1000に入力して使えます。SN75491, SN75492等を使ってドライバーです。LEDが小さい場合、TMS1000の出力電流は標準24mAありますのでSN75491を使わなくてもできます。スタートボタンをオレンジと、まず、基本料金25セントを表示し、ペルスカウントをリセットして、ペルス入力を4エント(2)。カウンターの内容が16進法で328に達すると、1マイル走行したことになりますから、75セントに15セントを加算して1ドルになります。またその結果でカウンターをリセットし、ペルス入力を4エント(2)、カウンターが16進法でCAになりますと、15セント加算して、1ドル15セントを表示します。これが今の仕様でログインを作成しますと、159バイトになります。TMS1000は全部でROMを1024バイト保有しますので、実際ヒタクシーメータはTMS1000で使う場合、他の仕様と色々と追加できます。たとえば一日の乗客数の表示、一日の走行距離等です。機械式タクシーメータと比較しますと、次の点有利な点があります。

- 1) 価格在部品
- 2) アセンブリーコスト削減
- 3) 高い信頼性
- 4) 低消費電力 90mW
- 5) 高精度なメータ
- 6) 料金変更が可能
- 7) 消費機能を内蔵して、昼夜の料金変更を自動的に行う





図 1 TMS 1000/1200 のブロックダイアグラム



(注) CLO インストラクションが使われれば、デコードはブランクを出力する (O<sub>0</sub> ~ O<sub>7</sub> = 0)

図 2 O 出力 PLA の典型的なコーディング例

表 1 TMS1000/1200標準インストラクション(命令)セット

機能	ニーモニック	ステータスへの影響*		説明
		CS	NE	
レジスタから レジスタ	TAY			アキュムレータをYレジスタに転送する。
	TYA			Yレジスタをアキュムレータに転送する。
	OLA			アキュムレータをクリアする。
レジスタから メモリへの転 送	TAN			アキュムレータをメモリに転送する。
	TAMIY			アキュムレータをメモリに転送し、Y レジスタをインクリメントする。
	TANZA			アキュムレータをメモリに転送し、ア キュムレータをゼロにする。
メモリからレ ジスタ	TMY			メモリをYレジスタに転送する。
	TMA			メモリをアキュムレータに転送する。
	XMA			メモリとアキュムレータを交換する。
演 算	AMAAO	Y		メモリをアキュムレータに加え、結果 はアキュムレータに入る。キャリィ(桁 上り)があれば、ステータスは1(ONE) に。
	SAMAN	Y		メモリからアキュムレータを減じ、結 果はアキュムレータに入る。ボロー(借 かなければ、ステータスは1(ONE) に。
	IMAO**	Y		メモリを増加しアキュムレータにロー ドする。キャリィ(桁上り)があれば、 ステータスは1(ONE)に。
	DMAN**	Y		メモリを減少しアキュムレータにロー ドする。ボロー(借)があれば、ステー タスは1(ONE)に。
	IA			アキュムレータを増す。ステータスに は影響なし。
	IYO	Y		Yレジスタを増す。キャリィ(桁上り) があれば、ステータスは1(ONE)に。
	DAN	Y		アキュムレータを減じ、ボロー(借)が あれば、ステータスは1(ONE)に。

表 1 TMS1000/1200標準インストラクションセット

機能	ニーモニック	ステータスへの影響*		説明
		CS	NE	
演 算	DYN	Y		Yレジスタを減じ、ボロー(借)があ れば、ステータスは1(ONE)に。
	A8AAC	Y		アキュムレータに8を加える。結果 はアキュムレータにキャリィ(桁上 り)があればステータスは1(ONE) に。
	A10AAC	Y		アキュムレータに10を加える。結果 はアキュムレータにキャリィ(桁上 り)があればステータスは1(ONE) に。
	A6AAC	Y		アキュムレータに6を加える。結果 はアキュムレータにキャリィ(桁上 り)があればステータスは1(ONE) に。
	OPAIZ	Y		アキュムレータの補数をとりインク リメントする。ゼロであればステー タスは1(ONE)に。
演算比較	ALEM	Y		アキュムレータがメモリより小さ いか等しければ、ステータスは1(ONE) に。
	ALBC	Y		アキュムレータがコンサントより 小さいか等しければ、ステータスは 1(ONE)に。
論理比較	MNBZ		Y	メモリがゼロと等しくなければ、ス テータスは1(ONE)に。
	YNBA		Y	Yレジスタがアキュムレータと等 しくなければ、ステータスおよびス テータスチャは1(ONE)に。
	YNBO		Y	Yレジスタが定数と等しくなければ ステータスは1(ONE)に。
メモリのビット	SBIT RBIT TBIT1		Y	メモリビットをセットする。 メモリビットをリセットする。 メモリビットをテストする。1と等 しければ、ステータスは1(ONE) に。

(表1 つづき)

機能	ニーモニック	ステータスへの影響*		説明
		GS	NE	
定数	TOY TOMIY			定数をYレジスタに転送する。 定数をメモリに転送し、Yを増す。
入力	KNEZ TKA		Y	K入力がゼロと等しくなければ、ステータスは1(ONE)に。 K入力をアキュムレータに転送する。
出力	SETR BSTR TDO OLO			YによってアドレスされたR出力をセットする。 YによってアドレスされたR出力をリセットする。 アキュムレータおよびステータスラッチからのデータをO出力に転送する。 O出力レジスタをクリアする。
RAM Xアドレス指定	LDX OONX			定数付でXをロードする。 Xの補数をとる。
ROMアドレス指定	BR CALL RETN LDP			ステータス=ONEで分岐する。 ステータス=ONEでサブルーチンをコール(呼出す)する。 サブルーチンから戻る。 定数付でページバッファをロードする。

注意\* GS(マイクロインストラクションの8が使用される)-Y(YES)はもしMSBのキャリィ(上り)があれば、ステータス出力はONEステートになることを意味する。もしキャリィ(上り)がなければ、ステータス出力はZEROステートになる。

NE(マイクロインストラクションNEが使用される)-Y(YES)はもし比較されるビットが等しくなければ、ステータス出力はONEステートになる。ビットが等しければ、ステータス出力はZEROステートになる。

ステータスZEROは次のインストラクションサイクルの間のみ表す。もじのインストラクションが分岐または呼び出し(コール)であり、ステータスがZEROであれば、分岐またはコールは実行されない。

\*\* DMANまたはIMAOインストラクションの実行はアドレス指定されたメモリセルの内容を変化(増または減)させない。

表2 TMS1000シリーズ プログラマブルインストラクション

実行シーケンス	ニーモニック	影響をうけるロジック	機能
1	CKP YTP MTP	P-MUX P-MUX P-MUX	CK1をP加算器の入力へ YレジスタをP加算器の入力へ メモリ(X, Y)をP加算器の入力へ
1	ATN NATN MTN 1STN OKN	N-MUX N-MUX N-MUX N-MUX N-MUX	アキュムレータをN加算器の入力へ アキュムレータをN加算器の入力へ メモリ(X, Y)をN加算器の入力へ F10をN加算器の入力へ CK1をN加算器の入力へ
1	CIN NE CS	加算器 加算器/ステータス 加算器/ステータス	1がP+N入力の合計に加算される(P+N+1) 加算器はPとN入力を比較する。同じであれば、ステータスはゼロにセットされる。 キャリィはステータスに送られる(MSBのみ)
2	S TO CKM	ライトMUX ライトMUX	アキュムレータデータをメモリへ CK1をメモリへ
3	AUTA AUTY STS L	AU選択 AU選択 ステータスラッチ	加算器の結果はアキュムレータに貯えられる。 加算器の結果はYレジスタに貯えられる。 ステータスはステータスラッチへ貯えられる。

図2.17.2は標準インストラクションセット用にT1が設定したPLAを図示したものです。<sup>31</sup>個のインストラクションは30個のPLA条件によって16個のマイクロインストラクションの組合せで翻訳されます。(A8AACとA10AACは同一のPLAラインに組合われます。)  
インストラクションPLAに対しタイミングとか他の要求によってインストラクションの再定義を要する場合には再プログラミングできます。しかしこのようなPLAのマイクロプログラミングは標準定義がプログラムの目的達成に不十分である場合にのみ行なって下さい。

このような場合にアドバイスが必要であれば、お気軽にT1に連絡して下さい。




図3 TMS 1100/1300 の標準インストラクションセット

表3 TMS 1100/1300 の標準インストラクションセット

機能	ニーモニック	ステータスへの影響		説明
		C8	NB	
レジスタ間の転送	TAY TYA CLA			アキュムレータをYレジスタに転送する。 Yレジスタをアキュムレータに転送する。 アキュムレータをクリアする。
レジスタからメモリへ	TAM TAMIYC TAMDYN TAMZA	Y		アキュムレータをメモリに転送する。 アキュムレータをメモリに転送し、Yレジスタを増す。キャリィがあればステータスは1となる。 アキュムレータとメモリに転送し、Yレジスタを減らす。ボローがなければステータスは1となる。 アキュムレータをメモリに転送し、アキュムレータを0にする。
メモリからレジスタへ	TNY TMA XMA			メモリをYレジスタへ転送する。 メモリをアキュムレータに転送する。 メモリとアキュムレータを交換する。
演算	AMAC SAMAN IMAO DMAN IAC DAN	Y		メモリとアキュムレータに加える。結果はアキュムレータに入る。キャリィがあればステータスは1となる。 メモリからアキュムレータを減ずる。結果はアキュムレータに入る。ボローがなければ、ステータスは1となる。 メモリを増し、アキュムレータにロードする。キャリィがあれば、ステータスは1となる。 メモリを減じ、アキュムレータにロードする。ボローがなければ、ステータスは1となる。 アキュムレータを増す。キャリィがあれば、ステータスは1となる。 アキュムレータを減ずる。ボローがなければ、ステータスは1となる。

機能	ニーモニック	ステータスへの影響		説明
		C8	NE	
演 算	A2AAC	Y		アキュムレータに2を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A3AAC	Y		アキュムレータに3を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A4AAC	Y		アキュムレータに4を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A5AAC	Y		アキュムレータに5を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A6AAC	Y		アキュムレータに6を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A7AAC	Y		アキュムレータに7を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A8AAC	Y		アキュムレータに8を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A9AAC	Y		アキュムレータに9を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A10AAC	Y		アキュムレータに10を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A11AAC	Y		アキュムレータに11を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A12AAC	Y		アキュムレータに12を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。

機能	ニーモニック	ステータスへの影響		説明
		C8	NE	
演 算	A13AAC			アキュムレータに13を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	A14AAC			アキュムレータに14を加える。結果はアキュムレータに入る。キャリィがあれば、ステータスは1となる。
	IYC			Yレジスタを増す。キャリィがあれば、ステータスは1となる。
	DYN			Yレジスタを減す。ボローがなければ、ステータスは1となる。
	OPAIZ			Pキューレータの補数をとり、増す。0であれば、ステータスは1となる。
	ALEM			アキュムレータがメモリより小さいか等しければ、ステータスは1となる。
論理 比較	MNEA			メモリがアキュムレータと等しくなければ、ステータスは1となる。
	MNEZ			メモリが0と等しくなければ、ステータスは1となる。
	YNEA			Yレジスタがアキュムレータと等しくなければ、ステータスおよびステータスラッチは1となる。
	YNEO			Yレジスタがコンスタンツと等しくなければ、ステータスは1となる。
メモリ内のビット	S BIT			メモリビットをセットする。
	R BIT			メモリビットをリセットする。
	T BIT1			メモリビットをテストする。1に等しければ、ステータスは1となる。
定 数	TOY			定数をYレジスターに転送する。
	TOMIY			定数をメモリに転送し、Yを増す。
入 力	KNEZ			K入力が0と等しくなければ、ステータスは1となる。
	TKA			K入力をアキュムレータに転送する。
出 力	S BTR			Yでアドレスされた出力をセットする。

機能	ニーモニック	ステータスへの影響		説明
		C8	NE	
出力	RSTR			YでアドレスされたRアウトプットをリセットする。
	TDO			アキュムレータおよびステータスラッチからのデータをO出力に転送する。
RAM Xのアドレス指定	LDX			ファイルアドレスをともなってXをロードする。
	COMX			XのMSBの補数をとる。
ROMアドレス指定	BR			ステータス=1で分岐まる。
	CALL			ステータス=1でサブルーチンをコールする(呼出す)。
	RETN			サブルーチンから戻る。
	LDP			定数を伴なってページバッファをロードする。
	COMC			チャプタバッファの補数をとる。

\* TMS1100/1300 インストラクションには第4章で与えられたTMS 1000/1200の opcodeとは異なる。この値は表7.2から7.4に示されている。