

# ハッシュ・ハードウェア

井田哲雄, 後藤英一, 相馬嵩  
(理化学研究所)

## §1 序

ハッシュング (Hashing) は探索技術の一つである。ハッシュングに用いる基本的諸演算を高速化するため、(i) ハッシュ鍵及び付加工数の値を格納するハッシュ表の構成法、(ii) 鍵空間からハッシュ表空間へのマッピングの選択、(iii) ハッシュングを用いた応用アルゴリズムの開発、にむけて、1950年代より広く研究がなされてきた。従来、ハッシュングは、純ソフトウェアで実現されてきた技法である。近年、記号処理、数式処理に代表的と見られるように、データ (データ構造) の探索が主たる処理内容であるような応用には、ハッシュングが極めて有効な技法であることが見出され [1, 2, 3]、ハードウェアに対する高速化の必要性が認識されるようになつた。

既に確立されたハッシュング基本アルゴリズム (例えば文献 [4]) をそのままハードウェアあるいはハードウェアで置換するのも、ハードウェア・ハッシュングの一つの実現法であるが、より効果的な方法は、ハードウェア・アルゴリズムの特徴である並列処理 (Parallelism) を活用した並列処理ハッシュ・アルゴリズム (Parallel Hash Algorithms) を考案し、それをハードウェアで実現するものである。

筆者らは並列ハッシュ・アルゴリズムを考察し [5]、さらに基づいてハードウェアのインプリメンテーションを現在進めているが、本稿では、これまでに至る研究の推移と、今後の方針について報告する。第2節では、ハッシュング・ハードウェアのソフトウェア体系について、第3節ではハードウェア構成及び、性能評価について述べる。第4節ではインプリメンテーションについて考察する。

## §2 ハッシュング・ソフトウェア

### 2.1 基本用語・概念

$\text{O}(\text{Object})$  はハッシュ探索の対象とする時、 $\text{O}$  を表現する記憶内部データ構造のポインタ  $a(\text{O})$  はデータの属性  $\text{attribute}(\text{O})$  を用いて、計算 (ハッシュ) する。 $\text{R} (= \text{attribute}(\text{O}))$  を対象  $\text{O}$  を参照する「鍵」と呼ぶ。一般には次のアドレス空間のほうが  $\text{O}$  のアドレス空間より広いため、相異なる対象  $\text{O}_1, \text{O}_2$  の鍵  $\text{R}_1, \text{R}_2$  をもつても、同一のアドレスへとハッシュされる可能性がある。同一のアドレスへハッシュされた時  $\text{O}_1$  と  $\text{O}_2$  が「衝突」にあると、衝突が生じた時の処理方法と  $\text{O}$  を表現するデータ構造により、ハッシュ表の構成方法にはいくつかの方法が考案されているが、ハードウェア・ハッシュングでは「開アドレス法」 (Open addressing) を用いる (その理由は後述)。図1, 2 は開アドレス法を用いた時のハッシュ表構成を示す。図1では、表の各エントリーは鍵と  $\text{O}$  を表現するデータ構造へのポインタの対である。データ構造が固定長配列の場合には直接、鍵とデータ構造との対を表中に格納するよりも適当 (図2)。開アドレス法では、衝突が生じる限り順次  $\text{h}_1(k), \text{h}_2(k), \dots$  とアドレス列を生成し、探索条件を満足する迄、アドレス生成、鍵の比較のサイクル (ハッシュ探索) を繰り返す。

### 2.2 鍵の生成・削除法

鍵として何を採用するかは応用によって異なる。例えば、従来のアセンブリ、

エンパイラの記号表では対象は変数、ラベル等であり、鍵はこれらを表現する文字コード列である。鍵が固定長の時と、図1, 2のよう<sup>は</sup>を鍵の作成法で表すが、可変長の場合<sup>は</sup>ポインタでリニク<sup>る</sup>ることになる(図3)。図3の方法では、(i) 鍵が固定長(図3で約一半語3文字)の部分鍵に分割され、部分鍵自体が再びハッシュ探査の鍵となりうる点、(ii) 部分鍵の共有による記憶の節約が計れる点、単純なリニア法[6]と比べて利点がある。図3では文書例「STATION」と「FICTION」の部分鍵「TON」が共有されている。より一般的には、鍵  $k_1, k_2, \dots, k_n$  をハイシタでリニクして新た<sup>た</sup>な鍵  $k = \{k_1, k_2, \dots, k_n\}$  をヘッジングを用いて、図3のよう<sup>に</sup>に作成してりうれば、長自体が鍵として、使用できるのみをうす、リニク<sup>る</sup>を適当に選ぶことにより、鍵  $k_1, \dots, k_n$  から新た<sup>た</sup>なデータ構造を作成することもできる。リニク<sup>る</sup>の仕方はインパリメニテーション<sup>る</sup>じ応用に<sup>よ</sup>って定められるべきであるが、一つの単純な方法としてリスト構造によるものがある。この場合、 $k = (k_1, (k_2, \dots, (k_n, nil)))$  である。このようにして作られた2つの鍵  $k_p, k_q$  が同一の構造を表現してい<sup>る</sup>か否かのチェックは、 $k_p, k_q$  の表現するデータ構造の複雑さにかかるらず、 $k_p, k_q$  のポインタとしての値の比較のみで表す。

LISPに見られるような動的記憶管理機構を備えた言語処理システムでは、上記のよう<sup>な</sup>鍵の生成は容易である。鍵の動的生成に加え、鍵と鍵に付加された値の対(連想)を動的に作成する<sup>こと</sup>により、単純な連想処理のみならず、帰納的なアルゴリズムや決定表等の実行を高速化する<sup>こと</sup>ができる。〔7〕

以上のよう<sup>な</sup>ハッシュの応用では、ハッシュ表から鍵の削除がどこなくてはならない。鍵のハッシュ表への挿入に衝突が起る以上、削除された欄は單純に空白化<sup>する</sup>ことはない。このために、衝突の有無を示すタグを各欄に用意し、鍵探査の終了条件を鍵の一一致ある<sup>い</sup>は衝突タグの「0」である。衝突タグのたってい<sup>る</sup>空白セルは、鍵が削除されたこと(削除語)を示す。挿入と削除を反復すると、削除語の数が増大し、索表能率が低下するため、衝突数がある一定数を越えた時に、全鍵の再配置(rehash)操作を行い削除語と空白語に差す操作を行<sup>う</sup>必要がある。衝突タグは鍵の削除を伴わ<sup>ね</sup>い場合でも、「平均不成功探査回数」(鍵が表中にない<sup>い</sup>ことが判明するまでのハッシュ表の平均参照回数)を減らす効果をもつ。

〔8〕

## 2.4 基本的なハッシュアルゴリズム

概念的には、ハッシュ探索アルゴリズムはいくつも考えられるが、次の3つが最も基本的である。

(1) 'S' : 鍵の表中の有無を調べる探索

(2) 'D' : 表に表にある鍵の削除

(3) 'I' : 表にない鍵の表への新<sup>た</sup>た登録

これらを実行するハッシュ。ハードウェアの命令につれては第4節で述べる。

## 2.3 ハッシュ。ハードウェア

### 3.1 基本動作

開アドレス・ハッシュ探索は次のよう<sup>な</sup>基本操作の反復である。

(a) ハッシュアドレス  $h_j(k)$  の計算、

(b) アドレス  $h_j(k)$  から鍵  $k_j$  の読み出し、

(c) 鍵  $k_j$  との比較

(d) 比較によって生成される条件に従い、次にとるべき動作の判断

(a)-(d)は1ベンチ。ハッシュ表を前提としたハッシュ探索の基本ステップである。

(アルゴリズム 0)。ハードウェアではステップ(a), (c), (d)は高速に実行でき、しかも(b)と $h_{j+1}$ の計算は並列して行なえるため、ハッシュ探索の順度を決定する因子は(b)のハッシュ表からの鍵の読み出しにある。ハッシングの能率は(a)-(d)の反復回数Pで決まるが、それはハッシュ表の利用率 $\alpha_m$ (エ表中の有効鍵統計/格納可能鍵統計)に依存する。純ソフトウェア・ハッシングでも、アルゴリズム0でも、理論計算量(computational complexity)としてのPの値は同一である。実用上も、 $\alpha_m \rightarrow 1$ に近づくにつれて、Pは著しく増大し、Pの回数がハッシングの能率を規定するようになる。

ここで、ステップ(b), (c)に、鍵の読み出し、比較に並列処理を導入する。即ち、ハッシュ表を複数個(丁個)の記憶バンクで実現し、(b)で一度に丁個の鍵をハッシュ表から読み出し、(c)での丁個の鍵の比較も一度に実行する。

### 3.2 並列ハッシュ・アルゴリズム

ハッシュ・アドレス生成及び、鍵挿入の際の手続との違いによって次に述べる3通りの並列アルゴリズムが考えられる。

#### アルゴリズム-1

一度の記憶参照に対して、同一の入力ハッシュ関数列 $h_i^{(k)}$ ,  $i=0, 1, \dots$ が丁個のバンクに対して共通に用いられる。(たがって、ハッシュ表を $K[1:M, 1:丁]$ とした時、一回のハッシュ探索で、 $K[h_i^{(k)}, 1], K[h_i^{(k)}, 2], \dots, K[h_i^{(k)}, 丁]$ が読み出される。)

#### アルゴリズム-2

互に独立な丁個の入力ハッシュ関数列 $h_i^{(j)}$ ,  $i=0, 1, \dots$ が各記憶バンク( $1 \leq j \leq 丁$ )に対して用いられる。(たがって、一度のハッシュ探索に対して $K[h_i^{(1)}(k), 1], K[h_i^{(2)}(k), 2], \dots, K[h_i^{(丁)}(k), 丁]$ が同時に読み出され、 $j_1, j_2, \dots, j_D$ の順序で、鍵挿入時に空セルが探しられる。 $= \Rightarrow (j_1, j_2, \dots, j_D)$ は鍵を $o_j$ if $j$ に依存して決定される $(1, 2, \dots, D)$ の順列である。)

#### アルゴリズム-3

アルゴリズム-2と同様に丁個の独立なハッシュ関数列が鍵の読み出しに用いられる。一度のハッシュ探索で $K[h_i^{(1)}(k), 1], K[h_i^{(2)}(k), 2], \dots, K[h_i^{(丁)}(k), 丁]$ が読み出され、鍵の挿入に当って $1, 2, \dots, D$ の順で空セルが探しられる。

### 3.3 ハードウェアの構成

ハッシュ・ハードウェアは丁個の記憶バンクモジュール(各々M語の記憶容量を持つ)、入力アドレス生成器(HAG)およびハッシュ演算制御ユニット(HCU)から構成される。(図4) HAGで計算されたアドレスはアドレスバスを介して、各記憶バンクに送られる。ハッシュ表が逐一に見て、丁個の鍵が同時に読み出される。読み出された鍵が $(1 \leq j \leq 丁)$ は比較器CP(Comparator =  $K = h_j^{(i)}$ ならば $m_j = 1$  (からざれば $m_j = 0$ ))により、入力鍵Kと比較される。EP(Empty word Detector)は空白語の検出器(空白語ならば $e_j = 1$  (からざれば $e_j = 0$ ))である。T/Cは鍵の衝突の有無を記録する衝突タグ/計数レジスタである。ZD(Zero Detector)は衝突検出器(鍵が衝突を感知しているれば $Z_j = 1$ しからざれば $Z_j = 0$ )、またUDC(Up Down Counter)は?、?タグを計数器である。UDCは上記C(counter)を用いる時に必要である。HCUは前述ステップ(d)における判断機構を組み込んだものである。

図4で「他の処理装置との接続は明示していないが、アドレスバス、データバスを他の中央処理装置に接続し、ハッシュ表を主記憶として利用することも、あるいはI/Oバス/Xモードバスに接続し、単独のプロセッサーとしても稼動可能である。」

### 3.4 ハードウェアの性能予測

ハードウェアの性能はハッシュ探索回数  $P$  で決まる。  $P$  はハッシュ探索アルゴリズム(2.4節)固有の量が存在するが、最も基本的な計算量は  $PS$  (成功探索回数)および  $PU$  (不成功探索回数)である。 $PS$ ,  $PU$  は表判用率  $\alpha_m$  を一定に保って、 $k$  の近傍で、鍵の削除、挿入を交互に繰り返した時に最大値  $PS$ ,  $PU$  にあることが判明しており、 $PS$ ,  $PU$  は  $\alpha_m$  をパラメータとして、表領域にも求められることがわかる。(ハッシュ関数列における鍵の削除の無作為性を仮定する) [9]

評価の結論のみを言うと、アルゴリズム-3 が最も効率が高い。図5、図6 はアルゴリズム-3 における  $PS$ ,  $PU$  の丁寧な依存性を示す。

### §4 インフリメーション

#### 4.1 使用環境

ハッシュ・ハードウェアの記号。数式処理システム FLATS[10] の一部として、実現を意図しており、現在は具体的な設計段階にある。FLATSではLISPに代表されるリスト処理を高速に実行することを一つの設計目標としている。FLATS LISPでは64ビットセルを一語としている。1セルはcar部, cdr部各々32ビットの半語に分割される。32ビットのうち8ビットは、トラック法によるタグとして利用する[11]。論理・算術演算は24ビット幅を基本とする。アドレス空間の指定には24ビットを用いる。

ハッシュに關する限り、バニラ数が多いが、それで性能は向上するが、FLATS CPU を含めた他の処理エンジニアリングたり記憶転送幅を有効に生かし得ない可能性もあり、インフリメーションではバニラ数を2とした。したがって主記憶のバンド幅は128ビットである。理論上及びシミュレーションではアルゴリズム-3 が最も性能が良いが、ハードウェアの規模から言うと、アルゴリズム-1はHAGが1つあること、アドレスバスの幅がアルゴリズム-3の当時の半分であるなど、インフリメーションの利点がある。我々のインフリメーションではアルゴリズム-3を採用了。

鍵の削除はガーベン・コレクタ(GC)が行う。衝突数の計数はGCが起動した時、ソフトウェアで行う。したがって、前述T/CのT:衝突ソグを記憶バス内に装備する。衝突タグは各バニラの一語64ビットに1セント必要である。この他に空白語を示すタグを一語につき1セント用意した。前述のT/Cを参照。

実際には、パリティビットを含めて、一語に72ビットを要する。なお、士官タグの存在はハッシュ。ハードウェア及びGC以外のモジュールから見えない。

#### 4.2 ハッシュ関数の選択

ハッシュアドレス列として、 $(h_0(k), h_1(k), \dots, h_M(k))$  が整列  $(1, 2, \dots, M)$  の順列にあって、その上で鍵  $k$  に応じて順列が擬似乱数的に選ばれるものが一般的な良い結果である。ハードウェア作成の観点から、次のような基準が要求される。

##### (i) アドレス計算に要する時間

最も望ましいのは記憶装置のアクセス時間内に、ハッシュアドレスが計算できることである。用いられる記憶素子の種類によると、アクセス時間は300n.s程度に見積ると、市販のLSI(例えばAM2901)を使用すると、この速度がエレベータ命令に匹敵するところとなり、実現は困難である。到達目標として、一サイクル時間内にアドレス計算を終了させることは検討してみると、一サイクル時間を750n.sとすれば、单纯な加減、論理演算でアドレス計算ができるが、実現可能である。

また、再ハッシュ関数列の計算を行なわずに、衝突鍵のリストにまとめて、衝突

状態を解消する方法である連鎖法も検討した。実際上、連鎖法を使用して連想処理装置を作成した例も報告されている[12]。ハードウェアでハッシュを行つ場合ハッシュ表のアクセスが結構の性能を決定する因子になるため、並列処理で計算参照回数を減少させることが困難を連鎖法はインパリメンテーションの考慮からはずしても。

### (ii) 一様性

$(h_0), h_1(k), \dots, h_{M-1}(k)$  が  $(1, 2, \dots, M)$  の順列になっていること。M回の探索で必ず  $k$  でのセルを参照する保証が得られることが、ハードウェアで探索の終了条件をチェックする上で、性能の上からも望ましい。

以上の考察の結果、ハッシュアドレス列生成にはダブル・ハッシュ法[4コ]を採用了。ハッシュ関数には、Mを素数として  $\text{mod } (R/M)$  (割り算の剰余) や、ソフトウェア・ハッシングではなく用いられるが[4コ]、(i)で述べた速度が得られる。また、ハッシュ表の次元を2のべき ( $2^m$ ) とし、割り算に代えて  $(2^m - 1)$ との論理積を使用する。

図7に、望ましいアドレス生成機構を示す。一端64ビットのうち、鍵部は応用ソフトウェアによって選択できること、鍵に対してバイトごとのマスクを用いる。マスクを受けた鍵がK-BUSを介して、HAGに入力される。ハッシュアドレス列  $h_0, h_1, \dots, h_{M-1}$  は次のようにして決定される。

第一回目のハッシュ探索:

$$h_i = h_0 ; h_w = h_i \& \text{MASK}[e] ; h_a = h_w + \text{BASE}[e]$$

第二回目以降のハッシュ探索:

$$h_{i+1} = h_i + \Delta h ; h_w = h_{i+1} \& \text{MASK}[e] ; h_a = h_w + \text{BASE}[e]$$

ここで  $h_0 = H_0(k')$ ,  $\Delta h = D_1(k')$ .  $k'$  はマスクを受けた鍵である。

$\Delta h$  が奇数となるように DH の論理回路を作成すれば、このようにして得られるハッシュアドレス列  $\{h_1, h_2, \dots, h_{M-1}\}$  が(i)の一様性を満足するることは容易にわかる。

$H_0, D_1$  の回路としては Folded-Sum, Folded-EXOR を検討した。シミュレーションの結果では、双方の PS, PU に有意差は見出されなかつたため、実現の容易さ、かつより高速な Folded-EXOR を採用した。ここで Fold (折り合せ) といつても、文字通りの折り重ねである必要はない。むしろ、セットの桁混合後のパリティ生成を考えればよい。左は64ビットで  $h_0$  は「Mビット実装では 16ビットであるため、 $H_0$   $D_1$  は入力ビット順序の異なる4ビットペリティ生成回路 16 個の集まりである。

$e$  の値を変えることにより、複数個の多大なエラーの異なるハッシュ表を切り替えて使うことができる。1つのハッシュ表に対し、ハッシュ表の先頭アドレス、M-MASK( $2^{m-1}$ )、最大許容衝突数、K-MASK(読み出し鍵に対するマスク)、L-MASK(書き込みビットを決定するマスク)の5つ組が必要とされる。これらデータは、ハッシュ表初期設定時に、各々対応するレジスターに書き込まれる。現在使用を予定しているハッシュ表は、連想用、アドレス用、リスト鍵生成用、集合生成用[3]、O/Sの記号管理表用の5種類である。

実際には市販のLSIを使用する関係上、図8のようないくつかの回路で実現を計画している。図8では2個のHAGが示されている。 $h_0^{(1)}, h_0^{(2)}$  は各自独立である必要があるが、これは2つのHAGで共通に用いても良い。 $h_i, i=1, 2, \dots, M-1$  の値は各々Q<sub>i</sub>、各レジスターに格納される。

ハッシュ演算制御はマイクロプログラムで行なう。表2はマイクロプログラムで

解釈実行される代表的(マクロ)命令セットを示す。表2で1,2の命令が2.4節のアルゴリズム'F'に、3が'E'に、5が'D'に対応する。4は原理的には'S', 'I'の組み合せで実現できる複合アルゴリズムであるが、'S', 'I'ごとに生成されるハッシュ・アドレス列の重複を避けるため、新たに命令として付加された。命令4はアセンブリやコンパイラの記号表の作成に良く用いられる命令である。命令1～5では、入力パラメータの鍵を、一回の間接アドレスで得るようになつているが、Immediate命令のようなく形命令を付けることも考えられる。同様に命令7, 8では鍵ではなく、実アドレスで衝突タグあるいは空白タグを得るよう命令も必要になる。

具体的なデータ情報、制御情報の流れを、命令NINSRTを例にとって以下に説明する。

ステップ(1) 入力パラメータ(鍵が格納されているセルのアドレス)とV-STACK先頭を  
り受けた。

(2) 記憶の並列読み出しを行い鍵をKEYレジスタに読み出す。

(3)  $h_0^{(1)}, h_0^{(2)}$ を計算し  $h_a, h_b$  をアドレスバスに出力する。

(4) 比較可能な鍵の並列読み出し起動

アクセス時間経過後、比較結果  $M_0, M_1$ , 空白タグ  $E_0, E_1$ , および  $Z = (Z_0, Z_1)$  が得られる。

(5)  $(M_0, M_1, E_0, E_1, Z)$  から、4ビットのエコードされた条件コードをスピーカRDMを介して割り出し、マイクロプログラムで対応する処理ステップへ多分岐ジャンプをする。

(6) (6-1)  $(0, 0, 0, 0, 0)$  の場合

(6-1-1)  $Z_0 = 1, Z_1 = 1$  とし、書き = マサイクル開始

(6-1-2)  $h_i^{(1)} = h_{i-1}^{(1)} + \Delta h, h_i^{(2)} = h_{i-1}^{(2)} + \Delta h; S^{(1)} = h_i^{(1)} \wedge MASK[0], S^{(2)} = h_i^{(2)} \wedge MASK[0]$   
を計算する。

(6-1-3)  $h_a^{(1)} = S^{(1)} + BASE[\ell], h_a^{(2)} = S^{(2)} + BASE[\ell]$  を計算し、アドレスバス  
に出力する。

(6-1-4) ステップ(4)へ行く。

(6-2)  $(0, 0, 1, 0, 0)$  の場合

(6-2-1) KEYレジスタの内容が KBUS を介し、L-MASKでマスクを受けて MBUFO  
に付ける。 $E_0 = 0$  とし、書き = マサイクル開始。

$h_a^{(1)}$  を DMAMUX へ送り、V-STACKへ送り、命令終了

以下省略(簡単のため、衝突数チェックのステップは省略した)

実際のクロックタイミングでは、第1, 第2ハッシュ探索を高優先化したり、チャネルからのメモリーステートを許可するために、一定回数の記憶アクセスごとにサイクルを開閉するなどの考慮が必要であるが、細かく道具立ては説明を省略した。

一マイクロ命令実行サイクル時間  $\approx 300\text{ ns}$ 、記憶装置のサイクル時間  $\approx 750\text{ ns}$  (ストリットサイクル可) で NINSRT の平均命令実行時間  $\approx d_m = 0.6$  で  $\approx 3\mu\text{sec}$  と見積もっている。

### §5 今後の研究方向

本ハードウェアは1Mバイトの記憶を装備し、ハッシュ表はFLATSの中央処理装置から主記憶としてもアクセスされる予定である。最初は、小型計算機に接続し、試験的移動を来春に予定している。FLATSとの接続は、128セットのメモリーバス(MBUFO, Cを介して)に加えて、V-STACKと呼び FLATS専用オペランド・STACK

と32ビットバスで接続される予定である。ハッシュ・ハードウェアの研究は、理論的可行性予測、ソフトウェアの検討、BUGシミュレーションによる動作予測が完了しており、本課題に関する限り、研究(research)のテーマから開発(development)のテーマへと移行しつつある。

### 引用文献

- [1] Schwartz, J.T. (1973) On Programming, an Interim Report of the SETL Project, Installment II: The SETL language and examples of its use, Courant Institute of Mathematical Sciences, New York University, New York
- [2] Feldman, J.A. and Rouner, P.D. (1969) An Algol-Based Associative Language, CACM, Vol. 12, No.8, 439-449.
- [3] Goto, E. and Kanada, Y. (1976) Hashing Lemmas on Time Complexity with Application to Formula Manipulation, Proc. ACM-SIGSAM '76, New York, 1976
- [4] Knuth, D.E. (1973) The Art of Computer Programming, Vol.3, Addison-Wesley
- [5] Goto, E., Ida, T. and Gunji, T. Parallel Hashing Algorithms, Information Processing Letters, Vol. 6, 8-13
- [6] Gries, D. Compiler Construction for Digital Computers, John Wiley & Sons
- [7] Goto, E. and M. Terasima (1977) MTAC - Mathematical Tabulative Automatic Computing 「微積計算のアルゴリズムとコンピュータ」研究集会予稿、京都大学数理解析研究所
- [8] 古川章一 (1973) コンフリクトフリー、グモモードハッシュ記憶法  
情報処理 13, pp. 533-549
- [9] Ida, T. and Goto, E. Analysis of Parallel Hashing Algorithms with Key Deletion (Journal of Information Processing of Japan (=投稿中))
- [10] 後藤英一, 井田哲雄, 相馬尚 (1977) 記号数式処理向け計算機 FLATS の構想  
情報処理学会, 記号処理研究会資料 1-1
- [11] 後藤英一, 井田哲雄 (1977) データタイプチェックに関する一考察  
第 18 回 プログラムシンポジウム予稿集
- [12] Gall, R.G. and Brotherton, D.E. (1966) Associative List Selector  
RADC-TR-66-281




図1 間接アドレスを利用したハッシュ表

$h_0(k_1)$				
$h_0(k_2)$				
$f_1(R_0)$				
$k_1$	$v_1^1$	$v_1^2$	$\dots$	$v_1^n$
$k_2$	$v_2^1$	$v_2^2$	$\dots$	$v_2^n$

図2 直接索表示方ハッシュ表




図3 可変長鍵の作成法




図4 ハッシング・ハードウェア の概念構成図




図5 アルゴリズム-3における平均成功探索回数のベニク数  $J$ に対する依存性




図6 アルゴリズム-3における平均不成功探索回数のベニク数  $J$ に対する依存性




図8 望ましいアドレス生成機構




図9 ハヤシング・ハードウェア 全体ブロック図




図8 実現を計画中のハヤシング・アドレス生成器(HAG1's)

	$\alpha_m=0.6$	0.7	0.8	0.9	0.95
$PS_1$	1.67	2.09	2.94	5.46	$1.05 \times 10$
$PS_3$	1.56	1.96	2.78	5.26	$1.03 \times 10$
$PU_1$	1.98	3.66	$1.42 \times 10$	$1.22 \times 10^3$	$1.48 \times 10^7$
$PU_3$	1.45	2.48	9.45	$9.27 \times 10^2$	$1.41 \times 10^7$

表1 ベンチマーク結果 2Dアリゴリズム1)  $PS_1$  (アリゴリズム3)  
 $PS_3$ ,  $PU_1$ ,  $PU_3$

表2. ハッシュ・シグ・ハードウェア命令表

Mnemonic	意味	パラメータ	結果(成功)	結果(不成功)
1. KSRCH	Key Search	(1) 鍵のアドレス, (2) ハッシュ表番号	鍵(格納されてい るセル)のアドレス	NULL
2. ASRCH	Associative Search	(1) 鍵のアドレス, (2) ハッシュ表番号 (3) 0/1(半語の位置 を示す)	読み出されたセル 64ビットのうち、指定 された半語を返す	NULL
3. NINSRT	New Key Insert	(1) 鍵のアドレス (2) ハッシュ表番号	鍵の挿入された セルのアドレス	
4. INSRT	Insert	(1) 鍵のアドレス (2) ハッシュ表番号	鍵の挿入された セルのアドレス	鍵(格納されてい るセル)のアドレス
5. DELETE	Delete an Existing Key	(1) 鍵のアドレス (2) ハッシュ表番号	削除された鍵のア ドレス	
6. INTLZ	Initialize	(1) パラメータ リストのアドレス o K-Mask (バイトごと) o L-Mask ( ) o 最大許容衝突数 o $2^M - 1$ (ハッシュ表 の大きさを $2^M$ とする) o ハッシュ表の先頭 アドレス	0	1 (パラメータの 指定の誤り)
7. LDCTG	Load Collision Tag	鍵のアドレス (2) ハッシュ表番号	0/1	
8. LDETG	Load Empty Tag	(1) 鍵のアドレス (2) ハッシュ表番号	0/1	