

拡張性の高いシステムのバス結合方式と制御方式

A Bus Structure and Control for a Highly Expandable System.

-ポリプロセサ・システム EPOS-2 のシステムバス-

The System Bus of Polyprocessor System : EPOS-2

山崎 勇, 前田 明, 宮田 操, 神谷茂雄, 笠井 公
Isamu YAMAZAKI, Akira MAEDA, Misao MIYATA, Shigeo KAMIYA, Hiroshi KASAI
東京芝浦電気株式会社 総合研究所
TOSHIBA RESEARCH AND DEVELOPMENT CENTER

[1] はしがき

最近のLSI技術の進歩により、簡単な電子計算機のCPUは1個のLSIの上に実現することが可能となって来た。LSI化されたCPUは極めて小型であり、かつ同種多量生産により安価に製造できるため、これを多數用いて1台のより大きな計算機(ポリプロセサ・システム)を構成することが考えられる。

1個の強力なCPUを備えた従来の大型計算機が少数精銳主義の極限とすれば、ポリプロセサ・システムは、多數の凡才を集めた人海戦術のようなものである。

このようなポリプロセサ・システムでは、次のような可能性を持つことが期待される。

(a) 同一ハードウェア、同一アーキテクチャで、小規模から大規模までのシステムを構成し得る可能性。

(b) 一旦設置稼動後も、処理量の増大に応じて簡単な追加により処理能力を増大させ得る可能性。

しかし他方、ポリプロセサ・システムには、次のような問題点もある。

(x) ハードウェア構成の変化に応じられるオペレーティングシステム(OS)は複雑で、効率の悪いものになるおそれがある。

(y) CPU間の競合や連絡のオーバヘッド等により、CPUの個数に比例しては処理能力が

増加しないおそれがある。

本稿で「拡張性の高いシステム」とは、上記(a),(b)の可能性を実現し、(x),(y)の問題点を軽減したシステムを言うこととする。ポリプロセサ・システムを拡張性の高いものとするためには、その結合方式と処理形態とをどのように選択するかが最も重要である。

我々は‘PULSE’と呼ぶ、ゲート数7000以上のLSIプロセサを演算部の中心に用いてポリプロセサ・システムを開発している。そのプロトタイプ(EPOS-1)⁽¹⁾では上記(a),(b)に重点のある構成であった。EPOS-2は、これをさらに上記(x),(y)の点で改善したものである。その結果、ポリプロセサ・システムの結合方式として最も適当な方式の一つと思われる方式く独立並設多バス方式)に到達したので、以下にその概要を報告する。

[2] 結合方式の検討

ポリプロセサまたはマルチプロセサにおける結合の対象(モジュール)としては、通常CPU、メモリ、およびI/Oプロセサ(IOP)がある。これらを結合する形態としては大きく分けて、单一バス結合、メモリスイッチ結合、ランダム結合がある。⁽²⁾

单一バス結合は、図1に示すように、CPU、メモリ、IOPが单一のバスに結合したものであ




図1 単一バス結合




図2 メモリスイッチ結合




図3 ランダム結合

る。この方式では結合が単純で一次元的であるために、最も経済的であり、各モジュールの追加・削除は技術的に比較的容易である。またその結合形態が音一で規模の拡大が一次元的であるため、OSの制御機構も特に複雑にならない。反面、バスは1本しかないので、全体の処理能力はこのバスの転送能力でおさえられ、CPUの数を増してもある限界数以上では処理能力が上がらなくなる。この点は、このバスを特に工夫して高速化し、限界数を実用上充分な程度に引き上げることが考えられるが、バスが高価となり小規模の構成ではかえって不経済となる。またいずれにしても、このバスに障害が起こると、システム全体が動作不能となるという大きな欠点がある。

メモリスイッチ結合は、図2に示すように、CPU群とIOP群とが、マトリクス状のメモリスイッチによりメモリ群と結合したものである。この形態では各CPUまたはIOPと各メモリモジュールとは、考え得る最大の転送路で結合されているため、この形態を保ったまま規模を拡大できれば、転送能力が処理能力のネックとなることはない。また通常このスイッチはプログラムから透明に作られ、各CPUや各メモリモジュールはプログラムから等価に見えるように作られるので、OSは複雑にはならない。また各交差点のスイッチを独立にすることによりスイッチの障害に対しても強くできる。しかし、この結合方式で規模が少し大きくなると、メモリスイッチのハードウェア量がかなり大きくなりこの部分が高価となる。さらにCPUの増加とメモリの増加の双方に応じて又次元的に拡大し得るメモリスイッチは、回路的に複雑になる。

ランダム結合は、CPUとメモリの結合関係が一様でないような結合である。図3はその一例である。この例ではCPUは複数のポートを有し、システム内のいくつかのバスに自由に接続されている。メモリモジュールとIOPもそれらのバスのいずれかに接続される。この形態は結合関係が自由であるので、アプリケーションが限定されればそれに応じた構成を取ることが比較的容易である。またモジュールの追加もハードウェア的には容易にできる。しかし、結合関係に音一性がなく、いわば多次元的に拡張され、プログラムから透明でもないため、OSはかなり

複雑となり、どの構成でも共通に使えるOSを作ることは非常に困難である。

このように、経済性では单一バスのような形態が有利であり、転送能力ではメモリスイッチのような形態が適しており、OSを複雑にしないためには結合が音一でプログラマから透明であることが望ましい。

これらを考慮して、EPOS-2では多バス方式の一層を採用した。これは单一バスの持つ経済性、音一性、透明性を生かして、メモリスイッチの持つ転送能力の拡張性を取り入れたものと言える。

S-BUSと呼ぶEPOS-2のこの結合バスは、一言で言えば、互いに独立な单一バスを複数本並行に設けたものである。その本数は可変であり、またどのバスが用いられるかはプログラマからは見えない。そこでこの方式はいわば、独立並設多バス方式と言える。図4はその結合形態を示したものである。

表1にS-BUSと他の3方式の比較を示した。S-BUSは複数のバスのどれを使用するかを決定する機構が必要なため、单一バスよりは高価となる。しかしその他の点では望ましい特性を備えている。ここで改めて、S-BUSの利点を要約すれば、次のとおりである。

- (1) 本数の増減により転送能力を増減できる。
- (2) 各バスは互いに独立であるため、一部が障害を起しても、残りのバスを用いてシステムは動作をつづけることができる。
- (3) 使用バスの選択はハードウェアで行ないプログラマは意識しなくてよく、また規模の拡大の際にも音一性が保たれるため、OSは複雑にならない。
- (4) 比較的経済的である。

[3] EPOS-2の構成

ホリプロセサ・システム EPOS-2の概略構成を図5に示す。

本システムはS-BUSを中心として、多數のコンピュータモジュール(CM)と、入出力制御モジュール(IOM)と、共用メモリモジュール(SMM)から成る。




図4 並設多バス結合

項目 結合方式	拡張性	経済性	転送速度の拡張性	OSの容易性	障害に対する強さ
单一バス	◎	✗	○	✗	
メモリ・スイッチ	✗	△	○	△	
ランダム結合	△	○	✗	○	
S-BUS	△	○	○	○	

表1. 各結合方式の特徴

各々のモジュールの最大接続台数は、CMとIOMが合わせて32台まで、SMMは2台までである。S-BUSのバスの本数は原理上制限はないが、実装上4本までとしている。

コンピュータモジュール(CM)は演算処理を担当するモジュールで、「PULCE」と呼びマイクロプロセッサを用いている。⁽³⁾ PULCEとは7000ゲート以上を有するSOS(シリコン・オン・サファイヤ)のLSIで、内部16ビットのマイクロプロセッサである。PULCEは外部から32ビットのマイクロ命令を供給されてこれを解釈実行する。CMにはPULCEにマイクロ命令を供給するために、マイクロプログラム・メモリ(MPM)、マイクロプロ




図5 EPOS-2 の概略構成

グラム・シーケンス・コントローラ(MQC)がある。MPMにはRAMとROMがあり、ダイナミックマイクロプログラムが可能で、CMを柔軟なものにしている。CMにはさらに、アドレスコントローラ(ADC)、ローカルメモリ(LM)がある。ADCにはメモリアドレスレジスタがありメモリへのアクセス要求を発生する機能のほかに、2次元アドレスをサポートするための連想メモリヒセグメントデスクリプタレジスタ等がある。LMはCMに専用のメモリとして、SMMの競合の軽減を目的としている。ただし必要があれば他のCMのLMをもS-BUSを通して参照できる。EPOS-2のCMはEPOS-1のPMとマイクロプログラムレベルでできるだけ互換性を保たせて

ある。

IOMは、ハイスピードI/Oバス(HSI0B)の制御を行なうモジュールで、任意のメモリ内のチャネルプログラムを内部のマイクロプログラムで解釈し、I/Oデバイスと任意のメモリとの間でデータの転送を行なう。このチャネルプログラムはEPOS-1のIOCと互換性がある。

SMMは、CMやIOMの共用メモリとして、各種管理テーブル、共用データ、通信用バッファ等の格納に使用する。原則として各CMは可能な限り自身のLMを利用することによりSMMの負担を減らし2台に制限する設計思想を探っている。2台のSMMに対するアドレス分担には、単純な分割とインターリーフィングが考えられるが、

インターリーフ"ではかえって CM 向の干渉と競合が増え、かつ一台の障害で SMM が全体として使えなくなるという欠点があるので、単純な分割を採用している。なおある CM から見た場合、2 台の SMM と自身の LM とは連続的にアドレス付けされている。

その他図 5 中の CCS は、シリアルセサ・システムの電源の投入遮断、イニシャライズ、構成のモニター、接続切離しなどの際に、オペレータの負担を軽減するための集中コンソールである。CCS が障害を起した場合は、CCS がなくともシリアルセサ・システムは動作を続けることができようになっている。

このような EPOS-2 に於て、S-BUS の役割は大きく分けて、メモリアクセスとシリアルセサ間割込であり、それぞれ次のように分類できる。

■ プロセサ間割込

{ CM から他 CM か IOM への割込
 | IOM から CM への割込

■ メモリアクセス

{ 他 CM の LM へのアクセス
 | SMM へのアクセス { SMM.0 へのアクセス
 | SMM.1 へのアクセス

S-BUS の各バスは SBC により制御されるが、SBC は互いに独立しており、間を連絡する信号線などはない。

[4] S-BUS の制御方式

すでに述べたとおり、CM を増設して処理能力を向上させるには、S-BUS の転送能力も増加の必要がある。そのため S-BUS ではバスの本数を任意に増減できる必要がある。またプログラムから見れば、このバスの本数は透明でなければならない。これらの要請を満たすためには、各バスは互いに独立している必要がある。

ここで各バスが互いに独立であるとは、それらが互いに連絡し合うこともないし、ある 1 つのバスが主導権を持つこともないし、さらに何かある共通の制御装置の下で制御されることもないということである。

各バスは互いに独立な SBC によって制御され

ているので、S-BUS を使用しようとするモジュールは各バス毎に要求を出す必要がある。

以後、S-BUS を使用して他のモジュールをアクセスないし割込もうとするモジュールを要求者、また、それに応答しサービスする相手側のモジュールを応答者と呼ぶこととする。

要求者が S-BUS を使用する一連の動作は大きく分けて、バス使用要求、使用バス決定、通信、の各動作に分かれる。図 6 はその一連の動作を流れ図で示したものである。

バス使用要求動作

バスの使用要求動作の概念を、バスが 1 本の場合について図 7 に示す。

SBC は複数の要求者に時分割で使用許可を与える機能が必要であるが、その分配は各要求者に対してできるだけ公平である方がよい。S-BUS ではそのため、要求を一旦サンプリング"する方法を用いている。

各要求者は各バス毎にバス使用要求信号を出




図 6. バス要求者の動作




図7 バス要求受付方式

すためのフリップフロップ(REQ)を有している。このREQがONとなるのはそのモジュールがS-BUSを使用しようとしていて、かつSBCからSET信号が来たときである。すなわちSBCはSET信号により要求者の要求をREQにサンプリングする。ONとなったREQからはバスへ使用要求信号がWired-orされて出される。SBCはこの要求信号を見て、使用許可信号を出して、

- (a1) バス上にREQ信号が出ていないと、SBCは要求をサンプリングするためSET信号を送る。
- (a2) SET信号が出ると要求者(モジュール2と4)はREQ F.F.をONとする。このF.F.の出力はWired OrされてREQ信号となってSBCに与えられている。
- (b) SBCはREQ信号がONになるとACK信号を出す。ACK信号は各モジュールのインターフェースをデイジーチェインで結んでいる。この時点でモジュール1はバスを使用したいと思い始めたが、SET信号が終了した後なのでREQ F.F.はOFFのままであり、ACK信号を通過させる。
- (c) モジュール2はREQ F.F.がONであるのでACK信号を受け取り、バスの使用権を得たことを知り、バスを利用して通信動作を行なう。動作終了後はREQ F.F.をOFFとする。
- (d) SBCはバス上の要求者と応答者の通信動作を見ており、終了時点を知ることができる。一回の通信動作終了後、まだREQ信号がONであると、SBCは再びACK信号を出す。モジュール3はこの時点でバスを使用したいと思い始めたが、SET信号が来ないのでREQ F.F.はOFFのままであり、ACK信号を通過させる。今度はモジュール4がACK信号を受け取り、バスを利用して通信動作を行ない、終了後REQ F.F.をOFFとする。
- (e1) REQ F.F.は全てOFFであるのでREQ信号はOFFとなる。SBCはこれを見て再び要求をサンプリングするため、SET信号を出す。
- (e2) SET信号により今度はモジュール1と3のREQ F.F.がONとなる。以下(b)~(e2)をくり返す。

サンプリングされた全ての要求者にバスを使用させた後、再び次のサンプリングを行なう、という動作をくり返す。

一組サンプルされた要求はデイジーチェイン方式によりSBCに近い方から受けつけられて行くが、一旦サンプリングされた要求者の数は途中で増えることはないから、どの位置の要求者にも均等にバスの使用許可がなされる。




図8 使用バス決定機構

使用バス決定動作

要求者は複数のバスに使用要求信号を出すが、それらのバスは同期しているわけではないので、その要求者への使用許可信号(ACK)はバス毎に別の時刻に来ることが多い。要求者は一番最初にACK信号の来たバスを使用することとし、他のバスへのREQ信号をOFFとする。

しかし稀には同時に2つのバスからACK信号が剥着することもあり得る。この場合には要求者は使用するバスを選択決定する必要がある。

図8にこれらの場合の決定動作を示した。各要求者はバス毎にREQフリップフロップを有している。REQを出しているバスからACK信号が

(a) SBC₀とSBC₁はそれぞれのバスのREQ信号がONなのでACK信号を出す。bus₀のACK信号はモジュール1が受け取る。bus₁のACK信号はモジュール4が受け取る。モジュール4はbus₀へもREQ信号を出しているが、bus₁が先に使用可能になったので、bus₀側のREQ F.F.をOFFとする。

(b) モジュール1はbus₀を、モジュール4はbus₁を用いて通信動作を始める。

(c) モジュール4は通信動作を終了しbus₁のREQもOFFとする。SBC₁はREQ信号がOFFであるのでSET信号を出す。モジュール1はまだ通信動作中であるが、すでにbus₀を確保しているのでbus₁のSET信号が来ても、bus₁側のREQ F.F.をONとしない。

(d1) モジュール1は通信動作を終了してREQ F.F.をOFFとする。SBC₀はまだREQ信号がONであるので次のACK信号を出す。SBC₁はREQ信号がONとなつたのを見て、偶然同時にACK信号を出す。モジュール2へはbus₀とbus₁から同時にACK信号を受け取り、選択回路によりbus₀の方を使用することに決め、bus₀のREQ F.F.をOFFとし、bus₀のACK信号を次段へ送る。

(d2) モジュール3はbus₁からACK信号を受け取り、bus₁を使用することに決め、bus₀側のREQ F.F.をOFFとする。モジュール2はbus₀を、モジュール3はbus₁を用いて通信動作を開始する。

来たら、そのバスを使用することに決め、他のバスへREQを出していればこれをOFFとする。

同時にACK信号が来た場合には、それらの1つを選択し、他方のREQをOFFとして、そのACK信号を右側へ回送する。

このようにすると、あるACK信号はどのモジュールによっても使用されず、かわりにREQ信号がOFFとなる場合があり得る。SBCはこのような場合にも正常に終了したものと認定する。

通信動作

通信動作は後に[5]に於て詳述する。

バスの使用モードの固定化

異なる要求者が異なるバスを通じて同時に同じ応答者に要求を出すと、そのうち一方はバスを確保したまま応答者が空くを待たねばならない。この時さらに別の要求者が別の応答者への要求を持っていても S-BUS を使用できないので待たされる。このような並設多バス方式では全てのバスが全ての応答者への通信に使用可能としておくと、かえってバスの使用効率及び CM の稼動率を低下させることがある。

今、S-BUS が 3 本のバスからなり、応答者がある場合の CM の稼動率を簡単なモデルを使用して計算すると、図 9 のようになる。ここで A の場合は各バスとも全ての応答者への要求に使える場合、B は 3 本のバスをそれぞれ 3 個の応答者への要求にしか使用しないと制限した場合である。図から明らかなどおり、CM の台数が増えて競合が問題となるあたりからは、B の方が A よりも 30 % ほど稼動率が高くなる。

このように、複数のバスがある場合は、それらの使用を応答者ごとに割り当てて制限する方がよいことが分かるので、S-BUS にもこの機能を導入した。

S-BUS では使用モードとして、SMM.0へのアクセス、SMM.1へのアクセス、及びその他の 3 種に分けた。そしてこれらに対応した 3 本のア

ペイオラブル信号を各バスに設け、SBC から直線的に出されている。

AFO $\begin{cases} =1 & \cdots \text{SMM.0 のアクセスに用いてよい。} \\ =0 & \cdots \text{SMM.0 のアクセスに用いてはいけない。} \end{cases}$

AF1 $\begin{cases} =1 & \cdots \text{SMM.1 のアクセスに用いてよい。} \\ =0 & \cdots \text{SMM.1 のアクセスに用いてはいけない。} \end{cases}$

AFT $\begin{cases} =1 & \cdots \text{他の要求に用いてよい。} \\ =0 & \cdots \text{他の要求に用いてはいけない。} \end{cases}$

例えばある 1 バスのアベイラブル信号が、AFO=1 AF1=0, AFT=0 であれば、そのバスは SMM.0 へのアクセス要求のあるモジュールだけが REQ 信号を出せる。

このような機構を実現するために、図 10 に示すごとく、各要求者の REQ フリップフロップのセット条件として、自分のその時の要求のタイプとそのバスのアベイラブル信号との一致が必要なようになっている。

SBC からのアベイラブル信号は、手動、または CCS からの指令で任意に変えられるようになっていている。3 本以上のバスが動作可能であれば、通常そのうち 1 本を SMM.0 専用、他の 1 本を SMM.1 専用として使用する。もし 1 本のバスしか動作可能でなければ、そのバスのアベイラブル信号は全て 1 とし、全ての使用モードを許可する。

このように S-BUS では各バスの使用モードを




図 9 バスの使用モード固定の効果

制限し得るようにしたことにより、拡張性とバスの効率的使用とを両立させている。

[5] 各バスの通信動作

各バスの信号線

S-BUS の各バスはおよそ 50 本の信号線から成り、その内訳は表2に示すとくである。

データの転送は、32 本の信号線(SDAT)を通して 32 ビット並列で行なわれる。この信号線には 1 ビットのパリティ(SOPR)が伴なっていいる。

一方メモリアクセス時のアドレス線としては、

- ① これを別に設けると信号線数が多くなりすぎ、実装上バスの設置本数が制限される。
- ② メモリアクセスの 90 % は読み出し動作であり、読み出し動作ではアドレスとデータを時分割して送受してもそれほど遅くならない。

という 2 つの理由で 32 本の信号線(SDAT)とアドレス線を共用することとした。

また、IOM が高速の周辺機器、例えばディスク記憶装置と SMM 等とデータ転送を行なっている場合、1 回の SMM のアクセス毎に S-BUS を確保すると転送が遅くなってしまってデータが脱落するおそれがある。この場合には SCON 信号を用いて S-BUS のうちの 1 本のバスを連続使用できるようになっている。

通信動作とタイミング

バスの使用効率の高い通信方式としては、ア




図10 使用モード固定構造

ドレの送信ヒデータの送信との間で一旦バスの使用権を解放する方式や、さらに応答側がビギーであっても要求を送ってバッファで受ける方式などが考えられる。しかしこれらの方式では、

- ① 受け側にバッファが必要で、送り側、受け側ともに回路が複雑になる、
- ② バッファが先着要求で満席である場合にはやはり要求の送信を待たせねばならない、
- ③ 通信路を一旦切るとその後要求内容にエラーが発見された場合の取り扱いがむずかしい、


等の理由で、S-BUS では一回の要求動作は完了するまでバスを確保しつづける方式とした。

さて REQ 信号を出したバスから ACK 信号が来ると、要求者はそのバスを確保して通信動作を開始する。

通信動作には、1 サイクル型と 2 サイクル型の 2 つの動作の形がある。

- { 1 サイクル型 …… 割込要求
 - { 2 サイクル型 …… メモリアクセス要求
- データ送受方式は非同期型であり、
- キ1 サイクルⅠは ASYN と MSYN により、
 - キ2 サイクルⅡは SSYN と ESYN により、
 - タイミングを合わせる方式となっている。

1 サイクル型でも 2 サイクル型でもその最初のサイクルでは次の要求情報を SDAT 上に乗せる。



これらの内容は要求のタイプ毎に図11 で示されるフォーマットで SDAT 線上に出される。

ここで 6 ビットのモジュール番号は各 CM と IOM につけられていて、他 CM の LM をアクセスする場合と、プロセサ同割込を行なう場合に相手側(応答者)を指定するのに使用する。

メモリのアクセスの単位は全語(32 ビット)と半語(16 ビット)がある、その区別を LSD(F) で行なっている。

一方各モジュールはバス上に他のモジュールが出した要求情報を常に監視しており、自分が

応答者であると認識すると、ただちに MSYN 信号を ON とする。もし自分がビジーである場合は MSYN 信号を ON としつづける。その後この要求を受けつけられる状態になったら MSYN を OFF とする。要求者は MSYN が ON となると応答者が存在していると認識し、OFF となると自分が受け付けられたことを知る。図12 にこれら一連の通信動作のタイムチャートを示した。

同図中信号は Negative True で表記している。

メモリアクセスの場合には次に書込データまたは読出データの送受サイクルが入る。

エラー対策

S-BUS 上にはいろいろな誤動作の発生が想定できるが、S-BUS では次のような異常検出機能が用意されている。

信号略号	方向	結線	意味 / 動作
AFO	SBC → 要求者	单方向	Available for SMM 0
AF1	SBC → 要求者	"	Available for SMM 1
AFT	SBC → 要求者	"	Available for Others
SET	SBC → 要求者	"	Set
REQ	SBC ← 要求者	W.O.	Request
ACK	SBC → 要求者	单方向デジチエン	Acknowledge
APAS	SBC ← 要求者	W.O.	Acknowledge Passing
ASYN	要求者 → 応答者	Tri.S.	Address Synchronous
MSYN	要求者 ← 応答者	Tri.S.	Match Synchronous
SSYN	要求者 → 応答者	Tri.S.	Start Synchronous
ESYN	要求者 ← 応答者	Tri.S.	End Synchronous
SDAT	要求者 → 応答者	Tri.S.	Address / Data
SDPR	要求者 ← 応答者	Tri.S.	Parity
SME0	要求者 ← 応答者	Tri.S.	Memory Error
SMPT	要求者 ← 応答者	Tri.S.	Memory Parity Error
SIFO	要求者 → 応答者	Tri.S.	Interface register 0
STO	SBC → 要求者	单方向	Time Out
SPRT	SBC → 要求者	单方向	Parity Error
SCON	要求者 → 他要求者	W.O.	Continuous
			タイムアウト発生 パリティーエラー検出 S-バスの連續使用宣言

表2. バス1本当りの信号線

(SDAT ビット番号)		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
他 CMへの割込	{ CM から =	0	0	0	M	N	O.																										
	{ IOM から =	0	0	1	M	N	O.																										
他 CM の LM	{ Read =	1	0	0	M	N	O.																										
	{ Write =	1	0	1	M	N	O.																										
メモリ アクセス	SMM.0	Read	0	1	0																												
		Write	0	1	1																												
	SMM.1	Read	1	1	0																												
		Write	1	1	1																												

(OP コード)

M NO. --- モジュール番号

F --- Halfword Access か Full word Access かの区別

図11 要求情報のフォーマット




図12(a) 割込動作のタイムチャート




図12(b) Memory Write動作のタイムチャート




図12(c) Memory Read動作のタイムチャート

タイムアウトの検出 ---- SBC はバス上の要求情報から 1 サイクル型か 2 サイクル型かを認識した上で ASYN, MSYN, SSYN, ESYN の各信号を監視し、一定の時間内に通信が終了しないとタイムアウト機能が動いて STO 信号を ON とする。要求者と応答者は STO 信号が ON となつたら以後の動作は中断する。

アドレス異常の検出 ---- 各メモリ (LM, SMM) は自己の割付範囲外のアドレスを受け取ると SME0 信号により要求側に知らせる。

メモリパリティエラーの検出 ---- 各メモリは内部でパリティチェックを行なつており、読み出時にエラーが検出されると SMPRT 信号により要求者へ知らせる。

バス上のパリティー検査 ---- SDAT 上の要求情報とデータには常にパリティーを SDPR につけることになっている。その検査は SBC でも要求者、応答者でも行なう。SBC がエラーを検出した場合には SPRT 信号を ON とする。SPRT 信号が ON となつたら要求者と応答者は通信を中断する。

これら異常検出結果は全て要求者に対する割込原因となるようになっている。

[6] むすび

拡張性を重視したポリプロセッサ・システムの結合法として、EPOS-2 で採用した S-BUS について、その設計思想と内部制御方式について述べた。S-BUS は一種の独立並設多バス方式とも言える方式である。使用バスの選択を要求側で行なうことにより、バス間の独立性を実現し、その結果バス本数の増減が容易となつた。また各バスの使用目的を応答者別に割り当てることを可能とすることにより、バスの利用率を最適に保つことを可能とした。

本ポリプロセッサ・システム上で動くソフトウェアはハードウェアと並行して開発が進められており、OS, FORTRAN, APL, PASCAL などを準備中である。^{(4), (5)}

なお、本ポリプロセッサ・システムは通産省工業技術院の大型プロジェクト「パターン情報処理システムの研究開発」の一環として開発中であり、最終的には「リンクバス」により他の認識システム等と結合されて「パターン情報処理総合システム」を構成する予定である。

[参考文献]

- (1) 田丸他 「実験用ポリプロセッサシステム、EPOS -1 について」 信学会 EC75-67
- (2) P.H. Enslow Jr. 'Multiprocessor Organization - A Survey' Computing Surveys. Vol.9, No.1, 1977
- (3) 「パターン情報処理システムプロジェクト・マイクロワープロセッサ PULCE 解説書」 電子技術総合研究所 昭和 51 年 1 月
- (4) 団中他 「ポリプロセッサ・オペレーティング・システム：EPOS の構造」 情報処理学会 第 17 回 全国大会 No. 169. (1976年 11 月)
- (5) 森本他 「APL インタプリタにおける演算処理」 同上 No. 280