

S A M D 計算機 ~ A High Level Data Flow Machine ~

元岡 達, 梶木 達郎, 喜連川 優, 新開 香織
(東大 工学部)

<要旨>

現在までに data flow machine など新しいアーキテクチャーがいくつか発表されている。その特徴として大きく並列度を引き出せることはもちろんだが、ここではその data driven による制御の局所性に注目し、対象とする大規模なマルチマイクロプロセッサの制御を、多くのアルゴリズムごとに分割されたタスクレベルの data flow によって分散的に行なうこととする。さうして、問題点の一つである負荷の分散は、各プロセッサが自由競争を行なうことで解決した。

ハードウェアに関しては、Z-80 やインテルの 8080 ファミリー素子を中心として、プロセッシングモジュールとメモリモジュールの 2 種類による完全なモジュール構造を持つ TOP STAR システムを設計作製した。

結合方式は、DMA による高速転送割込みによるメモリモジュールへのアクセス離合の解決などを行なう。

各プロセッシングモジュールは、メモリモジュールを共有することで結合され、全体を部分結合として、大規模システムでの実現性を考慮している。

現在メモリモジュール 2 台、プロセッサー 4 チモジュール 3 台から成るシステムが完成し動作しているが、これにて並列マージソートなどの応用プログラムを乗せて、システムの評価を行なっている。

§ 1. 序論

§ 1-1 はじめに

LSI の急激な進歩によるマイクロプロセッサの低価格化、高性能化

は、計算機の構成法に大きな影響を与えるつがあり、その 1 つに多数のマイクロプロセッサを用いて高性能化を計、マルチマイクロプロセッサシステムがある。

8080 プロセッサを多数用いて、気象計算を行なう SMS 201⁽¹⁾ や、LSI I-11 を用いた CM*⁽²⁾ などいくつか提案されているが、適用範囲の狭さや、並列度が大きい場合の結合方式、制御方式にまだ問題点がある。

ここでは、タスクレベルに data driven の概念を用いて、並列度が十分大きく、しかも柔軟な構造を持ったシステム構成を提案する。

data flow machine としては、J. B. Dennis and R. P. Micono⁽³⁾ や J. Rumbaugh⁽⁴⁾ などのシステムがすでに提案されていき。これらは instruction レベルで、計算機の内部に data flow の概念を持つものであるが、ここでは通常のマイクロプロセッサを要素として用いたマルチプロセッサシステムでの制御のやりとりと、タスクレベルの data flow control を行なうことを目指したもので、P. J. Denning の分類⁽⁵⁾ では、中規模の network における data flow の通用に相当するものと考えられる。

§ 1-2 方針

- (1) パターン認識や人工知能などのように、大きな並列性を持ち、リアルタイムに連續的にデータが入ってきてものを効果的に処理する。
- (2) プロセッサほど冗長に用ひることで、分散処理を行ない、OS を簡素にする。
- (3) 100 台以上の高並列度で処理することを考慮して、ハードウェア、ソ

フトウェアの設計を行なう。

- (4) data flow の概念を中心として、プログラム構造の作成法を考える。

以上のことをもとに、SAMD処理方式及びその実装に適したアーキテクチャーを持つTOPSTARシステムを以下に提案する。

§ 2. SAMD処理方式

§ 2-1 SAMD処理とは

SAMD (Single Algorithm - stream Multiple Data-stream) とは、以下の条件を満たす並列処理方式である。

- (1) 一連のアルゴリズムから構成される。
- (2) 各アルゴリズムは複数の data stream を受け取ることで、複数のタスクを発生する。(二のタスクの発生は data driven に行なわれる。タスク内ミックスに数が変化である。)
- (3) 多くのデータが実時間的に連續に入力されるとき、アルゴリズムを単位としてバインディングを形成する。

二の SAMD 処理におけるデータ、




図 2-1 SAMD 処理

アルゴリズム、プロセッサの関係を示したもの。図 2-1 である。

data stream の図は一種の data flow chart で、各ノードは data 駆動されたタスクに対応する。

また、algorithm stream については、このプロセッサは（アルゴリズム、データ）の組に対応してタスクごとに各アルゴリズムに割り当てられ、その処理を実行する。この雇用関係は data flow に応じて自由に変化する。

§ 2-2 制御方式

マルチスレッドプロセッサの上で、アルゴリズム、データ及びプロセッサの3つの資源を効率的に制御するための規則をまとめると次のようになる。

- (1) data driven schedule
各アルゴリズムに入力された data flow に応じて、タスクを data driven で発生させる。
- (2) 自由競争
各プロセッサは各アルゴリズムに対して、自律的にタスクを要求し、タスクの存在するアルゴリズムに対して雇用関係を結ぶ。
- (3) dynamic structure
タスクを実行するプロセッサは、

アルゴリズムに従って、入力データの内容に応じて処理を行ない、その結果に対して、出力データをそれも含め適当な次のアルゴリズムの所へ送り出す。

(4) interaction の禁止

タスク同士の interaction は行なわぬ。従って、タスク間の同期はアルゴリズムに対する data 駆動によってのみ行なわれる。

§ 2-3 SIMD 处理の特徴

SIMD 处理の特徴を以下にまとめ

3.

(1) 高並列度

SIMD 处理は data flow chart の node の数だけの並列度を持つことが可能である。

即ち、各アルゴリズムの持つ並列度は結果の SIMD 处理と同様で、さらにアルゴリズムがそれぞれの並列度を持って連続することで、パラメータを形成するため、全体の並列度はアルゴリズムの数と、各アルゴリズムの持つ並列度の積による。

(2) 可変構造パラメータ

一般にパラメータはいろいろなレベルで行なわれるが、通常は要なりに処理装置の組み合せであり、パラメータの構造も固定である。

しかし SIMD 方式ではパラメータの構成要素としてマイクロプロセッサを多用しており、それらは対等に扱える。このプロセッサが自由競争を行なって、仕事が多く長時間に自然に集まるにより、つねに最適の配置になりますように構造がダイナミックに変化する。従って汎用性を持つことができる上に、データの質や量などのはらつきに対して柔軟に対応できる。

(3) 分散制御と flow control

マルチプロセッサシステムの制御

法として、マスタースレーブ方式などの集中制御と、平等方式の分散制御が多用られるが、システムが高並列度になると集中方式では制御ネットになってしまふ。一方分散制御を行なうためには制御の局所性が必要である。即ち局所的な情報のみを使つて制御して、全体として矛盾なく処理が進むねばならない。この点、data driven 制御は、各々自分が所へ到着する情報を用いてタスクを起動できるので、分散制御に適している。

またシステム全体として、データの流れがある程度一様でないと、各ノードでのデータ容量を超えて、overflow が生じる恐れがある。これは分散制御の持つ問題点の一つであるが、これはデッドロックを招く原因ともなりうるので、semaphore などで管理する必要がある。

§ 3 SIMD 計算機 TOPSTAR の設計と製作

§ 3-1 TOPSTAR の方針

これまでに述べた SIMD 处理を効率的に実現できるハードウェアシステムを作製したので報告する。

TOPSTAR を作製するまでの方針は次のようなものである。

(1) SIMD 处理に適したマルチマイクロプロセッサ

algorithm stream を担うメモリモジュールと、data driven されたタスクを自由競争で処理するプロセッシングモジュールにより構成する。

(2) 高並列度の実現 ~ 部分結合 ~

すべてのメモリモジュールとプロセッシングモジュールが直接結合している完全結合システムは理論的には望ましいが、並列度が大きくなり

てくると結合部のハードウェアが膨大となり非現実的になれる。またバス結合のような時間分割的な方法はメモリモジュールへのアクセス競合がネットとなりやすい。そこで、algorithm streamにはばらしてdataが流出するとの仮定の下で、各メモリモジュールの近傍（具体的には8 or 16程度）プロセッsingモジュールとのみ直接に結合する部分結合方式を採用する。

(3) モジュール構成

システム全体はメモリモジュールとプロセッsingモジュールの2種類のみで構成し、各モジュールはすべて同一構造として製作を容易にし、さらに故障診断、交換に適するようにする。またモジュール内部も基板に対応可程度のサブモジュールにより構成する。




図3-1 TOP STAR のブロック図




図 3-2 TOPSTAR の結合方式

共有メモリで、ここにメモリモジュールを管理するシステムプログラム及びSAM処理におけるアルゴリズムとそれに対するデータが格納される。

プロセッサングモジュール内のメモリはローカルメモリで、プロセッサングモジュールの自由競争などを行なう固定のシステムプログラムと、自由競争の結果与えられたタスク（アルゴリズム、データ）の組をロードして処理を実行する領域とから成る。

§ 3-2 DMA 結合方式

メモリモジュールとプロセッサングモジュールは、それらの結合部のDMAコントローラ（インテル 8257）が直接結合することによりデータのやりとりを行なう。この結合方式を示すのが図3-2である。

結合の要求割込みはプロセッサングモジュールから出し、メモリモジュール結合部内の割込みコントローラ（インテル

8259）により競合を解決して、2つのDMAコントローラの結合が完成する。またこのときDMAのためのクロックは同一のものでなければならぬので、結合が完了した時点でメモリモジュールの結合部からプロセッサングモジュールの結合部に向けてクロックが送り出される。

§ 3-3 結合方式の評価

メモリモジュールとプロセッサングモジュールとの間のデータのやりとりは、コンンドの通信とデータの検査、2回のDMA通信により行なう。

n バイトの連續データをソースからデストネーションまで送るために要する時間を $T(n)$ とすると。

$$T(n) = T_1 + T_2 + T_3 + T_4 + 4n$$

$T_1 = T_2 = T_3 = T_4$

T_1 (1次DMAのためのDMACのセット)

$$= 100 \text{ [clock]}$$

T_2 (1次DMAでのコード送出)

$$= \text{DMAの同期時間} + \text{DMA時間}$$

$$= 41 \text{ [clock]}$$

T_3 (2次DMAのためのDMA C
のセレクト)

$$= 124 \text{ [clock]}$$

T_4 (2次DMAの同期時間)

$$= 25 \text{ [clock]}$$

$$4n = T_2 + T_3 + T_4 \text{ [clock]}$$

従って

$$T(n) = 290 + 4n \text{ [clock]}$$

となる。

180比較のために、TOPSTAR=1は
プログラムモードでのハンドシェイク
によるバイト単位の転送モードも設け
ているが、その場合は

$$T(n) = 144 + 45n \text{ [clock]}$$

である。

(TOPSTAR=1クロックの時は
2.5MHzである)




図 3-3 Synchronization of two DMACs

参考のため2つのDMA Cの同期関係
を図3-3に示す。

図はプロセッサシングモジュールが同
期待ちを行なう場合について述べて
あるが、ハードウェア的には対称に作
ったので、一般に早い方のDMA Cが
同期待ちを行なうようになっている。

また、DMAが打ち切りは、どちら
か一方のDMA Cが指令すればよし、
従ってDMAを行なうdataの数は
どちらか一方が知りていればよい。

§ 4. システムプログラム

4-1 システムプログラムの機能

SAMD处理器におけるシステムプロ
グラムは、メモリモジュールとプロセ
ッサシングモジュールの各々に常駐する
が、大きく分けて次のような機能を
行なう。

(1) data driven制御

あるアルゴリズムに対して、それが
動作するのに必要なすべてのデータ
がそろったとき、その(アルゴリ
ズム、データ)の組に対応するタス
クが実行可能になる。各メモリモジ
ュールは自分の中に存在するアルゴ
リズムに対して送られてくる入力デ
ータを管理し、data driven制御を
行なう。この時次に述べるflow
controlの許す範囲で起動された
タスクを、アルゴリズムごとに設け
られたステップルキーに積む。

(2) flow control

各アルゴリズムの存在するメモリ
モジュールにて、送られてくる
入力データを蓄える領域には現実には
有限の大きさで、これを超えてデ
ータが送られてくると、overflowが
生じてデータが失はれてしまう。

これを解決する1つの方法は、出
力データを退出するプロセッサシング

モジュールがチェックしてメモリモジュールのデータ領域に空きができるまでその状態でwaitするなどが多用られるが、ここでは、データロックを防ぐ意味と、すべてのタスク同期関係をメモリモジュールが管理するという立場から、処理中にwaitしなければならない可能性がないことを確かめてから、タスクをプロセッシングモジュールに渡す。そのための制御がflow controlである。flow controlは、メモリモジュール内のdata領域に対するsemaphore管理で行なわれる。即ち、データ領域にデータを送り込む場合はP-operation、データ領域からデータを取り出す場合にはV-operationを行う。

(3) 自由競争制御

各プロセッシングモジュールは、一つの仕事が終わると次の仕事を求めてメモリモジュールに要求を出す。これは特徴的なアルゴリズムに固定的に従事するものではなくて、システム全体としてどこかに仕事がある限りそれを求めて回る。

ただし通信の量や回路を減らすために、通常はまず直前に雇われていたアルゴリズムの所へ仕事を求めることにする。この場合プロセッサングモジュールの持つアルゴリズムの入れ替えが必要でない可能性が高く、システム全体として無駄な動きをしないで済む。

またこの自由競争を適当に制限するなど、処理に優先度を付けたり、特殊プロセッサをシステムに結合したりする場合の細かい制御も可能にする。

§ 4-2 コンド

ユーザのプログラムはすべてプロセッシングモジュールの上で実行され、

メモリモジュールはすべて受け身である。このとくメモリモジュールは一種の知能メモリとして動作するわけだが、このメモリモジュールに対するアクセスは、コマンドの形でまとめることができる。

§ 4-1 で述べた機能を実行するために、次のようなコマンドが、プロセッサングモジュールからメモリモジュールへ送られる。

(1) DEQ (引数: アルゴリズム番号, アルゴリズムの入替指定期)

アルゴリズムごとに設計されたストップキューから実行可能なタスクを取り出す動作の要求。

これに対してメモリモジュールはデータ及び必要に応じてアルゴリズムをプロセッシングモジュールに送出する。(もし仕事がなければ、その旨知らせる。)

(2) ENQ (引数: アルゴリズム番号, データエンド)

プロセッシングモジュールは処理の結果に応じて、出力データを適当に次のアルゴリズムの所へ送出する。

これを受けたメモリモジュールは次のdata driven制御を行なう。

(3) V-OP (引数: アルゴリズム番号, データエンド)

メモリモジュールからデータを取り出した後、データ領域の空きができるなどを、そこへデータを送る可能性のあるアルゴリズムに対して知らせる。これによりflow controlが行はわれる。

(P-operation は DEQ が実行された時点で、メモリモジュールが自動的に知ることができるので、特にコマンドとして知らせる必要はない。)

(4) BYPASS

(引数: 受け側アルゴリズム番号, 発行側メモリモジュール番号)

部分結合の制限から直接データを転送できない場合、このコマンドと共に、目的地に近づくメモリモジュールにデータを送出する。受け取るメモリモジュールは適当に他のプロセッサリングモジュールを産って、そのデータの転送を仕事として与える。

これらの動作をまとめて1例を示すと、図4-1のようにある。




図4-1 PMとMMの動作例

図4-2はメモリモジュールの動作、図4-3はプロセッサリングモジュールの動作のフローチャートを示す。




図4-2-1




図4-2-2

図4-2-3




図4-2-4





図 4-3 プロセッsingモジュールの動作

§ 5 並列マージソートプログラムの実装

SAMD 計算機のデモンストレーションと評価を兼ねて、並列マージソートプログラムを実装する。

並列マージソートの data flow chart は図 5-1 のようにまとまっている。



アルゴリズム 1 は入力プログラムで 256 テーブルバイトデータを 64 テーブル 4 組に分けて、アルゴリズム 2 のソートプログラムを data 駆動する。ソートプログラムの出力は 2 組づつ join してアルゴリズム 3 のマージプログラムを駆動し、アルゴリズム 4 のマージプログラムで 256 テーブルバイトすべてがソートされる。アルゴリズム 5 は出力プログラムである。

現在完成している、メモリモジュール 2 台、プロセッsingモジュール 3 台のシステムでは、アルゴリズム 1, 2 をメモリモジュール #0 に、アルゴリズム 3, 4, 5 をメモリモジュール #1 に集め、プロセッsingモジュール 3 台は完全統合で行なう、た。

§ 6. 今後の問題点

§ 6-1 システムシミュレーション

ハードウェア構成が固定すれば、プリント基板をおこして量産する予定である。印刷漢字認識システムを SAMD 处理した場合の様子を以前に PAS CAL を用いてシミュレーションしている部分結合の影響や割込みによる競合解決などを考慮していくつか。そこで、メモリモジュールとプロセッsingモジュールの台数や比率及び部分結合の数などの最適値を含めてもう一度シミュレーションを詳しくやっておきたい。

§ 6-2 高級言語の導入

並列処理に適した高級言語には二つほど多くあり、P.B.Hansen のマルチマイクロプロセッサ向け言語なども興味深いが、これはプロセスとプロセッサが固定的に対応しており、もともと柔軟で data flow の概念を導入した言語構成が必要ではないかと考えている。

また現在 LISP が data flow 处理の

研究も始めており、LISPシステム自身とdata flowで並列処理するなどと、LISPの言語内にdata flowの記述能力をとり入れることなどを考えている。

§ 6 - 3 SAMD処理の拡張

基本的なSAMD処理ではアルゴリズム間の起動関係コールアプローチであるが、システムプログラムの大規模変更において、ループ処理を導入することは可能である。ただし部分統合の範囲を大きく越えようの場合は効率の点で問題が出るかも知れない。

また、ユーザプログラムをメモリモジュールで直接実行することによりabstract data typeの実現も可能である。この場合、ユーザの走査下にマップにさり、メモリモジュールにはアクセスすることになる。

§ 7. 結論

data flow controlをタスク制御のレベルで取り入れたSAMD処理方式により、大規模リマルチマイクロプロセッサでの有効なハードウェア、ソフトウェア構成を示すことができた。

ハードウェアモジュール化及びLSIの積極的利用により、作製の容易化も確認された。

今後は、システムを大きくして、その上での動作経験を通じて、自由競争制御やdata flowに適した並列プログラムの構成、言語言語による記述などを研究して行きたい。

<参考文献>

- (1) H. Kopp, "Numerical Weather Forecast with Multi-microcomputer System SMS 201," Parallel Computers Parallel Mathematics, pp. 265-268, 1977.

- (2) R.J. Swan, S.H. Fuller and D.P. Siewiorek, "The Structure and Architecture of CM*: a Modular, Multi-Microprocessor," Computer Science Research Review 1975~1976 CMU.
- (3) J.B. Dennis and R.P. Misunas, "A Computer Architecture for Highly Parallel Signal Processing," Proc. ACM Annual Conf., 1974, pp. 402-409
- (4) J. Rumbaugh, "A Data Flow Multiprocessor," IED, trans., vol. C-26, No. 2, 1977, pp. 138-146
- (5) P.J. Denning, "Operating Systems Principles for Data Flow Networks," computer, July, 1978, pp. 86-96
- (6) P.B. Hansen, "Distributed Processes: A Concurrent Programming Concept," CACM, vol. 21-11, Nov., 1978, pp. 934-941
- (7) T. Suzuki and T. Motooza, "Pipeline SAMD Machine and its Applications to Recognition of Printed Chinese Characters," Proc. of 4th IJCP, 1978.
- (8) 元国連, 梶木達郎, "SAMD (Single Algorithm-Stream Multiple Data-stream), 第5回電子学会全国大会シンポジウム PP. S13-13 ~ S13-16.