

非同期制御回路網 (ACN)

ASYNCHRONOUS CONTROL NETWORKS (ACN)

並列制御用ハードウェアの記述

Description tool for parallel control hardware

増山 博

Hiroshi MASUYAMA

(広島大学・工学部)

Faculty of Engineering, Hiroshima University

1. まえがき

システム内で、互いに独立に、又は從属的に処理すべき複数のプロセスを、クロック信号による同期なしに制御する方法について多方面から検討がなされている。^{(1)~(6)}これららの研究は、大別すれば2つの方向、(1)非同期処理プログラム⁽⁷⁾などのPV操作⁽⁸⁾に代表されるソフトウェアによる処理と、(2)ハードウェアによる処理とに分けられる。後者のものをさらに制御方式から2分すれば、幾つかの機能モジュールを流れ図に従って接続してモジュール単位でプロセスを制御する方法^{(9)~(11)}と、状態遷移表に従った状態遷移で生ずる状態を単位としてプロセスを制御する方法とに分けられる。マイクロプログラム化制御回路網の原点とみられるHudson⁽⁴⁾の方法は状態を単位とした制御の方法に属するし、非同期順序回路⁽⁵⁾による方法はこの1例である。非同期順序回路論に従った、いわゆるセミモジュラー⁽¹²⁾なシステムの設計は数学理論的には興味深い^{(12)~(13)}が、並列制御を状態遷移表で表現することは一般的に難かしく、かつ現実的には複雑な並列制御にによるほど入力状態の設定が複雑となる。このため並列制御の場合には、一部の簡単な制御の場合を除いて、機能モジュールを相互接続して構成されるシステムが通している。ところで通常の入力とは別に自己の出力をリセットできたりセット入力をもつモジュールを用いると複雑な並列制御が表現できる。このことは、このモジュールの数学的モデルと見なすことができるペトリネット⁽¹⁴⁾及びマーカグラフ⁽¹⁵⁾

等の有能性より明らかであり、順序回路で実現可能なディジタルグラフは単純であることがからも判定できよう⁽¹⁶⁾。このように適用能力の高いいわゆるモジュラー非同期回路網には、ハードウェア使用量が大きい難点がある。従って、出来るだけ整理された少ない種類のモジュールの相互結合回路網で、しかも適用能力が低下しないことが望ましい。

この論文では、2種の機能モジュールを相互接続して構成されるシステムによりプロセスを非同期的に制御するためのハードウェアの記述とその実現上の問題について議論し、2,3のシステムへの適用について検討する。すなはち、2章ではプロセスを速度独立に制御するプロセス制御モジュールを与えて、従来周知のマージモジュールとの相互接続によって構成される非同期制御回路網 (Asynchronous Control Network ; ACN) を定義する。3章では、ACNの構造と動作について議論する。一般に、各モジュールのリセット入力により各出力端子の信号を独自にリセットする回路網ではハザード問題⁽¹⁷⁾をそれほど考慮する必要はないが、反面デッドロック⁽¹⁸⁾ (又はブロッキング⁽¹⁹⁾) 現象が発生する危険がある。ここでは、これを避けるための構成条件について議論し、プロセス制御モジュールのリセット方式により条件が満たされることを示す。このため、システムの設計は容易である。4章では、单に並列命令及び分歧命令が実現できただけではなく相互排除命令をも実現できることを示すため、通常のアービタとこれに基づく多資源アービタを構成する。さらに、具体

的でACNの適用システムとしてマルチプロセッサシステム用の制御システムについて検討する。

2. モデルによる記述

本論文で使用する用語「プロセス」、「モジュール」及びプロセスを制御する「ACN」を定義する。さらに、ACNを並列制御用ハードウェアとしてのユーザーレベルの記述に適したモデルとするため、フローチャート形式で表現できるようにする。以下において、特に断らばない限り使用する変数は2値であり、式はブール式である。

[定義2・1] プロセス P_i とは、次の性質をもつ順序対 $P_i = (b_i, e_i)$ である。即ち、 P_i は e_i が b_i に依存した (b_i, e_i) を状態とした以下に示される2つの状態遷移のいずれかによつてその動作が表現される；(1) 静止状態 $S_1(0, 0)$ の後、要求状態 $S_2(1, 0)$ から応答状態 $S_3(1, 1)$ 、さらにリセット状態 $S_4(0, 1)$ へ遷移した後 S_1 へ戻る(図1の実線で示される)、又は(2) S_1 から直接 S_3 へ遷移した後直ちに S_1 へ戻る(同図の点線で示される)。(2)の場合のプロセスを特に空プロセスと称する。

本稿では、以下変数とこれを示すモジュールの端子を同一記号で表わす。

[定義2・2] プロセス制御モジュール P_r とは、外部信号として入力 I 、プロセス制御条件 X_i ($i = 1', 2', \dots, k'$)、プロセス P_r の第2変数 e_1, e_2, \dots, e_l 、リセット r 、クリア c 及びリセット r を受理する端子 b 、 P_r からの発生信号として P_r の第1変数 b_1, b_2, \dots, b_l 及び出力 O を発生する端子 e をもち、次の機能をもつ。 $I = 1$ により入力受理変数 a を1にセットし、 $a = 1$ かつ $X_i = 1$ のとき b_i を1にセットする。次に、 $a = 1$ かつ k 個の中のいずれかのプロセスの第2変数が1のとき O を1にセットする。また、 r 又は $r = 1$ のとき O を0にリセットでき、 I 及び k 個のプロセス b は独立に

$P_r = 1$ により O を1にセットできる。 $X_i \neq 1$ (固定値) ながら存在する P_r を特に条件 P_r といい P_{rc} と記す。又 $\bar{r} = 1$ かつ常に $b_i = e_i$ なる P_r を $P_r(\bar{r})$ とし、条件 $P_r(\bar{r})$ を $P_{rc}(\bar{r})$ と記す。

P_r における条件 X_i とは、条件変数の集合 $\{X_1, X_2, \dots, X_k\}$ の要素による論理関数で与えられる。 X_i の値は必要に応じて決定される。 P_r について(1) b_i を状態として表わした状態遷移図で与えられる動作モード、セル及び P_{rc} の記述形式をそれぞれ図2(a), (b) 及び(c)に示す。変数 a を表わす端子 b は必要に応じて記述できることとする。




図2. プロセス制御モジュールの(a)動作モード、(b)セル、(c)記号

[定義2・3] マージモジュール M とは、シリアル $M(SM)$ とパラレル $M(PM)$ とに分けられ、変数 y_i ($i = 1', 2', \dots, m'$)に対してその出力 Y を次のように与えるモジュールである。

$$SM : Y = y_1 + y_2 + \dots + y_m$$

$$PM : Y = y_1 \cdot y_2 \cdots y_m$$

ここで、 y_i 及び Y は P_r における変数 I, O, X_i, a, b_i 及び r のいずれかを取ることができる。

†) ACNにおける条件 X_i を具体的に機構化するためには通常の否定素子をモジュールとして加えればよいことは明らかであろう。

$m'' = 1$ がる M は、単純 M と呼び單に線線を意味するこににする。

[定義2・4] ACNとは、 P_r 及び M からなる相互結合回路網である。

上で明らかにように、1つの P_r は数個のプロセスの処理の開始信号を出し、終了信号を受け取るモジュールとみなすことができる。ACN はプロセスの集合 $\{P_1, P_2, \dots, P_m\}$ を制御するモジュール結合回路網であり、一般構成図は図3で表わされる。ここで、各プロセスを1つの遅延とみなせば ACN は速度独立な回路として取扱うことができる。




図3. ACN の一般構成図

ACN の実現する制御モードの代表的例として、並列命令 Π_p 、分歧命令 Π_b 及び相互排除命令 Π_e の記述形式を図4に示す。




図4. 並列命令 Π_p 、分歧命令 Π_b 及び相互排除命令 Π_e の ACN における記述例

次章では、ACN の動作モードと、これによって忠実にシミュレーションできる他のモデルとの対応関係などについて議論する。

3. 構造と動作モード

非同期回路の1つの類別法として、出力信号のリセット方法による分類が考えられる。非同期順序回路についても機能モジュールによる構

成が考えられるようになって来たが⁽¹⁹⁾、これを含めて順序回路方式は前状態と入力によってリセット入力が設定される意味から同類に属するといふことができ、実現の問題は2値モジュールの出力閾値の値を与えるハザードのない組合せ回路を構成する問題に帰着される⁽²⁰⁾。モジュラー型回路網の場合には、誤動作を回避するための色々のリセット入力の印加のタイミングが考えられる。本章では実用的リセット方法を考察し、かつこれを満たすモジュールを具体的に提示する。さらに、具体化されたACNと他の既知のモデルとの関係について言及する。

ACNにおいて、1つの M の入力端子と直接接続された P_r (P_{ri} とする)を、この M の出力端子と直接接続された P_r (P_{rfj}) の先行者といい、 P_{rfj} を P_{ri} の後継者という。ACNにおける P_r の出力変化の因果関係を示すため、通例の有向グラフを用いる。 P_r を節点とし、 P_r の接続関係を有向枝で示した有向グラフを G とする。ACNにおける1つの P_r の出力変化 $0 \rightarrow 1$ は、この P_r の後継者の出力がすべて 0、かつこの P_r と先行者間が DM のとき先行者の出力がすべて 1 であるとき許可され、この P_r と先行者間が SM のとき先行者の1つの出力が 1 のとき許可されるとする。1つの P_r の出力変化 $1 \rightarrow 0$ は、この P_r の後継者がすべて条件 P_r 又は条件 $P_r(\phi)$ のときこの中の1つの出力が 1 のとき許可され、そうでないとき、後継者のすべての出力が 1 のとき許可されるとする。これ以外の組合せは ACN では存在しないとする。節点 d_i に対応する P_r に PM が接続され、後継者は条件 P_r 及び条件 $P_r(\phi)$ でない場合を図5に例示する。ここで、ACN の設計の出发点を正当性のある⁽²¹⁾ フローチャートと考え、文献⁽²²⁾などのユーザレベルのデッドロックは存在しないとする。

上述した出力変化の条件の下では、図6(a)に例示する G において、同図(b)のディジタルグラフの示すように各節点の出力がグラフのパスに依存した異なった値を履歴し(非同期理論では、確定的⁽²³⁾ ではないといふ), ACNとしてはプロセス制御に誤りをもたらす。このよう誤動作(モジュラー型回路網というギャップ)

†) 相互排除命令は記述形式から半別できるようリング式アービタと同一の機能構造とされている。

（クヌはブロッキング）は、次の構成条件Aにより回避される。†

[構成条件A] すべて P_f について、 P_f の出力変化 $0 \rightarrow 1$ からリセットによる $1 \rightarrow 0$ までにかかる時間が、 P_f の入力印加（Iの $0 \rightarrow 1$ の遷移）からこれに起因した自己の出力変化 $0 \rightarrow 1$ までにかかる時間より大きくなれない。

構成条件Aの下では、図6(b)の*印のパスは存在せず、確定的である。また、一般的なACNにおいては、 P_f の1出力は再び同一の P_f に入力を印加するまでにリセットすることが必要で、このことはACNの速度独立性を保つ上で重要⁽²¹⁾かつ常識的のことであるが構成条件Aによって保証される。

上の議論より明らかに、 P_f のリセット入力端子には、この P_f のG上の後続者が条件 P_f 又は P_f (中)のときSMを、そうでないときPMを接続し、これらのMの入力は後続者のα信号とすればよい。

[定義3・1] G上に2節点のみ存在する指向グラフを単純ループと呼ぶ。

図6に P_f の具体的な回路図を2つ与える。ニ






図5. プロセスモジュールに状態変化を許す状相


れらの P_f は、単純ループで表わされるACN以外のACNにおいて、上述したリセット方式の下では構成条件Aを満たすことができる(P_f (中)を考慮すれば十分である)。図6(b)の P_f はプロセスからの終了信号がパルス信号ではなくレベル信号である時に有効であるが、きわめて簡潔である。

以下、ACNは図6の回路を用いるものとする。

モジュラー型回路網の中には、ACNのように直接ユーザレベルのフローチャートをモデルとして実現するタイプ: Stucki⁽¹⁶⁾, Nordman⁽¹⁷⁾, Keller⁽²²⁾等と、一旦数学的なモデルであるマーカグラフはペトリネットで表現した後実現するタイプ: Jumppa⁽¹⁵⁾, Dennis⁽²³⁾, Patil⁽²⁴⁾, Miura⁽²¹⁾等のものがいる。NordmanのモデルはIlliac IIIシステムを対象としたもので、使用されるモジュールの基本機能はACNと同じとみてよい。Kellerの言う意味で、 P_f モジュ



(a)



(b)

図7. プロセスモジュールの2種類の
基本論理回路(a)(b)

†) 出力変化 $1 \rightarrow 0$ の条件が先行者の出力に依存する場合⁽¹⁸⁾に比べて、構成条件が簡単である。

†) モジュール自体に故障診断機能が与えられている。

ールにより Select モジュール⁽²²⁾ の機能が表現できるので、ACN はすべてのシリアル・モジュールを実現可能であり、又 P と M 両モジュールにより Arbitrating Test-and-Set (ATS) モジュール⁽²²⁾ の機能が表現できるので、ACN はすべてのパラレル・モジュールをも実現可能である。Stucki のモデルは、FORK (B RANCH を含む) 及び JOIN のみの言語で記述されマイクロプログラム⁽²³⁾ 等の一般的な制御機能のみを有しており、ACN で実現可能であり、両モデルともモジュールが簡単なのでデジタル専用モジュール⁽²⁴⁾ としても直接利用できる。

[定義3・2] ACN がセーフペトリネットを実現するとは、セーフペトリネットのトランジションと ACN のプロセス（空プロセスを除く）が 1 対 1 に対応し、かつセーフペトリネットのトランジションの発火順序と ACN の応答状態をともプロセス（空プロセスを除く）の順序が同一であることとする。但し、1 対 1 対応の下ではラベルは同一なものとする。²⁵⁾

マークグラフはペトリネットの各要素を直接モジュールで構成してセーフなマークグラフ又はセーフペトリネットを実現した場合に、妥当性のある適用分野はごく限られたものである（例えば、Communication Protocol に近い分野^{(31)~(32)}）、ACN ではペトリネットのプレースを 2 モジュール Pr(中) と SM 及び相互排除命令の記述構造を利用して構成し、トランジションは Pr と PM を利用して構成すれば、ペトリネットを実現できるので、記述の複雑さを無視すれば前述のモデルの能力を有している。また、マークグラフは Muller C ゲートと NOR ゲートによって実現可能であるが⁽¹⁵⁾、ACN でも明らかに実現可能である。

4. 適用システム例

ハードウェアによる非同期プロセス制御の適用例としてマルチプロセッサシステムを考える。

このために利用するアービタをまず ACN に

†) 次章で示される ACN による入力 1 資源アービタの各セル又は図 4 での $P_{rc}(\phi)$ には A TS モジュールの機能を有する。

†) ACN はシリアル及びパラレルモジュールのクラスに対してユニバーサル⁽²⁵⁾ である。


て具体的に実現する。

4・1 多入力 1 資源アービタ

3 入力 1 資源アービタの ACN による記述形式は図 4 での命令 I_{ϕ} で与えられている。ただし、アービタとしては同図での Q_5 ~ Q_7 をプロセッサの資源要求 (O_8 ~ O_9) 信号に対する応答信号と考えればよいので、 P_{rc15} ~ P_{rc17} は 2 入力の PM で置き換えてよい。n 入力 1 資源アービタの具体的な論理回路は文献⁽³³⁾ で与えられている。

4・2 多入力多資源アービタ

多資源アービタの 1 例として 3 入力 2 資源アービタを図 8 に記述する。同図において、 R_A 及び $A_{j|i}$ はそれぞれ（例えばプロセッサなど）の資源に対する要求信号及びへの資源の応答信号である。図中の 3 つのループはそれぞれが相互排除命令の記述形式を示している。3 入力 2 資源アービタの具体的論理回路は付録に示す。なお、動作は確認されている。



$$X_{11} = R_1 \bar{Y}_{12} \bar{Y}_{13}$$

$$X_{12} = R_1 \bar{Y}_{22} \bar{Y}_{23}$$

$$X_{13} = \bar{X}_{1j}$$

$$X_{21} = R_2 \bar{Y}_{11} \bar{Y}_{13}$$

$$X_{22} = R_2 \bar{Y}_{21} \bar{Y}_{23}$$

$$X_{23} = \bar{X}_{2j}$$

$$X_{31} = R_3 \bar{Y}_{11} \bar{Y}_{12}$$

$$X_{32} = R_3 \bar{Y}_{21} \bar{Y}_{22}$$

R_j = プロセッサ j の資源に対する要求信号

Y_{ij} = 資源 i のプロセッサ j に対する応答信号

図 8. 3 入力 2 資源アービタの ACN による記述

4・3 マルチプロセッサシステムの制御回路

マルチプロセッサシステムの記述は文献⁽³⁴⁾に詳しいが、最近のシステムに適した記述をすれば以下のようになる。ここでは紙面の都合上エンティリポイント数 4、メモリバンク数 4 に限定して、共有バス方式とスイッキマトリックス方式の 2 方式について記述する。

[システムの記述]

†) グラフ理論でいう D キャート⁽⁴⁶⁾ のプログラムが含まれる。

†) 通常呼ばれる厳密な数学的な「実現」の定義は付録で与えられる。

共有バス方式及びスイッチマトリックス方式
共に次の4要素により構成され、構成図はそれ
ぞれ図9及び図10（データ部については省略し
ていろが同様とする）に示す。

α ; メモリバンク

β ; バス

γ ; エントリポイント

δ ; アービタ

$\alpha)$ メモリバンク (M_i) ($i = 1, 2, 3, 4$)
は次のレジスタを有する。

MA_i ; アドレスレジスタ (16ビット)

MD_i ; データレジスタ (16ビット)

ステータスレジスタ (2ビット; ビット名
 MVi, MWi)

$MVi = 1$ のとき、読み出し可能を表示
 $MWi = 1$ のとき、書き込み可能を表示

$\beta)$ バスは次の種類を有する。

ADBUS; アドレスバス

DBUS; データバス

メモリバンク及びエントリポイントのレジ
スタ間の情報の伝達を制御するためにバス
ドライバー $SA_{i1}, SA_{i2} \dots (i = 1,$
 $2)$ がある。

$\gamma)$ エントリポイント (Entry point i) は次のレ
ジスタをもつ。

CA_i ; アドレスレジスタ (16ビット)

CD_i ; データレジスタ (16ビット)

ステータスレジスタ (2ビット; ビット名
 CVi, CWi)

$CVi = 1$ のとき、読み出し操作を表示
 $CWi = 1$ のとき、書き込み操作を表示

BS_i ; バンクセレクション (2ビット)

メモリバンク番号を2進表示

R_i ; 操作待ち命令レジスタ (1ビット)

$Ri = 0$ のとき、待ち状態に設定され
る。

$\delta)$ アービタは次のレジスタをもつ。

R ; 要求命令受理レジスタ (4ビット; ビッ
ト名 R_1, R_2, R_3, R_4)

A ; 応答命令レジスタ (4ビット; ビット名
 A_1, A_2, A_3, A_4)

上で説述されたシステムにおいて、プロセッ
サーの読み出し制御のための流れ図を例示すると
図11となる。ここで、メモリバンク2～4に関する
ところは省略されている。これを基に、マ

ルチプロセッサシステムのための制御をACN
で記述すると共有バス方式が図12により、又ス
イッチマトリックス制御方式が図13で与えられ
る。具体的な論理回路は以前の議論より明らかな
ので省略する。




図9. メモリープロセッサ共有バス構成





図10. メモリープロセッサ スイッチマトリックス構成

5.まとめ

1つの演算である「プロセス」の開始命令を
非同期に制御するためのハードウェアとして非
同期制御回路網を定義し、これの適用システム
として具体的にマルチプロセッサ制御回路を例
示した。又同方面の2, 3の既知のモデルとの
関係についても言及した。

本稿の非同期制御回路網はモジュラー形式の



$P(r)_{ij}$: プロセッサ i のモリバンク j に対する読み出し操作
*: スイッチマトリックス構成の場合

図11. プロセッサの読み出し制御のための流れ図




図12. 共用バス制御の命令構造




図13. スイッチマトリックス制御の命令構造

非同期回路網であるため、同期問題をハードウェアで解決するための原理図であるフローチャートの各要素の結合関係が、回路網の中でのモジュール間の結合関係と対応しているため、ユーザレベルの記述とハードウェアレベルの記述とが非常に接近している。従って、ACNのシステム設計の手数が少なくて（相互排除命令として文献(35)、マルチプロセッサ制御システムとして文献(36)などは比較の一例とする）。

モジュラー形式の回路網では、使用されるモジュールのみで相互排除命令が実現できたりかどうかが回路網の能力判定に大きく関わってくると考えられ、この点からもACNの能力は大きい。さらに、モジュールの種類が極めて少なくて2つずむこととこれらの機能表現が単純でないことから記述が簡単となる点にも長所を持っている。金物の使用量を一層少なくてすむために、適用例によってはACNとマイクロプログラム化制御回路網との混用が望まれる場合もあるが、後者の1つ⁽³⁷⁾との混用について興味を持っています。なお、制御回路網は一方では回路構造をプログラム可能な論理アレイ（PLA）⁽³⁸⁾にする試みがあるが⁽³⁹⁾、モジュラー型回路網の場合のPLA化は現行の方式では特に無駄が多く⁽⁴⁰⁾新しい方式が望まれる。また同様の意味で、モジュラー型回路網のFault-Tolerant化についても一般的な冗長化構成⁽⁴¹⁾に頼らなければ方式が望まれる。

付録 I

[定義1] ACNのプロセスの集合 P の元 P_i が発火するとは、 P_i が状態 S_l から S_2 へ遷移することをいう。ACNの状態を空プロセスを含まないすべてのプロセスの第1変数からなるベクトル (e_1, e_2, \dots, e_n) で表わし、その状態集合を S とする。さらに、 S_l から S_j ($S_l, S_j \in S$) への状態遷移が P_i の発火によるとき、この状態遷移を $S_l \xrightarrow{P_i} S_j$ と書く。 $w = P_{i_1} P_{i_2} \dots P_{i_n}$ ($P_{i_l} \in P$, $l = 1, 2, \dots, n'$) および状態 S_l, S_k に対して状態の列 $S_1, S_2, \dots, S_{n'}$ が存在して $S_l = S_1 \xrightarrow{P_{i_1}} S_2 \xrightarrow{P_{i_2}} \dots \xrightarrow{P_{i_{n'}}} S_{n'+1} = S_k$ であるとき、 w を S_l から S_k への発火系列と呼ぶ。ACNの発火系列の集合を W_{ACN} で表わす。

[定義2] セーフペトリネットのトランジションの集合及び発火系列の集合をそれぞれ T

及び T_{SPN} で表わす。

(定義3) ACN がセーフペトリネットを実現するとは、次の性質(1)及び(2)を持つ $P_i \rightarrow T^*$ への準同型写像 f が存在し、かつ(3)が成立することをいう。

(1) f の $P' (\leq P)$ への制限は、 $P' \rightarrow T$ への全単射である。


(2) $\forall P \in (P - P')$ とする P に対しても、 $f|_P =$ 入(空系列)とする。

(3) $T_{SPN} = \{ f(w) \mid w \in W_{ACN} \}$.

セーフペトリネットを「実現する」という定義も同様に行われる。

付録 II

3入力2資源アビタの論理図を示す。図中の2入力1資源アビタは4・1での方法で構成される。



文 献

- (1) Lipton, R.J.: "A comparative study of models of parallel computation", 15th Annual Symposium on Switching and Automata Theory, 1974.
- (2) たとえば、本藤：「並列プロセスの制御問題とその応用」、情報処理、Vol.17, No.12, P.1169 (昭51-12).
- (3) 例はPlummer, W.W.: "Asynchronous arbiters", IEEE Trans. Compt., C-21, P.37 (Jan. 1972).
- (4) Husson, S.S.: "Microprogramming-principles and practices", prentice-Hall, INC..
- (5) 別冊では、Sholl, H.A. and Yang, S.: "Design of asynchronous sequential networks using read-only memories", IEEE Trans. Comput., C-24, P.195 (Feb. 1975).
- (6) 例はBruno, J. and Altman, S.M.: "Theory of asynchronous control networks", IEEE Trans. Comput., C-20, 6 (June 1971).
- (7) Miller, R.E.: "Switching theory, Vol. 2, sequential circuits and machines", New York Wiley (1965).
- (8) Shaw, A.C.: "The logical design of operating systems", Prentice-Hall, Inc..
- (9) Courtois, P.J. et al.: "Concurrent control with readers and writers", Comm. ACM, Vol. 14, No. 10 (Oct. 1971).
- (10) Stucki, M.J. et al.: "Logical design of macro-modules", Spring Joint Computer Conf., 1967.
- (11) Nordman, B.J. and McCormick, B.H.: "Modular asynchronous control design", IEEE Trans. Comput., C-26, 3 (March 1977).
- (12) 中村, 宇都宮：「セミシミュラ非同期回路の汎用構成手段」、信学論(D), 58-D, No.10, P.609 (昭55-10).
- (13) 両山 その他：「中村, 宇都宮によるセミシミュラ非同期回路の汎用構成手段に対する意見」、信学論(D), 60-D, No.1, P.82 (昭51-1).
- (14) Holt, A. and Commoner, F.: "Events and conditions" , Comm. ACM 1970, Concurrent systems and parallel computation, Conference Record.
- (15) Jump, J.R.: "Asynchronous control arrays", IEEE Trans. Comput., C-23, 10 (Oct. 1974).
- (16) たとえば、野口, 中村：「非同期回路理論の現状」、情報処理 Vol. 12, No. 10, P. 614 (Oct. 1971).
- (17) 両山 その他：「非同期順序回路の無バート化について」、信学論(D), 60-D, No. 6, P.419 (昭52-6).
- (18) Friedman, A.D. and Menon, P.R.: "Systems of asynchronous operating modules", IEEE Trans. Comput., C-20, 1 (Jan. 1971).
- (19) 両山：「機械モジュールによる非同期式順序回路の合成」、信学論(D), 60-D, No. 2, P.135 (昭52-2).
- (20) 中村：「非同期回路網の確定性について」、信学論(D), 60-D, No. 2, P.175 (昭52-2).
- (21) Misunas, D.: "Petri nets and speed independent design", Comm. ACM, Vol. 16, No. 8 (August 1973).
- (22) Keller, R.M.: "Towards a theory of universal speed-independent modules", IEEE Trans. Comput., C-23, 1 (Jan. 1974).
- (23) Dennis, J.B.: "Modular, asynchronous control structures for a high performance processor", Comm. ACM Conference record, 1970.
- (24) Patil, S.S.: "Micro control for parallel asynchronous computers", Euromicro, North Holland Publishing Company (1975).
- (25) Gerace, G.B. and Vanneschi, M.: "Flowcharting, microprogramming and system design", Euromicro (1975).

- (26) 西間 その他：“並列グラフ及びネットの判定法”，信学論(4), 59-A, No.3, P.259 (昭51-03).
- (27) Baer,J.L. et al.: "Legality and other properties of graph models of computations", JACM, No.3 (July 1970).
- (28) Hven,W.H. and Siewiorek,D.P.: "Intermodule protocol for register transfer level modules, representation and analytic tools", The second ann. sympo. on computer architecture, Houston, Texas (Jan. 1975).
- (29) Bell,C.G. and Grason,J.: "The register transfer module design concept", Computer Design (May 1971).
- (30) Commoner,F. et al.: "Marked directed graphs", JCSS, 5, P.511 (1971).
- (31) 例挙す、松原 その他：“μ-バイトネットワークによるメモリ共有型RISC CPUシステムASTRAL-1”, 信学会計算機研究会EC-70 (1978-2).
- (32) 上論文と同連れて、松原：“ペトリネットハドウェアによる構成・情報処理概念、計算機7-キテウタヤ研究会-1”(1977-7).
- (33) 増山、吉田：“非同期制御用セルによるリソースアビリティ”, 信学論(5), 昭55機械社
- (34) Hill,F.J. and Peterson,G.R.: "Digital systems", Hardware organization and design", P.395, John Wiley & Sons, 1973.
- (35) Bredt,T.H.: "Analysis of parallel systems", IEEE Trans. Comput. C-20,11 (Nov. 1971).
- (36) Moalla,M. et al.: "A design tool for the multilevel description and simulation of systems of interconnected modules", 3rd Ann. Symp. Computer Architecture (Jan. 1976).
- (37) 増山：“平行アロゲラム制御回路の一構成法”, 信学論(6), 62-D, No.5, P.357 (昭54-05).
- (38) Fleisher,H. and Maisel,L.I.: "An introduction to array logic", IBM J. Res.& Develop (Mar. 1975).
- (39) 例挙す, Jumpp,J.R. and Fritzsche,D.R.: "Microprogrammed arrays", IEEE Trans. Comput., C-21,9 (Sep. 1972).
- (40) Masuyama,H. et al.: "A programmable logic array realizing asynchronous process network (APN), Part 1 and 2 ", Memoirs of the Faculty of Engineering Hiroshima University Vol.6, No.3 (Feb. 1978).
- (41) 増山：“チャートトランプトネット”, 信学論(6), 61-D, No.8, P.614 (昭53-08).
- (42) 中村：“非同期回路網の計算と実現”, 信学論(6), 59-D, No.8, P.523 (昭51-08).