

# データフロー・プロセッサ：D<sup>3</sup>Pの設計思想

## THE DESIGN CONSIDERATION OF DATA FLOW PROCESSOR: D<sup>3</sup>P

安原 宏 伊藤徳義 濱賀明雄 上原一矢  
 Hiroshi YASUHARA Noriyoshi ITO Kazunori UEHARA  
 沖電気 研究所 プロセッサ研究所  
 OKI Electric Industry Research Lab. Processor Dept.

### I. はじめに

現在、様々なタイプのデータフローマシンが開発されていき [1] [5] [6] [8] [9]。MIT の Dennis 他により提案されているマシン [2] は、命令レベルの高並列処理を指向しており、命令 × モリと演算装置の間を多くの通信線で結合している。しかし、この接続には serial line を用いており、パケットあたりの通信遅延はかなり大きくなっている [4]。従って、並列度のきわめて大きいアプリケーションに向いている。

一方、主としてプロセッサレベルの並列性をねらっているマシンも提案されていき [5] [10]。プログラムを、比較的シーケンシャルに実行される処理単位（タスク）に分割して、各タスクをそれぞれ PMU（プロセッサー × モリ・ユニット）に割当てる方式である。しかし、このような方式は並列タスクへの分割が問題となる。すなむち、プログラム（スコープ）は独立に動作するタスクを意識してプログラムを分割しなければならない。

本論文ではタスクレベル並列実行はもちろん、1つのタスク内でも命令の並列実行が可能なデータフロー・プロセッサ D<sup>3</sup>P (Distributed Data Driven Processor) を提案する。

### II. システム構成

#### 2.1 構造

データフロー・プログラムは、複数のノードと名ノード間を接続する方向性のあるリンクで構成されたデータフローラフで表現される。グラフ中の各ノードは実行すべき処理機能（function）を示し、リンクはノード間のデータの流れを示している。

各ノードは、その全ての入力リンクにデータ（トークン）が現われたときに実行可能となり、これらのトークンを取り込み、指定された function を実行し、結果をノードの出力リンクに出力する。

このようなデータフローラフにおいては、グラフ内の各ノードの実行はその入力データの到着にのみ依存しているので、本質的に非同期であり、複数のノードが同時に実行されるという可能性が生ずる。

一般的に、ノードの処理単位を細分化すればする程、並列実行の可能性は増加するが、しかし各ノード間のリンクの数が増し、遂て通信コストが高くなる傾向にある。

本論文では、各ノードで示される function を2つのタイプに区別している。1つは処理装置で直接インタラクションされる primitive function であり、今1つは non-primitive function である。non-primitive function は、primitive function 又は non-primitive function をノードとするデータフローラフで示される。（以下、特にこと

めらかい限り、前者を primitive function、後者を単に function と呼ぶ。)

D<sup>3</sup>P は、処理装置と命令×メモリが比較的密に結合された DFE (Data Flow processing Element) を、多数結合したアーキテクチャを採用している。このような方式をとることにより、primitive function (命令) レベルはもちろん、function (タスク) レベルの 2つのレベルの並列実行を実現することができる。

DFE は、最終的には 1つないしは少數の LSIC チップ内に収容することをねらっており、システム全体のパフォーマンス／コストの大幅な向上をねらっている。

## 2.2 物理的構成

基本構成要素として、前述の DFE のほか、LCP (Local Control Processor) 及び CP (Control Processor 又は HOST Processor) があり、1つの LCP と




図 2.1 D<sup>3</sup>P システム構成




図 2.2 DFU の構成

複数の DFE で 1つの DFU (Data Flow Processing Unit) が構成される。DFU は外部インターフェースを介して C-bus 上に結合されている (図 2.1)。CP は、DFU 群を一括管理すると共に、objects の管理も行う。

## 2.3 論理的構成

D<sup>3</sup>P システムで管理される object としては function と data segment があり、論理的にまとまつたいくつかの function が集まつて cluster を構成する。function 及び data segment は、仮想空間 (VS) 内に写像され、システム全体でユニークな identifier (仮想アドレス) が与えられる。function 内のアドレスは相対アドレス (ローカルアドレス) である。

## 2.4 object の割当て

各 object は、VS の中で個別のアドレスが付与され、1DFU には 1 cluster が割当てられ、cluster 中の各 function は 1つの DFE に割当てられる。

## III. リソース管理

### 3.1 ハードウェアリソースの管理

CP は DFU 群の Busy / Available 状態を監視しており、Busy の場合はどの cluster が割当てられているかの情報を保持している。各 DFU 内の DFE 群は LCP が管理しており、CP の場合と同様に、DFE の Busy / Available 状態を監視している。DFE が Busy のときは、どの function を実行中であるかを保持している。

### 3.2 Objects の LM へのロード

各 object は 2.3 で述べたように VS 上の空間内に写像されるが、システムが処理動作中の場合、その一部は DFU 内の LM (Local Memory) 内に存在する。実行時に必要な object が LM に存在しなければ、LCP は CP にデータ要求を出す。LM 内の空間配置は、図 3.1 に示す。

### 3.3 function の DFEへの割当て

各 function は実行可能になると free DFE の 1つに割当てられ、実行される。この割当て管理プログラムは LM 内の RM 領域に常駐である。LM の FDT 領域には、DFE に Cluster が割当てられたとき、その CLuster 内で使用される全 function の属性がロードされる。function の属性には、プログラムの格納されているディスクアドレス、プログラムサイズ、あるいはデータ空間サイズ等の情報が含まれる。

function が起動されたとき、その起動要求に対して付与されたアクティベーション番号 (ACT #), function の実行結果を返すべき親 function へのポインタ、及び割当てられたデータ空間の仮想アドレス等は FCS 内のエントリに記録される。FCS 内のエントリは function 起動時に割当てられ、function の終了時に開放される。FI 領域には CLuster 内で使用する function のプログラム原本の一部又は全部がロードされている。




図 3.1 LM の配置

Dynamic Area は、仮想空間のうち、実メモリ (LM) にロードされているページの集合 (ワーキング・セット) である。この領域にない仮想ページは VS ファイル内にページアウトされているが、又は未使用ページである。仮想空間を管理するためのプログラムやページテーブル等は、前述の RM 部に常駐である。この仮想空間内には、各 function で使用する構造体データを格納するためのデータ領域がスワップアウトされた function のコード等が置かれる。仮想空間の割当て管理はダイナミックである。すなわち、function が起動されたとき、仮想空間内の未使用ページがそのデータ領域として割当てられる。またスワップアウト領域の割当てもその必要性が生じたときのみ発生する。

## IV. function の実行管理

### 4.1 function の起動処理

或る function の全入力アーギュメントがそろったとき、function call 命令が実行される。このとき、function call を実行した DFE より LCP に割込みがかかり、function の起動要求が通知される。LCP には起動される function の FDT 内の index 及びアーギュメントリストのポインタが渡される。LCP は、まず、起動 function に割当てるための free DFE が存在するか否かをチェックする。free DFE の存在するときは、FDT 内の属性に従って、プログラムをその DFE にロードすると共に、仮想空間内にデータ領域を確保してアーギュメントリストの実体をコピーし、function の先頭命令を実行可能状態にする。以降、DFE はそのプログラムを実行する。free DFE のないときは、その起動要求は wait queue につながれる。

### 4.2 function の終了処理

各 function は DFE 内で、データフロー的に次々に実行される。function の結果が求められると result list を作成する。全結果が得られたとき、return 命令を実行して LCP に通知される。LCP は、その親 function に result list を渡したのち、その終了した function が占有していたリソースを解

放する。このとき、wait状態のfunctionがあれば、解放された時に割り当てる。

#### 4.3 function のスワップアウト

function call命令以外の命令を実行中でないDFEのfunctionはスワップアウト可能であるという。スワップアウト可能となつたDFEはLCPに割込みを発生し、その旨通知する。このとき、wait queueに起動要求がつながっていていれば、LCPはまず、DFEのスワップアウトを行う。このとき、そのfunctionのステータス情報を退避される。次に、待ち状態にあったfunctionをロードしてDFEを起動する。スワップアウトされたfunctionは、その子functionが終了したとき、再び起動される。

### V. DFEの構成

#### 5.1 概要

DFEは図5.1のようだ。IM(Instruction Memory)群、IEC(Instruction Enabling Controller)群、PU(Processing Unit)群、DC(Data Cache)及びこれらの間を結ぶバスで構成されている。これらの装置は最終的には1チップのVLSI中に収容される。

IMはデータフロー-プログラムを格納するためのメモリであり、m-way interleaving方式を採用して命令フェッキのアクセスネットを解消している。

IECはIMに格納されている命令群のうち、実行可能になった命令群を監視し、IMの命令フェッキを制御する。

PUは実行可能になった命令を実行する演算装置であり、複数台用意されている。各PUは独立に動作可能である。

DCは、LCPにより管理されるデータ空間のキャッシュとして使用される。このキャッシュは主として構造体データの処理効率を上げるために設けた。

これらの装置の間は、リンク構造をしたバス群で結合されている。装置間の通信ネットワークは様々なものが考えられるが、本方式では簡単な共通バス方式を採用した。従って、DFE内の処理の並列度はあまり多くを期待できないが、D3Pの構造をマルチDFE構成にすることによりシステム全体のパフォーマンス向上をはかっている。

#### 5.2 IM及びIEC

IMは図5.2のようにオペコード部とオペランド部に分割されている。オペコード部の各エントリとオペランド部の各エントリは対応しており、両者のエントリを合わせて1つの命令を表わしている。PUの命令実行によって得られた結果はオペランド部に格納される。このとき2つの入力オペランドがもうえば、次の命令は実行可能となる。命令が実行可能となったとき、PUの1つに送られる。PUがBusyのときは、次の命令アドレスがLCPの記憶(EI STACK: Enabled Instruction Stack)に




図5.1 DFEの構成




図5.2 IMとIECの構成

一時的に格納される。EIスタッツに格納された場合は、後にPLUがBusyでなくなったときに命令フェッチを行う。

IECはオペランドの到着時に命令の2つのオペランドがどうかを検出する。IEC内にはIMの各命令に対応して2つのフラグが保持されている。このフラグをOEFl(Operand Enable Flag)と呼び、OEFlの格納されているテーブルをEFT(Enable Flag Table)と呼ぶ。EFTエントリの2つのOEFlは、命令の左オペランド及び右オペランドに対応しており、いずれかのオペランド値がR-Bus(Result-Bus)より到着したときセットされる。このとき、到着したオペランドと反対側のオペランドが有効のとき(OEFlがオンのとき)、命令の両者のオペランドが揃ったことになり、そのオペランドを含む命令は実行可能となる。

この外、EFT内にはrecursive call要求が発生したとき、残留トークンのsave/

recoverを制御するための情報が格納されている。recursive function call命令が実行されると、LCPはそのcall要求に対して新たなiteration番号(ITR#)を与える。

このITR#はfunction起動時にIEC内のCI TR#レジスタにセットされる。D3Pではrecursive callの際の各call要求専用でIM中のコードを共有するようにした(従って、この場合IMコードのスワッピングは不要となる)。すなわち、各recursive call要求に対しても異なるITR#が与えられる。データバス(リンク)上に、スタッツ機能を実現するためには、後のrecursive call要求の実行中には前のfunction実行中に残っていたトークン(残留トークン)を一時的に退避する必要がある。IEC内には、このためのITR#比較回路、及び残留トークンを退避するための機構を設けた(図5.2参照)。

### 5.3 IM 及び IEC の動作

IM 及び IEC は、R-Bus に結果が剥離する毎に基本的に以下の 3つのサイクルで動作する。

- ① read cycle
- ② compare cycle
- ③ write cycle

① read cycle: R-Bus より与えられた destination address をラッキし、EFT をフェッチする。同時に、IM のオペコード部、オペランド部も読み出し、命令読み出しレジスタにラッキする。

② compare cycle: CTR# と EFT より読み出した ITR# を比較する。両者が一致したときは、さらに EFT より読み出した #EFT と destination 中で指定されている L/R (Left / Right Operand) とにより、該当する命令が実行可能になったかチェックする。

③ write cycle: EFT エントリに新しい #EFT 及び CTR# の内容を書き込むと共に R-Bus より渡されたオペランドデータを IM のオペランド部に書き込む。②のサイクルで、ITR# が一致しなかったときは、①のサイクルでセットした (ITR#, 命令アドレス, 1B オペランド) の組を DFE の外部インターフェースを介して LCP へ転送する。

このとき、命令が実行可能であれば、I-Bus へ命令を転送するが、PLU が Busy の場合はその命令アドレスは一時的に EI スタックへ格納される。

### 5.4 命令フォーマット

IM に格納される命令は固定長 (8 ビット) であり、図 5.3 のようなフォーマットをしている。

OPC はオペコードであり、実行すべき primitive function のタイプを指定する。

DST1 及び DST2 は、命令の実行完了後に結果を転送すべき destination address を示している。いずれも図 5.3 (2) のフォーマットをしている。NIA 及び L/R 指定によってデータを格納すべきオペランドアドレスが示される。SOE (Single operand Enable) 指定がオンのとき、次の命令は 1 つのオペランドの剥離による直ちに実行可能

となる（すなはち、次命令はオペランドの剥離で実行される）。NDS (No Data Start) 指定がオンのときは、データを IM のオペランド部に書き込まない。このとき該当する #EFT のみがセットされる。NDS 指定は例えば次命令のオペランドが実数である場合に使用される。

OPR1 及び OPR2 は、それがどれ命令の左オペランド及び右オペランドを示す。ここには前の命令の実行完了によってデータがセットされる。試作するマシンの基本データ語長 (オペランドサイズ) は 16 ビットとした。

OPR1 及び OPR2 には図 5.3 (3) のようにオペランドタイプ領域がある。このタイプには例えば、制御コード、Boolean, Character (2 文字まで), Short Integer (16 ビットまで), Long Integer (32 ビット), Real (32 ビット), String (任意長の文字列), Pointer, Array 等がある。これらのうち、オペランドに直接データを格納できるタイプ (Boolean, Character, Short Integer, 制御コード, pointer) を Short Data Type と呼び、それ以外を Long Data Type と呼ぶ。Short Data Type の場合は、Type Specifier (4 ビット) の次にデータのビット長 (4 ビット) がセットされる。

Long Data Type の場合は Type Specifier の次に 20 ビットのデータ空間のバイトアドレスがセットされる (データの実体はデータ空間内に格納される)。

### 5.5 PLU


PLU は IM より送られた命令をデコードし、実行する。PLU は複数個存在し、各々は独立に動作する。PLU が Busy でないとき、その旨が全ての IM に Broadcast される。IM は実行可能な命令があればその命令を PLU に転送する。PLU は送られた命令を受取り、そのオペコードに応じて演算し、その結果を R-Bus を介して IM に転送する。通常の命令は destination が 2 フィールドまで指定できるので、最大 2 件の結果が送られる。

命令が function call 又は return 命令のときは、それが、子 function を起動するために、又は、親 function に result list

### (1) 命令フォーマット及び EFT エントリ

OPC	DST1	DST2	OPR1	OPR2
8	16	16	24	24

← 8 → ← 16 → ← 16 → ← 24 → ← 24 →  
88 ビット



### (2) DST1, DST2 のフォーマット

V	NS D S E	NIA (9)	L/R
		Left/Right Operand	
		Next Instruction Address	
		Single Operand Enable	
		No Data Store to Operand	
		Valid	

### (3) OPR1, OPR2 のフォーマット

#### (a) Short Data Type のとき

Type (4)	length (4)	data (16) (下位 length ビット) (だけ有効)
-------------	---------------	---

#### (b) Long Data Type のとき

Type (4)	Pointer to Data Space (20)
-------------	-------------------------------

図 5.4 命令フォーマット

を返すために、PU は LCP に割込みをかけて処理を依頼する。call 命令のときは argument list の pointer が、return 命令のときは result list の pointer がそれが LCP に渡される。

PU は、命令実行終了後、R-Bus に結果を命令で指定された DST と共に出力する。DST1 及び DST2 の両方が valid=1 のときは 2 回結果が出力される。R-Bus に出力される情報のフォーマットは、図 5.4 の (2) 及び (3) と同様であるが、DST 部の上位 2 ビットに以下の信号が付与される。

- ICP (Instruction Completed) : 命令実行が完了したか否かを示す。DST が 2 つのときは最後の結果にセットされる。
- R/W (Read/Write) : IM を Read するか Write するかを指定する。

PU は、独立に動作可能なものが複数個存在するが、各 PU は全てのマシン命令をインタプリートできることによる汎用機能のものが望ましい。

しかし、PU を例えれば、マイクロプログラム制御で実現するとすれば、それが他の PU の制御メモリの容量が増加し、1 つの LSI 中に DFE 全体を収容することが困難となる。一方、各 PU の機能を専用化すれば PU の競合が発生する確率が高くなる。

従って、使用される頻度の高いアドレスタイプ命令は、複数の PU 間で負荷分散し、特殊な機能は特定 PU に専用化させよう構成を検討する必要があろう。

## 5.6 データキャッシュ

DC (Data Cache) は、PU が Long Data Type のデータを処理する場合のキャッシュとして使用される。Long Data Type の場合、データは仮想データ空間(図 3.1 参照)に格納されており、オペランドには、このデータ空間内のアドレスがセットされている。D とは、いくつかのブロックに分割されており最近アクセスされたデータを含むブロック群を保持している。

オペランドが pointer であるとき、まず指定されたアドレスを含むブロックが DC 内に存在するか否かが調べられる。ブロックがない場合は、LCP にデータ要求の割込みが発生する。LCP は、必要なデータを含むデータブロックを外部インターフェースを介して DFE の DC 内へ転送する。(このとき、必要があれば、DC 内の他のブロックが仮想空間内に追出される。)

return 命令を実行したとき、あるいは、

function が DFE から swap out されたときは、DC 内の変更ビットがオン（すなはちデータブロックの内容に変更があった）になつて、このブロックは全て仮想空間内に追加され、DC の内容はリセットされる。

### 5.7 Bus

Bus には、図 5.1 のように I (Instruction) - Bus と R (Result) - Bus がある。I-Bus のデータ中は 8 ビット、R-Bus のデータ中は 40 ビットである。共通バス方式であるので、バスの転送速度は各 PLU や IIM の速度に比して十分高速でなければならない。

### 5.8 実行可能命令のカウンタ

各 DFE は、実行可能状態又は現在実行中である命令数を保持するためのカウンタ EIC (Enabled Instruction Counter) を持つている。

実行中の function において、function call 命令以外の命令が実行可能（又は実行中）の状態がないとき、その function は子 function の終了待ちの状態にある。このとき、待ち状態の function はソフトアウト可能であり、他の function 起動要求によりソフトアウトされることがある。

EIC の値は、IEC が命令の実行可能状態になったことを検出したときインクリメントされ、命令の実行が完了して、R-Bus 上に ICP (5.5 参照) 指定が現われたときにデクリメントされる。

DFE は、実行中の全命令が call 命令であるかどうかを検出すために、EIC の他に実行中の function call 命令のカウンタ CIC (Call Instruction Counter) を持っている。CIC の値は、PLU が call 命令を実行したときインクリメントされ、子 function より result list が返されたときデクリメントされる。

EIC の値と CIC の値は常に比較されており、両者が一致したとき LCP に割込み信号を送り、子 function がソフトアウト可能になった事が通知される。

このほか、DFE には、オン状態になつて EIC の数をカウントするための EFC (

Enable Flag Counter) を持つている。EFC は return 命令を実行した際に、残留トークンがあるかどうかのチェックに用いられる。（ITR # がゼロで、しかも EFC がゼロでない場合はプログラムエラーである）。

### 5.9 外部インターフェース

DFE の外部インターフェース線は図 2.2 の D-Bus へ接続される。DFE はこの外部インターフェースを介して LCP と通信する。この外部インターフェースを使用するのは、例えば、プログラムのロード／ソフトアウト、データキャッシュへのロード／ストア、function call／return 命令の実行、あるいは残留トークンの save/recovery の場合である。

DFE は、最終的には 14 ビット LS-E 化をねらっており、ロジック／ピン比を高くするため、データ中はあまり大きくしない方が望ましい。このデータ中は 8 ビット程度が適当であると思われる。

### VI. 実験システム

DSP の第 1 version として図 6.1 のようが実験システムを試作し、DFE 及び LCP の評価を行う。

HOST により、初期データ及びデータプログラムが与えられたとき、LCP はまず DFE に親 function を割り当てる。DFE で実行される親 function は必要に応じて function call 命令を実行して、子 function を起動するように LCP に依頼する。




図 6.1 実験システム

起動された各 function は、通常のマイクロプロセッサの 1 つに割当てられシーケンシャルに実行される。

このシステムでは、DFE に割当てられた function は命令レベルで並列実行できるが、マイクロプロセッサに割当てられた function はシーケンシャルに実行される。

プログラム構造を適当にすれば、DFE function の実行によって次々とマイクロプロセッサの function が起動され、各マイクロプロセッサは非同期的に動作する。すなわち DFE (および LCP) は一種のタスクスケジューラとして動作する。

### III. アプリケーション

D<sup>3</sup>P の適用領域としては、数値処理、非数値処理 (リスト処理) の両分野を考えている。数値処理の場合、浮動小数点データのような表現法は必須のものであるが、アロトタイプシステムでは基本データ幅を 16 ビットとしたためこのようなデータへのアクセスはポインタ形式となる。ポインタ形式では、アクセス時のオーバヘッドが問題となるが、このオーバヘッドはデータキャッシュにより軽減できよう。

非数値処理としては、LISP 等の実験型言語を用いた専用システムを考えている。専用システムとは、非同期アロセスが構成された一連のソフトウェアによるアロセッサの構成であり、広範な適用が可能であり今後検討を進めたい。

### IV. おわりに

高並列処理が可能な D<sup>3</sup>P システムアーキテクチャを検討したが、これから LS 工化への検討を含めてさらに詳細なハードウェア仕様を決定していく予定である。

現在の D<sup>3</sup>P システムには、なおいくつかの問題が残されている。

#### (1) CP 又は LCP のオーバヘッド

D<sup>3</sup>P は集中管理システムであるので、function の割当時や解放時に CP 又は LCP に制御が渡される。従って起動されると

function の数が大きくなると、このオーバヘッドが無視できなくなるという問題が残される。

#### (2) Stream [8]

多数のデータセットを同一 function に対して apply するような場合には、stream 的手法は非常に有用であると思われる。しかし、Stream のインプリメンツメントにおいては連想記憶等の比較的高価なハードウェアサポートが必要となる。

#### (3) 非同期的 function call

LCP のオーバヘッドを軽減するため、function call は、その入力アーギュメントが全てそろった時点で発生させ、function からの return は全ての結果が得られ已から実行するようにしていい。この方式では、並列性の一部が失なわれる恐れがある。

#### (4) 構造体データ

array や tree 等の構造体データを function 内で複数しする場合、side effect の問題を避けるために、原則としてその実体をコピーする。すなわち、各 function はそれぞれ独立のデータ空間を持っており、参照されるデータは全てその空間内である。しかし、このコピー動作は構造体サイズが大きくなるとオーバヘッドが大きいので、例えば reference count [5] のような何らかの共有制御方式も検討する必要があろう。

#### (5) データフロー言語

データフロー言語として、当面はアセンブリ言語レベルのものを設定する。将来は高級言語の検討も必要であろう。

<参考文献>

- [1] J. B. Dennis, "The Varieties of Data Flow Computers", The First International Conference on Distributed Computing Systems, Oct., 1979.
- [2] J. B. Dennis, et al, "A Preliminary Architecture for a Basic Data-Flow Processor", Proceedings Second Annual Symposium on Computer Architecture, Jun., 1974.
- [3] G. S. Miranker, "Implementation of Procedure on a Class of Data Flow Processors", Laboratory for Computer Science, MIT, July, 1975.
- [4] J. B. Dennis, et al, "A Computer Architecture for Highly Parallel Signal Processing", Proceedings of the ACM 1974 National Conference,
- [5] J. Rumbaugh, "A Data Flow Multiprocessor", IEEE Trans. on Computers, Vol. C-26, Feb., 1977.
- [6] J. C. Syre, et al, "Pipelining, Parallelism and Asynchronism in the LAU System", 1977 International Conference on Parallel Processing, Aug., 1977.
- [7] W. F. Côté, et al, "The Design of a Data Driven Processing Element", 1978 International Conference on Parallel Processing.
- [8] Arvind, et al, "An Asynchronous Programming Language and Computing Machine", Department of Information and Computer Science, Univ. of California, Irvine, Dec., 1978.
- [9] P. C. Treleaven, "Principal Components of a Data Flow Computer", Euromicro, 1978.
- [10] A. L. Davis, "A Data Flow Evaluation System Based on The Concept of Recursive Locality", Proc. of 1979 NCC.
- [11] I. Watson, et al "A Prototype Data Flow Computer with Token Labelling", Proc. of 1979 NCC.