

# データフロー計算機 D<sup>3</sup>P の実験システム

伊藤徳義 来住晶介 安原宏 河村保輔  
沖電気 総合システム研究所

## I. はじめに

近年、国内外の研究機関を中心にデータフロー計算機の研究開発が進められている。<sup>1)~4)</sup>

データフロー計算機はデータの流れに依存して処理単位の起動制御を行うデータ駆動型の特性を有しているために、制御の分散化が容易であり、多数の処理装置を配することにより並列処理が実現できる。

一方、言語面から見た場合、一時に1語的に逐次処理することを前提とした従来のノイマン型言語に比して、関数型言語はプログラム構造が見易く、記述能力に優れ、さらにプログラム正当性の検証の可能性が生ずるという特長がある。データフロー計算機の実行制御は関数型の特性を有しており、このような関数型言語の実行に適していると思われる。

本論文は、著者等が開発を進めていくデータフロー計算機 D<sup>3</sup>P (Distributed Data Driven Processor)<sup>5)~7)</sup> の構成を述べると共に、その中核となる命令制御部を試作・評価したのでその結果を述べる。

## II. D<sup>3</sup>P の設計方針

D<sup>3</sup>P を開発するにあたって設定した設計方針は以下の通りである。

### (1) 関数クラスタの導入

他のデータフローの動的アーキテクチャの研究では、関数やループの起動要求が発生する度に処理要素を割当てる方式を採用している。このような方式では、関数やループの起動毎にプログラムロードのためのオーバヘッドが

伴う。従々 D<sup>3</sup>P ではシステムを DFE (Data Flow processing Elements) と呼ばれる処理モジュール群で構成し、さらに関数クラスタの概念を導入し、この関数クラスタ毎に DFE を動的に割当てることにした。関数クラスタは関数、又は関数の集合であり、各関数は自クラスタ内に存在する関数を呼出すこと(内部関数呼び出し)もでき、他クラスタ内の関数を呼出すこと(外部関数呼び出し)もできる。各関数クラスタに含まれる関数群の選択はクラスタのプログラムサイズ、及び関数呼び出しの動的特性を考慮して決定される。

D<sup>3</sup>P におけるプログラムのローディングは外部関数呼び出しの要求が発生したときのみ必要となり、そのオーバヘッドが軽減できる。

### (2) 統合化された色

D<sup>3</sup>P は基本的に UI (Unfolding Interpreter)<sup>2)</sup> の手法を導入している。即ち、ループや関数が起動された際、これらの起動要求毎にそれぞれ互いに異なる色の割当乙制御を行い、プログラムを共有しながらループや再帰呼び出し等の制御を可能としている。

他の方式と異なるところは、ループ起動と関数起動を区別せずに、統合化した色(アクティベーション番号。以下 ACT# と略す)で制御し、この ACT# の割当乙を動的に行っている。また、ループや関数が終了した際、これまで使用していた ACT# を解放するアリミティブも用意した。これによって、ACT# の空間を効率良く使用することができ、ACT# を表現するのに必要なビット数を減少できる。

また、ループや関数の起動をトリガ

トークンを用いて行うようにするに  
により、ループや函数の全引数が揃  
うまで待たずに先行して起動できること  
にした。

#### (3) 命令レベルの並列実行

起動されたループや函数に内在する  
命令レベルの並列性も実現する。即ち、  
DFE を複数の PE (Processing Ele-  
ments) から成る密結合多層プロセッ  
サ構成とし、割当てられた函数クラス  
タのプログラムをこれらのPEに分散  
してロードし、命令レベルの並列処理  
も実現している。

#### (4) オペランド記憶域の動的割当て

オペランドのアドレス空間は、ACT#  
と命令アドレスを連結したアドレスで  
与えられる。一般に、2つの入力オペ  
ランドを有する命令が実行可能になっ  
たか否かの判定は連想メモリを用いる  
方式が提案されている。しかし、現状  
では連想メモリは高価であるため D<sup>3</sup>P  
ではハッシュを用いた動的アドレス変  
換機構を用意した。

#### (5) 構造体データの非同期アクセス

D<sup>3</sup>P では構造体データの非同期ア  
クセス機構を用意する。即ち、構造体  
メモリ内の各記憶単位毎に、データが  
到着したか否かやデータ読出し要求が  
あつたか否かを示す情報を用意し、構  
造体への要素の書き込みや読出しを非同  
期に行うことができる。

#### (6) フリミティブノードの設定

ハードウェア実現上の観点から、す  
べてのフリミティブノード、即ち命令  
は最大2位までの入力アーチを受取り  
、最大2位までの出力アーチにトーク  
ンを出力できる構成とした。但し、特  
殊な命令では4位のトークンを生成でき  
る。各ノードはそのオペランドとし  
て定数を持つこともできる。

#### (7) 可変語長データ処理

低成本で、かつ汎用性のあるア  
ーキテクチャを実現するために、データ

の基本語長を16ビットとし、この基  
本語長の4倍までのデータを処理可能  
とした。

### III. D<sup>3</sup>P システムの構成

前記のような設計方針に基づき、  
D<sup>3</sup>P を図1のように複数の DFE か  
ら成る構成とした。

各 DFE はプログラムの一部、即ち  
函数クラスタの実行を負担し、必要  
に応じて DFE 間ネットワークを介し  
て相互に通信しながら処理を進める。  
このネットワークには FCC (Function  
Cluster Controller) が接続されて  
おり、各 DFE と交信できる。

FCC は(1) 各 DFE の監視を初  
期化、(2) DFE への函数クラスタの  
割当てやプログラムロード、(3) 構造  
体の初期化、及び(4) D<sup>3</sup>P と外界  
とのインターフェースの機能等を有する。




図1. D<sup>3</sup>P システムの構成

以下、この D<sup>3</sup>P システムのうち、  
DFE の詳細について述べる。

#### 3. 1 DFE の構成

##### 3. 1. 1 概要

DFE は函数クラスタを実行する処  
理装置である。DFE は函数クラスタ  
に内在する並列性を自動検出し、複数  
の PE (Processing Elements) で  
並列実行する。

各 PE 間は図2のように高速リンク

バスで接続されており、相互にトーカンの交信を行う。また、PE間で共有されるデータ構造を処理するため、共通バスを介して共有メモリへ結合されていく。

各PEは、さらに同図(b)のように命令の実行制御を行うIM(Instruction Memory)と、実行可能な命令を解釈し実行するPU(Processing Unit)から構成される。

DFE内の各PEのIMにはプログラムが分散して格納されており、IM内の命令のうちオペランドが無い実行可能な命令はPUに送られ、実行される。その実行結果は、命令中に指定されている目的地に応じて、自PEのIM、他PEのIM、あるいは他のDFEへと送られる。

IM及びPUは互いに独立に動作し、命令の読み出しと命令の実行はパイプライン制御される。

### 3.1.2 命令タグトーカンのフォーマット

IMに格納される命令は図3(a)のよう、基本的に2つのオペランド( $\alpha PR-L$ ,  $\alpha PR-R$ )を受取ると実行可能となる。但し、單一オペランド命令やユオペランド命令でもいずれかのオペランドが定数の場合は、1つのオペランドの到着で実行可能となる。

実行可能な命令はPUで処理され、2つまでの目的地(DST1, DST2)へ送られる。


IMからPUへ送られる実行可能な命令のフォーマットを同図(b)に示す。

ビット数 [10]	(16)		(16)		(8)	(8)	(16~64)		(16~64)	
	DST1	DST2	V	NIA			OPC	TYP	OPR-L	OPR-R
ACT#	V	%	NIA	V	%	NIA				

↓  
アティ  
ベーション  
番号  
↓  
大の命令アドレス情報  
V:有効ビット  
L/R:左右指定ビット  
NIA:次の命令のアドレス

図3(b) 実行可能命令のフォーマット

同図におけるOPCは命令コードを示し、TYPは左右両オペランドの語長等を示す。DST1及びDST2は、



(a) DFEの構成




図2 DFE及びPEの構成




図3(c) 基本命令の構成

(8)	(10)	(14)	(1)	(16~64)
DFE#	ACT#	NIA NIAH PES	L/R	VALUE
通り先 DFE指定	アティ ベーション 番号	大の命令アドレス NIAH:PE内の 命令アドレス PES:PE選択	オペラ ンドの 左右指定	演算結果

図4 実行結果トーカンのフォーマット

これまで、次に結果を転送すべき命令アドレス NIA (Next Instruction Address)，及びその結果が命令の左右いずれのオペランドとなるかを示す L/R フィールドから成る。

命令が PU によって実行された結果、図 4 のようなトークンが生成される。このトークンは DFE 井と NIA の指定に応じて次の IM へ転送される。DFE # は DFE 両の通信、即ち複数クラスタ間ににおける引数や結果の受渡し、の際にのみトークンに付与され、相手 DFE の選択に使用される。

### 3.1.3 IM の構成

DFE は複数の PE を有し、プログラムは命令アドレスによりインタリーブされて各 PE の IM に格納される。

IM のブロック図を図 5 に示す。IM はコードメモリ、オペランドメモリ、及び IMC (IM Controller) を有し、これまで、プログラムの格納、到着オペランドの一時記憶、及びオペランドの到着状態の監視と命令の実行制御用に使用される。IM に到着する

トークンのフォーマットは、図 4 に示したフィールドのうち、DFE 選択部 (DFE #)，及び PE 選択部 (PES : NIA の下位 4 ビット) を切捨てたものである。このトークンは FIFO (First-in First-out) キューである RQ (Result Queue) に格納される。

IMC は RQ からトークンを受取りとコードメモリの読出しを開始する。コードメモリの名エントリは図 6 (a) ～(d) に示すように、定数の有無、及び定数語長により異なる。倍語長以上の定数は次アドレスに連続して格納される。図 5 の定数語長カウンタはこのためのアドレスを制御する。

コードメモリの読出しと同時にオペランドメモリの読出しも開始される。但し、命令コード中に SOE (Single Operand Enable) = 1 の指定のある場合、即ち命令が單一オペランドの到着によって実行可能となる場合、オペランドの読出しは停止され、直ちに実行可能命令が生成される。このとき TYP フィールドによる定数指定があ

れば、図 6 (b) ～(d) に示される定数の内容が実行可能命令のオペランドの 1 フとして設定される。

SOE = 0 の場合は、後述するアドレス変換を経て、オペランドの読出しが継続される。オペランド




図 5 IM のブロック図





フィールドに現トークンのACT#をセットする。この命令の結果トークンのVALUE部には新たに割当てられたACT#がセットされる。このトークンはSNA(Set New Activation)命令群に渡されて、ループ又は複数に渡される引数のACT#が更新される。SNA命令は名やLJでローカルに実行される。


ループが継続されるとき、ENTR(Enter Next Loop)命令が実行される。CALL命令と同様であるが、異なるのは、前のACT#における戻りACT#フィールドの値を新たな戻りACT#へコピーする点である。

一方、ループ又は複数の結果が得られると、それだけ、EXIT又はRET命令が実行される。いずれもトークンのACT#を戻りACT#に回復し、結果を親へ戻す。

### (3) 構造体データ操作命令

構造体への要素の書き込みや読み出しを行う。構造体データは共有メモリに格納される。

構造体領域は要素への非同期アクセスを実現するため図11のように構成されている。即ち、各語毎にその内容が有効であるか否かを示すW(Write)ビット、及び語の読み出し要求待ちが



あるか否かを示すR(Read)ビットが用意されている。Wビットがオンの場合には対応する語に値が格納されていることを示し、Rビットがオンの場合は対応する語にWQT(Wait Queue Table)のエンタリアドレッスが格納されることを示す。WQTの各エンタリには要素を転送すべき目的地(ACT#, DSTi)、及び次のWQTエンタリへのポインタが格納される。

構造体への要素の書き込みの場合、対応する語のRビットが調べられる。このときRビットがオフであれば、WQTやインタを辿り、待ちとなる213エントリ中のACT#, DSTiからトークンを作成する。Rビットがリセットされ、実際の書き込み動作が行われて、Wビットがオンにされる。

構造体からの読み出しの場合、対応する語のWビットが調べられる。これがオフのときは語の内容によりトークンを作成する。オフでないときは、WQTチェインに待ちエンタリを追加する。

## 3.2 DFE実験システムと評価

D3Pシステム全体の評価を行つ前に、著者等はまずIMのハードウェア規格やスループットを検証するためとの詳細設計を行い、図12のような実験システムを試作して、その評価を行つた。

表2に試作IMのハードウェア諸元を示す。

マイクロコンピュータ上には、サポートソフトウェアシステムとしてIM監視用のモニタ、データフローログラムのクロスマセンブラー、及びIMから出力されるデータフロー命令のシミュレータ等を開発した。

表3にいくつかのサンプルプログラムに対してもIMの処理時間と計測した結果を示す。表3のIM時間は、マイ

クロコンピュータがIMへトークンを送ったのち、そのトークンをIMが処理し終えるまでの時間と観測したものである。

付録1及び2にサンプルプログラムとしてAckermann 関数のデータフローログラム及びそのアセンブルリストを示す。

### 3.3 今後の方針

前述のように、著者等はまずIMを試作し、その評価を行った。本試作IMではマイクロプロセッサの最適化等が行われていないので、トークンあたりの処理時間は3μs程度と当初の目標値(1.5μs以下)に比して劣る。このたびの現在IMの見直しを行っている。

今後、この結果をもとにまず、4台程度のPEから成るDFEを試作し、マル4 PE環境におけるデータフロー プログラム実行の評価を行う予定である。




図12 IM評価システム

る。これに伴い、PE間のリングバスの設計やPLUの設計も行なっている。

## IV おわりに

本論文はD<sup>3</sup>Pの構成要素となるDFEの基本アーキテクチャを中心に述べた。このDFEの中核部となるPEの制御方式は大規模多層処理においても有効と思われる1つの現実解を与えており、さらに検討を進めていく予定である。

今後、DFE及びD<sup>3</sup>Pシステム全体の評価を行っていくと共に、数値処理や非数値処理を含めた応用領域への適応性を検証していく予定である。

本システムの開発にあたっては多くの御支援をいただいた沖電気 総合システム研究所 守屋所長他の関係者に感謝する。

表2 IMのハードウェア諸元

マシンサイクル	250 ns
制御記憶容量	20 bit × 256 word
コードメモリ	48 bit × 1 K word
オペランドメモリ	64 bit × 4 K word
ハッシュ表	33 bit × 256 word

表3. サンプルプログラム実行結果

プログラム名	全IM時間	処理トークン数	全実行命令数	時間/トークン	時間/命令
Ackermann A(2,1) 関数	454 μs	385	272	3.1 μs	4.5 μs
A(3,3)	217,342	69,505	48,804	3.1	4.5
$\sum_{i=1}^N i$ $N=5$	438	150	91	2.9	4.8
$N=100$	7,486	2,529	1,520	3.0	4.9
マトリックス 乗算 $3 \times 3$ 配列 $5 \times 5''$	7,095 27,090	2,187 8,059	1,382 5,020	3.2 3.4 (3.0)	5.1 5.4 (4.8)
Quick Sort の要素	5,239	1,720	1,084	3.0	4.8
平均	—	—	—	3.1 (3.0)	4.9 (4.8)

( )内はハッシュ表を改善したとき。


[参考文献]

- (1) J. B. Dennis, "The Varieties of Data Flow Computers". Proc. of 1st Int'l Conf. on Dist. Comp., Vol. 1, pp. 430~439, 1979.
- (2) Arvind, K. Gostelow, and W. Plouffe, "An Asynchronous Programming Language and Computing Machine". Information and Computer Science, Univ. of California, Irvine, TR114a, Dec., 1978.
- (3) J. Gurd, I. Watson, and J. Glauert, "A Multilayered Data Flow Computer Architecture". Univ. of Manchester, 1978.

- (4) 「国内でも研究・試作が増えるマルチプロセッサ・データフローマシン」, 日経エレクトロニクス, No. 248, 1980.
- (5) 安原, 伊藤, 須賀, 上原, 「データフロープロセッサ D<sup>3</sup>P の設計思想」, 情報処理学会, 計算機アーキテクチャ研究会, No. 37, 1980年1月。
- (6) 安原, 伊藤, 来住, 「データフロー計算機 D<sup>3</sup>P のアーキテクチャ」, 冲電気研究開発, Vol. 47, No. 2, 1980年12月。
- (7) 来住, 伊藤, 安原, 河村, 「データフロー計算機 D<sup>3</sup>P の実験システム」, 情報処理学会第22回全国大会, PP. 57~58, 1981年3月。

付録 1. Ackermann 関数のデータフローラフ

```
Ack(x, y) := if x=0 then y+1
              else if y=0 then Ack(x-1, 1)
              else Ack(x-1, Ack(x, y-1))
```



付録2. Ackermann 関数のアセンブルリスト

ADDR: CODE DST1 DST2 SOURCE-STATEMENT

```

; DATA FLOW SAMPLE PROGRAM
; ACKERMANN FUNCTION
MAIN:           FUNC
0000: 8060 8401 0003   X:      CALL    ACT
0001: 8200 8005 8006   X:      ACT:    SNA    ACKFN.XX
0002: 8200 8007 0000   Y:      ACT:    SNA    ACKFN.YY
0003: 8200 8008 8004   A'RA':  ACT:    SNA    ACKFN.RRA
0004: 4660 0000 0000   RA:     0:      APP
; *****
; * FUNCTION BODY *
; *****
ACKFN:          FUNC
0005: 2060 8020 0000   XX:     0:      TEQ    XZERO
0020: 6040 8406 8021
0021: 6040 8407 8408
0006: 5100 800C 0000   XX:     XZERO:  F      FXX
0007: 5200 8009 8022   YY:     XZERO:  SW     TYY,FYY
0022: 6040 800B 8000
0008: 5200 840A 800E   RRA:    XZERO:  SW     TRA,FRA
; ENTRY AT X=0
0009: 0240 800A 0000   TYY:    INC
000A: 8700 0000 0000   RES1:   TRA:    RET
; ENTRY AT X>0
000B: 2060 8023 0000   FYY:    0:      TEQ    YZERO
0023: 6040 840C 8024
0024: 6040 840D 840E
0000: 5200 8025 8026
0025: 6040 800F 8010
0026: 6040 8016 8027
0027: 6040 8017 8028
0028: 6040 801A 801B
0000: 5100 8015 0000   FYY:    YZERO:  F      FFYY
000E: 5200 8414 841F   FRA:    YZERO:  SW     TFRA,FFRA
; ENTRY AT X>0 & Y=0
000F: 0340 8011 0000   TFXX:   DEC
0010: 8060 8411 0003   TFXX:   CALL   TFACT
0011: 8200 8005 8006   TFXX1:  TFACT:  SNA   XX
0012: 8200 8007 0001   I:      TFACT:  SNA   YY
0013: 8200 8008 8014   A'TFRET': TFACT: SNA   RRA
0014: 8700 0000 0000   TFRET:  TRA:    RET
; ENTRY AT X>0 & Y<>0
0015: 0340 8018 0000   FFYY:   DEC
0016: 8060 8417 0003   FFXX:   CALL   FFACT
0017: 8200 8005 8006   FFXX:   FFACT: SNA   XX
0018: 8200 8007 0000   FFYY1:  FFACT: SNA   YY
0019: 8200 8008 801D   A'FFYYY': FFACT: SNA   RRA
; END
001A: 0340 801C 0000   FFXX:   DEC
001B: 8060 841C 0003   FFXX:   CALL   FFACT1
001C: 8200 8005 8006   FFXX1:  FFACT1: SNA   XX
001D: 8200 8007 0000   FFYY:   FFACT1: SNA   YY
001E: 8200 8008 801F   A'FFRET': FFACT1: SNA   RRA
001F: 8700 0000 0000   FFRET:  FFRA:   RET
END

*** ASSEMBLE END ***

```