

マルチマイクロプロセッサの応用

APPLICATION OF MULTIMICROPROCESSOR

並列パイプラインモジュール PPM

PARALLEL AND PIPELINE MODULE (PPM)

阿江 忠 相原 玲二 飯田 優 佐藤 輝久

Tadashi Ae Reiji Aibara Masaru Iida Teruhisa Sato

広島大学 工学部

Faculty of Engineering, Hiroshima University

1 まえがき

マルチマイクロプロセッサは、LSI/VLSI 技術の進歩により多数個プロセッサシステムまたはモジュールとしての実用化を迎えようとしている。一方、マルチプロセッサという形態は古くから構想や製作がなされている⁽¹⁾。

しかしながら、ネットワークという分散システムとしての進展を除けば、並列処理システムの普及はアレイプロセッサなど数えるほどにすぎない。我々も、マイクロプロセッサが安価に出回るようになり、それから実験システムの試作などを行い、特に、並列処理システムとしての問題点を種々の角度から検討した^{(2)~(9)}。その結果、結合形態はモデル論からはいろいろ考え得るとしても、プロセッサ間通信が実用上のネックの主因であることから、目的に合った構造を如何に見いだすかが重要である。

現在、この意味では、FFTの演算、偏微分方程式を解くためのアレイプロセッサなどが、市販あるいは試作機として実用化の段階にある。だが、明らかにこれらアレイプロセッサも専用モジュールであり、目的ごとに種々の形態を検討することが必要であろう。

本稿では、一つの有用な結合形態として並列パイプライン構造を提案し、その特長を述べる。並列パイプライン構造は、スター状の並列プロセッサと線状パイプラインプロセッサの融合形であり、製作の容易な構造である。数年前に製作済みの実験機AKO VSTはこのシミュレ

ーションを行なえる形態になっており⁽⁶⁾、まず、並列パイプライン構造とその単位プロセッサであるプロセッサユニットについて述べたのち、応用について一般的な議論をする。しかるのち、現在製作中の並列パイプラインモジュール PPM を念頭においた応用例 ソート/サーチについて述べ、PPM の具体的な回路についても触れる。

2 並列パイプライン構造と単位プロセッサ

本稿で対象とするマルチプロセッサは図1のような構造(以下、並列パイプライン構造をもつモジュールを PPM と略す)をもつ。マルチプロセッサは多数個のプロセッサの一次元線状結合であり、単位プロセッサを以下ではプロセッサユニット (PU) と呼ぶ。各プロセッサユニットは、ホストコンピュータと、インタ




図1 並列パイプライン構造をもつモジュール PPM

一プロセッサ PU_0 を介して結合される。
 PU_0 からプロセッサユニット $PU_1 \sim PU_n$ へは、
 すべて結合があり、かつ、 PU_i と PU_{i+1} ($i = 1, 2, \dots, n-1$) の間に結合がある。いずれの結合も双方向性である。プロセッサユニット PU_i の入出力は図2のように表される。




図2 単位プロセッサの入出力

このような双方向3ポートをもつPUはかなり融通性をもつ。一般に、このような多ポートをもつPUの本来の働きをリアルタイム処理させるには、マルチタスク化が望まれるが⁽⁴⁰⁾、ここではPUの機能はそれほど大きくせず、むしろ、PU数の上限を制限しない方向をとる。従って、PUの動きは、マクロには図3のような状態遷移を表される。




図3 単位プロセッサの状態遷移 (マクロ)

†) 著者らは、インハウスネットワークのノードプロセッサとしてもこのようなプロセッサユニットを使っている⁽⁴⁰⁾。

PUの機能は、具体的にはプログラムにより指定される。各PUには、ほぼ均一な機能をもたせるが、若干のプログラムの違いにも対応できる。また、いくつかのプログラムを切替えることで、複数機能をもつPUとして使うこともある。

3 並列パイプライン処理

本節では処理の形態について議論する。ここでは、本質を明らかにするため、プロセッサユニットをノード、結合をラインで表した有向グラフを対象とする。ちなみに、我々の提案するPPMは図4のようなグラフになる。

(a) は物理的な構造のまま表現しているが、(b) はインタープロセッサ PU_0 の入出力を分離したノードで表し、論理的な結合は、以下 (b) のようなグラフで考える。

まず、並列パイプライン処理の基本となる並列処理とパイプライン処理について述べる。





図4 PPMのグラフ表現

†) 本来、各PUが全然異なった機能をもってよいが、設計が面倒すぎる。

並列処理

並列処理は一般に図5のように表現できる。PU_{0 out} におけるデータの集合が分割され、PU₁ ~ PU_n にそれぞれが転送されれば、それらの処理は並列に実行される。この処理形態はごく一般的なものであり、多くのマルチプロセッサがこの処理形態をもつ。我々の実験システム AKOVS の並列処理も、当初、この処理の実験のために製作され、画像表示を対象とした種々のデータが得られている(3)~(6)。





図5 並列処理

尚、並列処理における PU_{0 out} から各 PU へのデータ転送は、逐次のもの以外に、同一データのせいで転送（ブロードキャスト）のモードをもつことが望まれる。

パイプライン処理

パイプライン処理は、一般に、図6のように PU_{0 out} から出たデータの流が PU₁, PU₂, ... と順次経由して PU_{0 in} に至るような処理形態をとり、同時に（プロセッサユニットは異なるが）複数個のデータの処理がなされる。

図6 パイプライン処理



十) 試作中の PPM はブロードキャストの機能をもつ。

並列パイプライン処理

本稿では、以上の並列処理とパイプライン処理をあわせもった図7のようなものを並列パイプライン処理というものとす。




図7 並列パイプライン処理

縦方向のデータの流は相互に関連し合えない点、アレイ状の処理と異なる。

図7の並列パイプライン処理は並列処理の一つの形態であり、構造のみに着目した処理速度については文献(9)が検討した。

ところで、我々の提案する構造 (PPM) が、並列処理、パイプライン処理はむろん、図7の並列パイプライン処理を実現できることは、グラフの埋込みからすぐ判明する。(図8参照) すなわち、図4(b)の PPM の処理形態は、見た目よりかなりの普遍性をもつものと考えられる。

廿) 処理速度の点でベストではないが、考え易い形として一般性がある。処理速度の優れた形態としては、入れ子並列型、ブロードキャスト型などがある(9)。




図8 PPMにおける並列パイプライン処理

4 応用概観

応用例は、PPMの処理形態にあわせて種々考えられる。

並列処理

図5のような処理で、行列演算をはじめとする種々の分割可能な演算が相当する。その応用として、画像処理における種々の演算(3D→2D変換、スプライン曲線の計算など)が挙げられる。一例として、プロセッサユニット数に対して処理速度が向上する様子を実験機AKOVSTにおいて測定したものを図9に示す(6)。




図9 スプライン関数によるスムージングにおける処理速度向上の実測値

パイプライン処理

図6のようなパイプライン処理は、典型的な応用として、複数個のパターンとのマッチングを調べる場合などに有効である。

一方、パイプライン処理は、図6のような一方向の場合のみではなく、図10のような二方向パイプラインも有用である。(二方向の場合は便宜上横の流れとして描く。)




図10 二方向パイプライン処理

二方向パイプライン処理の場合、左端のPU₀が入出力に携わるならば、右端のPU₀は必ずしも必要でない。

二方向パイプライン処理は、その名の如く処理がスムーズに行なえるためには、各PUの動作が特定の条件を満たしている必要がある。一般的に、プロセッサユニットは、互いにハードウェア的には同期機構をもたない。従って、一方向では楽な動作も二方向では必ずしも容易でないことが多い。

ここで、二方向パイプラインの簡単な一例としてリニアスタック(以下LSと略す)を取り上げる。LSの動作の概略は、図11のようにKungのいう"systolic computation"に相当。




図11 LSの二方向パイプライン動作

時刻 $t=0$ からある時刻 $t=i$ までは右側への一方向パイプライン動作を行ない、 $t=i+1$ からある時刻 $t=j$ までは、逆転して、左側への一方向パイプライン動作をする[†]。このあと、再び右方向パイプラインへと移ることもあり得る。つまり、右方向パイプラインがスタックへデータを詰め込む操作であり、左方向パイプラインがスタックからデータを取り出す操作に相当する。

LSでは、図11のように右側への一方向パイプラインから左側への一方向パイプラインの切換えが、スムーズにムリなくできる必要がある。

ここで、データの詰め込みを [phase 1]、取り出しを [phase 2] と称している。

一般にスタックはポインタを用いたソフトウェア的なものが普通であり、このようなハードウェアスタックはあまり使われない。しかし、各プロセッサユニットごとにある程度の処理が可能であり、有用な場合もある。その一例は文献(11)で述べたソーティング[‡]であり、詳しくは次節で述べる。

†) もちろん、 $0 < i < j$ 。全PU数を n とすると $i < n$ 。


‡) 文献(11)ではデータの入出力は考えていないので、その部分を付け加えて考える。

以上は、並列処理、パイプライン処理別々に応用を考えてきたが、前節で述べたようにこれらを混合した並列パイプライン処理(図7)はさらにそれぞれの長所をあわせた処理形態となり得る。また、並列処理とパイプライン処理が時間的に切替わるような処理形態もとられる。


5 ソート/サーチへの応用

PPMを用いる応用例の一つとして、ソート/サーチについて述べる。まずソートについて考える。ここでのソートは、ホストコンピュータからインタープロセッサPU₀を介してデータ列が入り、昇順または降順にソートされたデータ列が出てくるような操作、すなわち、入出力手続きを考慮したソートを対象とする。

このとき、ホストコンピュータからみたソーティングモジュールの使い方を、データ列の入出力から大別すると、図12(a)のFIFO型



(a) FIFO型



(b) LIFO型

図12 ソーティングモジュールの使い方

と (b) の LIFO 型になる。ここでの LIFO 型は前節の LS で十分である。また、PU の個数に制限をつけなければ、LS は FIFO 型に変換できる。PU 数が十分用意された PPM を用いれば、FIFO 型、LIFO 型いずれのソーティングモジュールを作ることもできる。

図13の PPM による LS を用いるソートを簡単に述べる。(昇順ソートを例にとる)



図13 PPMによるLS

[phase 1] では、PU は左から入ってくる入力 input と手持のデータ register とを比較し、大きい方の値を右隣の PU へ output とし出力する。[phase 1] が終わった時点で左から昇順に並んでいる。[phase 2] ではデータを左へ転送し出力する。Algol 風には次のように書ける。

```

[ phase 1 ]
input ; / leftport /
output ; / rightport /
register ; / data storage /
begin
register:=NIL ; / initialize /
while phase1 do
if input>register
then output:=input
else begin
output:=register ;
register:=input
end
end
[ phase 2 ]
input ; / rightport /
output ; / leftport /
begin
while phase2 do
begin
output:=register ;
register:=input ;
end
end
end


```

この LIFO 型ソートを FIFO 型に変更しようとすると、昇順と降順が逆になるだけである。一般に FIFO 型はデータ列の長さが PU 数を決めるから、固定した構造では PU 数が大きすぎると遅延時間が問題になる。しかし、PPM では構造上このことも問題にならない。データ列の長さに対応するフローセツサユ (十) 一般に、LIFO 型は、ある条件のもとでは FIFO 型に変換できる。


ニット PU_i は PU_0 に直接結合され得るからである。

実際にこのアルゴリズムをインプリメントし、スムーズに動作させるには、[phase 1] と [phase 2] の切換えマデータ通信のための配慮が必要である。また、降順のソートも同様にできる。

次に PPM によるサーチについて考える。データ数以上の PU が用意できる場合、そのサーチは非常に簡単である。PPM では、図14 (a) のようにフローキャストを用いてのサーチ、(b) のようにパイプラインによるサーチを行なえる。これらいずれの場合も、キーあたり $O(1)$ の手数で済む。



(a) 並列サーチ



(b) パイプラインサーチ

図14 PPMによるサーチの方法

以上、PPM によるソート/サーチと、PU 数がデータ数を下回らないという条件で考えた。このことは、PU の複雑さの程度が (十) このようなソートのうち入出力手続きを考えないものは並列バブルソート⁽⁴²⁾ として知られており、入出力手続きも考え、バスによるフローキャストを利用したソート⁽⁴³⁾ も最近提案されている。

ら考えて、たとえVLSI技術を用いてもきつい条件といえよう。また、データ数 n に等しいPUが用意できる場合、ソートの速度はFIFO型もLIFO型も似たようなものである。もっとも、ソートすべきデータ列の集合が多くあり、それらを順次ソートする場合などには、FIFO型ではそのままでもマクロにもパイプライン動作ができるが、LIFO型では工夫が必要となる。

データ数 n だけPUを用意するという事は、1つのPUにデータ格納レジスタは1個だけである。ここで考えるPUは、一通りの演算機能(この例では、比較)をもち、かつプログラムとして、従って、1つのPUあたりデータ格納レジスタ1個は $\#PU$ の複雑さに比べ相対的に非常に小さい割合でしかない。1PU1データという構造はスペース利用率の悪いものとなっている。

では、1PU k データとしたとき、

- (i) $k \geq 2$ でも $k=1$ と同じ速さのソート/サーチは実現可能か?
- (ii) 可能とすれば、 k の値はいくらが適当か? という問が生ずる。

一般の k に対して、どのような速さになるかは、PUに格納する全体のデータ構造に依存する^卍。ソートに有効な、PUとデータ構造の関係を図15に示す。


線形データ構造の場合、 k が2以上における処理速度と、 k が1の処理速度を大差なくするのは非常に困難である。

一方、木型データ構造ではFIFO型ソートは困難であるが、LIFO型ではデータを入力する段階で取り出しに向けた格納方法を取り、データを出カするときにソートされたデータ列にするという方法が知られている。この方法を用い、セル数 $O(\log na)$ で実現した文献(15)は、PU数の下限が小さくなるという実用性の非常に高い方法である^卍。この場合の木^卍の作り

+) テーブル型データの桁ごとのソートなど。

卍) これに、さらにワーキングレジスタが1個加わる。

卍) $k=1$ の場合は他に、ブロードキャスト型(43)やデータレジスタと比較器と分離した形式(44)などがある。



注: □ は1つのPUを表す。

図15 PUとデータ構造の関係

方はいろいろあり、全ノード数がデータ数を上回る二分木という条件さえ満たしていればよい。1つのPUに格納するデータ数を極力同じにし、各PUでの処理をほとんど同じとし、かつ、データのアドレスを処理に便利なものとするため、我々は図16のようなデータ構造を採用した^卍。




図16 あるPUから k が一定となる木構造

ただし、図16は $k=4$ の例を示している。

このようなデータ構造のとき、PU数 n とデータ数 na の関係は次のようになる。(ここで、 $k=2^l$: l は正の整数とする)

$$na = (2k-1) + k \{ n - (\log_2 k + 1) \}$$

$$= k(n+1 - \log_2 k) - 1$$

卍) このようなソート専用モジュールを文献(15)ではソートエンジンと呼んでいる。

卍) 文献(15)では、木を縦続に接続する方法を提案している。

逆に、

$$n = \begin{cases} \left\lceil \frac{n\alpha + 1}{k} \right\rceil - 1 + \log_2 k & (n\alpha \geq 2k) \\ \left\lceil \log_2 (n\alpha + 1) \right\rceil & (n\alpha < 2k) \end{cases}$$

例えば、データ数が10000、kが1024のとき必要なPU数nは上式より $n=19$ と求まる。

このようなLIFO木⁺によるソートに要する時間は、 $k=1$ 、すなわちデータ数だけPUを用意するソートの場合と同程度となる。1PUあたり2以上のデータを格納するにもかかわらず、1PUあたり1データの場合と処理速度が変わらないのは、木構造の性質をうまく使っているためである。このアルゴリズムを以下に示す。(昇順のソートを示す)

```
[ phase 1 ]
input ; / leftport /
output ; / rightport /
register[k] ; / data storage /
begin
for count:=0 while phase1 do
begin
address:=calculate(count) ;
if input>=register [address]
then output:=input
else begin
output:=register [address] ;
register [address]:=input
end
end
end
end

[ phase 2 ]
input ; / rightport /
output ; / leftport /
addinput ; / leftport /
addoutput ; / rightport /
begin
while phase2 do
if register [2*addinput]<=register [2*addinput+1]
then begin
output:=register [2*addinput] ;
register [2*addinput]:=input ;
if 2*addinput<k
then addoutput:=2*addinput
end
else begin
output:=register [2*addinput+1] ;
register [2*addinput+1]:=input ;
if 2*addinput+1<k
then addoutput:=2*addinput+1
end
end
end
end
```

[phase 1] では、入ってくるデータを、木の各ノードへ左のPUから順に詰めてゆく操作がなされる。ただし、「親よりも子のデータのほうが小さい」という関係を常に保つようにデータの比較を行ないながら木を構成してゆく。

なお、左のPUから入力されたデータが、その

十) 文献(5)ではヒープ木。


PU内のどのデータと比較すべきかということは、PU内に入力(通過を含む)されたデータ数から計算して決める。このアルゴリズム中 calculate(count) が それにあたる。

[phase 2] では、まず、左隣のPUからのアドレス情報(さらに左のPUへ出力したデータの格納アドレス)を入力し、その子にあたるデータ(2つ)のアドレスを計算する。それら2つのデータを比較し、小さい方を左のPUへ出力する。また小さいデータの格納アドレスを右のPUへ出力する。各PUがこの操作をするこにより、昇順にソートされたデータ列を出力することが出来る。降順のソートも同様に行なうことが出来る。


このような、LIFO木によるソートの特長は、本質的にはPU数が速度に関係しないから、スペースだけの観点から1PUに格納するデータ数kを決定できる^{十)}。

次にサーチについて考える。

kが2以上の場合でも、やはり、図17(a)のようにハイフライン的サーチと(b)のよう



(a) ハイフラインサーチ



(b) 並列サーチ

図17 PPMによるサーチ ($k \geq 2$)

十) 最適なデータ数kは、演算部のプログラムを含むハードウェア量から算定できよう。恐らく数百のオーダーではないかと推定している。




図18 PPM の構成

な並列サーチが考えられる。いずれの方法も PPM では可能である。

ソートを行ない、その後に入力データをそのままサーチに移ると仮定すると、線形データの場合、 k がある程度大きくなっても並列サーチは効果があがるものと思われる。LIFO木の場合は、データの並びが一行でないため線形データ構造ほどの効果は期待できない。しかし、PU数が多いときにブロードキャストを用いれば、並列サーチは通常の意味での並列処理の効果はあろう。

また、ソートとサーチが別個になされてよいならば、文献(15)のようにソートのあとで入れ換えをしてサーチに移れば、データを木構造としたパイプラインサーチも有効となる[†]。

いずれの使い方をするかは、アーテック的には PPM の PU 数に依存し、ソフトウェア的にはどのような処理を対象とするかに依存しよう。いずれにしても、OS 設計で十分に考慮されなければならない。

6 製作中の PPM

現在製作中の PPM の構成を図18に示す。PU₀~PU_nは、いずれも CPU にマイクロプロセッサ Zilog Z-80A を使用している。また、M₀~M_nは最大12KBのメモリである。各PUはバスにより結合されており、M_i (i=1, 2, ..., n) はPU₀とPU_iの共有メモリと見ることが出来る。M₁~M_nに対するPU₀のアクセスには2つのモードがあり、それらは表1のようになっている。M_iに対してPU₀とPU_iがアクセスするときの優先権は、モードIのとき同等であり、モードIIのときはPU₀の方が高くなっている。

隣接するPU間 (PU₀-PU₁, PU₁-PU₂, ... 等) の結合は、専用LSIを用いたポート結合とな

表1 M₁~M_nに対するPU₀のアクセスモード

モード	アクセス動作	備考
I	M ₁ ~M _n のうち指定した1つだけをアクセスする	読み出し書き込み共に可能
II	M ₁ ~M _n を一せいにアクセスする (ブロードキャスト)	書き込みのみ可能

†) サーチ用のモジュールを文献(15)ではサーチエンジンと呼んでいる。

つている。

製作中の PPM は $n=32$ を実装単位となるよう設計しているが、接続線を用いることで n は本質的には制限なく大きくすることもできる。 n が 100 や 1000 のオーダーでの PPM の効果的な使用法が見出されれば、そのような実装も可能である。

7 むすび

マルチマイクロプロセッサの有効性はすでにいくつかの論文でも確かめられている(16~18)。それらの基本的な構造はスターあるいはアレイである。この他、ループや木構造などの試作報告があるが、いずれも適用範囲はそれ程明確でない。

本稿では、並列パイプライン的な動作の可能なスターと線状(またはループ)を組み合わせた構造をもつマルチマイクロプロセッサ PPM について考察した。

PPM の特徴は、構造が簡単なことと拡張性に富むことである。また、過去に製作済みのシステム AKOVST も当初はスター状の結合のみであったが、後にループ結合が追加され、PPM としても動作する。

もっとも AKOVST は集積度の低いチップによる製作であるので、インタープロセッサ以外の PU は 4 個しかない。従って、現在は 32 個の PU をもつ PPM を製作中であり、間もなく実装される予定である。本稿では、応用としてソート/サーチを中心に述べたが、多ポートのチャンネルプロセッサ的な使い方など種々の実用的な用途も考慮されている。現状では、小規模なミニコン程度のものに付随するモジュールとして設計されているが、カスタム VLSI としてさらに集積化される方向も考えられる。

文献

- (1) P. H. Enslow Jr. (Ed.): "Multiprocessors and Parallel Processing", John Wiley & Sons, Inc. (1974)
- (2) 阿江ほか: "小規模マルチマイクロプロセッサシステム

の方式", 信学技報 EC 78-35 (1978)

- (3) 阿江, 高橋, 千葉, 松本: "マルチプロセッサによるカテゴリータートルミルの高速化について", 信学技報 IE 80-39 (1980)
- (4) T. Ae and K. Takahashi: "Picture data processing in small parallel computer", Proc. 2nd IEEE Workshop on PDDM, pp. 266-271, Asilomar (Aug. 1980)
- (5) T. Ae et al.: "Computer graphics in multiple microprocessor system", EURO-GRAPHICS 80 (edited by C. E. Vandoni), pp. 281-288, North-Holland Pub. Co. (1980)
- (6) 阿江ほか: "ハイレベルターゲット形並行処理計算機の検討", 信学技報 EC 80-68 (1981)
- (7) T. Ae et al.: "A multiple microprocessor system with mutually diagnosing capability", Proc. of International Computer Symposium (Vol. I), pp. 375-388 Taipei (Dec. 1980)
- (8) 阿江ほか: "情報学会マイクロコンピュータ研究 18-3 (1981)
- (9) 阿江, 松本, 相原: "通信オーバヘッドを考慮した並列処理ネットワークにおけるフロー問題", 信学技報 AL 81-31 (1981)
- (10) 阿江, 尾崎, 天橋: "C言語による LCN-1 ードプロセッサのソフトウェア実装", 信学会情報部内報 586 (1981)
- (11) 阿江, 相原: "VLSI 向きアルゴリズムの考察", 信学会情報部内報 53-7 (1981)
- (12) A. Mukhopadhyay and T. Ichikawa: "An n-step parallel sorting machine", Tech. Rep. 72-03, The University of Iowa (1972)
- (13) 安浦, 高木: "並列計数法による高速ソート回路の設計", 信学技報 AL 80-76 (1981)
- (14) D. T. Lee, Hsu Chang and C. K. Wong: "An on-chip compare/steer bubble sorter", IEEE Trans. Computer, C-30, 6, pp. 396-404 (1981)
- (15) Y. Tanaka et al.: "Pipeline searching and sorting modules as components of a data flow database computer", Information Processing 80 (edited by S. H. Lavington), pp. 427-432 North-Holland Pub. Co. (1980)
- (16) R. Kober et al.: "SMS-A powerful parallel processor with 128 microcomputer", Euro Micro Jour., 5, p. 40 (1979)
- (17) 星野力: "偏微分方程式解析のためのマイクロプロセッサ複合体", 情報処理, 22, 11, p. 974 (1979)
- (18) 同: "超高速計算技術の動向と原子力分野での試み", 電気学会大会 S. 14-1 (1981)