

# Hash と Sort による関係代数マシン

Relational Algebra Machine Based on Hash and Sort

喜連川 優

M . Kitsuregawa

田中 英彦

H . Tanaka

東京大学

University of Tokyo

## I. はじめに

データベースマシンの出発点は "Logic per Track" にあると考えられる。これは RAP<sup>(1)</sup> や CASSM<sup>(2)</sup> に見られる如くディスクのヘッドに簡単なロジックを付加し、単純な条件検索を実現するものであり、後に記憶媒体が CCD や磁気バブルなどに置きかえられ、メモリとプロセッサのペアを基本単位とする "Cellular Logic Type DBM" としてとらえられる様になった。この方式は SELECTION や UPDATE など 1 タップル内で処理が完了する比較的負荷の軽い操作に対しては従来のマシンに比べて大きな性能向上をもたらすとともに、メインメモリとディスクとの間の von Neumann Bottleneck の解消を図り、Filter Processor<sup>(3)</sup> としての位置を固めたといえる。しかしながら、JOIN や PROJECTION など処理負荷の重いオペレーション、2つのリレーションにまたがるオペレーションに対して直接適用しようとしても、その効果は薄く、Stream Oriented な全数サーチ処理手法の適応限界が明らかにされた。即ち、これまで開発されてきた多くのマシンは基本的に "Filter Processor" でありリレーションナルモデルのサポートに際し不可欠な JOIN や PROJECTION に対しては充分な性能を有しているとは言い難い。いくつかのマシン上での JOIN の処理方式を検討すると以下の如くなる。

- Cellular Logic Type DBM では JOIN の処理負荷は両リレーションの Cardinality の積に比例し、それをセル数台のプロセッサにより並列

鈴木 重信

S . Suzuki

元岡 達

T . Moto-oka

工学部

Faculty of Engineering

処理する事になる。従って処理時間 T は

$$T \propto \frac{N \cdot M}{n \cdot k}$$

と表わされる。

M, N : 2つのリレーションの Cardinality

n : プロセッサ数 = セル数

k : プロセッサ 1 台当たりの比較器の数

RAP などがこの範疇に入る。既に我々もこのタイプの DBM に改良を加え、プロセッサとメモリ間の結合関係を 1 対 1 の固定化されたものからより柔軟なものにした "可変構造多重処理データベースマシン" の開発を行なって来た。このマシンでは上記の n が固定ではなく処理負荷に応じて動的にプロセッサが駆動される点に特長がある。<sup>(12), (13)</sup>

- RELACS<sup>(5)</sup> では連想プロセッサ (STARAN like) を用い、上記の n が大変大きくなつたとみなす事ができる。

• KUNG らの Systolic Array<sup>(6)</sup> では VLSI の利用により多数のコンパレータとパイプライン的に駆動する事によりページ内では  $\mathcal{O}(N)$  時間で JOIN が実現できるが、これはビットマップを生成するだけで実際の結合操作は伴わない。ページレベルでの制御方式は明らかでない。

- DIRECT<sup>(7)</sup> でもページレベルで  $\mathcal{O}(n \times m)$  ( $n, m$  : 2つのリレーションの占めるページ数) を要し、プロセッサ台数を充分に増やし  $\max(m, n)$  台用いる事で  $\mathcal{O}(\min(m, n))$  時間、即ち、小さい方のリレーションサイズに比例した時間での処理を試みている。又ページ内の処理は、ページロード、ソートによる JOIN、ページストアの 3ステップからなり、汎用 μP により

実現している。<sup>(8)</sup>

- CAFS の Hash Bit Array 方式は後に再び触れるが、JOIN 候補の篩い落としには効果があるものの、あくまで前処理であり、実際の合操作はホストで行なう必要がある。

以上の如く、現実的な大きさのリレーションにしても関係代数演算の  $O(N)$  化は充分に実現されているとは言えない。尚、最近<sup>(9)</sup>等国内マシンですぐれた方向も存在する。

本稿では Hash と Sort を用いた  $O(N)$  の関係代数マシンについて、その処理方式、基本構成について述べる事とする。

## 2. Hash の適用

Hash は一般データベースでのアクセス法としては、しばしば用いられ、ロードアクタが小さい時、略1回で目的とするレコードを得ることが出来、最も高速な手法と考えられている。この様なメモリ媒体上のスタティクなデータ管理手法としての利用とは別に、データベースマシンでは以下の2つの適用方法が考えられる。

### 1. CAFS に見られる篩い落とし技術

### 2. クラスタリング手法

JOIN の処理手法について考え方と、1.ではバケットの数を多くして結合アトリビュートに Hash を施し、両リレーション間でのシノニムを結合可能性のあるタブルにして以後の処理対

象とする手法である。これにより JOIN のための可能性のないタブルは篩い落とされ、両リレーションのサイズは減らすため、処理負荷が Cardinality の積でなく単純な処理方式では、その効果は大きいと考えられる。しかしながら、これはあくまでも、前処理であり、Explicit Join に於けるタブルの結合操作は後にホストで実行する必要がある。

一方2.の手法は対象とするリレーションのタブル数自体の減らしを目的とするのではなく、実際の結合処理に於ける負荷を小さくしようとする手法である。即ち、JOIN は最も単純に処理すれば  $O(N \times M)$  時間は要であるが、JOIN アトリビュートに関して両リレーションに Hash を施し、全体を  $S$  のバケットに分割したとする。異なる Hash ID をもつバケット同志は JOIN が可能な可能性がない為、同一バケット ID 同志の処理に限定できる事になる。すなわち

$$N = \sum_{i=1}^s n_i, \quad M = \sum_{i=1}^s m_i$$

とすると、所要時間  $T$  は

$$T \propto \sum_{i=1}^s n_i \cdot m_i$$

である事になる。図1に示される如く、Hash のクラスタリング効果により、大きな処理負荷の減らすかもたらされる事がわかる。我々はこの2つの手法を基本に関係代数演算の高速化を試みた。

尚、1., 2.の手法は互いに独立であり、2.で実際の処理をほどこす前に、

Joinability Filter Processor として1.を適用することによって、作業領域を大きく節約する事が出来る。この様に、1., 2.両手法の融合も可能である。

又、以上は JOIN に関して述べたが、PROJECTION の処理については、1.の手法を利用する場合、シノニムを全て重複タブルと見做す事は必ずしも出来ず、少々問題が残るのに対し、2.の手法では、異なるバケット間での重複は有り得ず、JOIN と全く同様に適用することが出来る。




Fig. 1. Clustering Effects By Hashing In JOIN Operation

### 3. Hash 技法の並列処理化とその問題点

前節では Hash を適用し、リレーションを互いに独立なバケットに分割する事により、JOIN, PROJECTION などに対する処理負荷の大きさを減少させる事が実現されたという事実が示された。ここでは、この方式をいかにデータベースマシンとして実現するかについて考える事にする。一台のプロセッサでシリアル処理する事も可能であるが、多数のプロセッサを用い、各バケットを並列処理することにより一層高速化が期待出来る。以下、Hash をもとにした関係代数マシンと構成するにあたっての問題点をいくつか挙げし、次節でそれらに対しで我々の採った方策を説明する。<sup>(15)</sup>

#### 1) バンクパラレリズムの反映

処理の対象とするリレーションが複数のメモリバンクに格納されている場合には、それが1つのバンクに入れられていれば、バケット数倍の高速化を図る。

データベース処理ではデータが主体であり、その流れにそって処理が施される。この際、たとえ  $O(N)$  の処理負荷であろうとも、一本の長いデータ流とするのではなく、それを短い複数本のデータ流とする事により、バケット数だけの高速化が可能である事が望ましい。即ち、 $O(N)$  の  $N$  をリレーションの Cardinality ではなく、ページサイズにすると事が好ましい。これにより作業ページ空間に入りきりリレーションの操作に関しては、その大きさに依存しない高速関係代数処理が可能となる。

#### 2) バケット内 $O(n)$ 処理

Hash を用い、2つのリレーションを互いに独立な  $S$  ケのバケットに分割する事により、 $S^2$  ケではなく  $S$  ケのバケット処理に軽減出来た。即ち、バケットレベルで  $O(S)$  の処理負荷を実現したが、更に1つのバケット内の処理も、そのサイズを  $n$  とすると  $O(n)$  時間で処理を完了させ事が望まれる。これにより全体として高速な関係代数処理が実現できることになる。

#### 3) プロセッサへのバケット分配技法

バケットは互いに独立であり、従つて、基本的には1つのバケットを1つのプロセッサに割り当てる、各々並列に処理する事で高速化が期待出来る。この際プロセッサが当該バケットを構成するデータを効率よく収集出来る様にする必要がある。又、或程度以上の大きさをもつリレーションの処理を

考えると、全てのバケットを並列に処理する事は困難であり、駆動プロセッサ台数を越えるバケット処理に対しては、シリアルに行なう必要がある。二つの  $O(n)$  を実現するためには、複数台のメモリバンクはデータ流の乱れを最小限とし、円滑なバケット切换を実現する必要がある。

#### 4) 分散不均一性への対処

Hash を利用する場合、その性質上、Hash 後のデータの分布は必ずしも均一にならず、バケットの大きさに偏りが生じてしまう。更に、プロセッササイズに収まらず、バケットオーバフローを生ずる事もある。この分布不均一性は Hash を採用する場合には避け難い特長であり、一方 Hardware Architecture から見れば、処理対象の大きさの変動は、リソースの使用効率及び性能を下げる要因となる。従つて、この問題を効率よく処理し、又オーバフローの如き例外事象にも対処できる必要がある。

### 4. 実装方式

前節述べた問題点に対し、我々の採った手法について解説する。

#### 1) バンクパラレリズムに関する

対象リレーションが 仮に  $m$  台のメモリバンク（メモリモジュール or ディスクモジュール）に格納されているとする。 $m$  本のデータ流に対して  $2 \cdot m$  台のプロセッサを駆動する事によりモジュール間のパイプラインを形成し、各データ流を並列に処理する。これにより  $m$  倍の処理の高速化即ちバンクパラレリズムを実現する。（6節）参照

#### 2) バケット内 $O(n)$ 処理について

プロセッサは割り付けられたバケットの処理を  $O(n)$  時間で完了する事が望まれる。一方、関係代数演算では JOIN 或は PROJECTION あたりビュートに関するソートされている。即ち、 $O(n)$  時間で処理出来ることは明らかである。そこで、ここではプロセッサに1ポート機能をもたせることとした。従つて問題は、 $O(n)$  のバケット処理から  $O(n)$  のソータに還元された事になる。我々は既にソータの開発を行なってきているが、これは入力データ流に連れる事なく同期してソートを行なう  $O(N)$  ( $N$ : レコード数) ソータである。アルゴリズム的にはマージソートを基本とし  $O(N \log N)$  のソート負荷を一次元状に結合された  $\log N$  台のプロセッシングユニットを用い、パイプライン処理

する事により、 $O(N)$ 時間のソートを実現している。本ソータをプロセッサに組み込む事により、バケット内処理を  $O(N)$ 時間で完了出来る。

### 3) バケット分配技術に関する

一般に、駆動プロセッサ台数に比べて、Hashによって生成されたバケットの数の方が多く為並列処理を上まわる分については、バケットシリアルに処理を進めて行く必要がある。一方、全体として  $O(N)$ 時間で処理を完了する事が目的であり、この為にはメモリデバイスがバケットシリアルにデータを途切れ事なく出力する必要がある。一般に、1つのバケットを構成するタプルがメモリデバイス内で物理的に連続して配置されているとは期待出来ない為、何らかの工夫が必要になる。即ち、メモリ内にランダムに存在するバケット内のデータを連続して出力する機能が要求される。ディスクによってこれを実現する事は困難であり、遂に RAM を用いれば明らかに可能であるが、現実のリレーション全体をステージングする場合、ファイルプロセッサを連絡としても、かなり大容量となり、メモリ階層上、ディスクと RAM の中間領域に存するデバイスを用いる事がより自然である。我々はこれらの条件を満たす XEII<sup>(10)</sup> 媒体として磁気バルメモリを採用した。バブルは現在、容量的には 4 Mbit/chip が可能であり又、コンティギュアスディスクを用いる事により、一層の進歩が期待出来る。価格的には、製造工程が RAM と比べて簡素化されている為市場開拓により将来かなり低いコストが見込まれる。更に、その不揮発性はデータベースサポートを実現する上では有効な要因と言える。我々は改良 Major/minor 方式のバブルチップを利用して事により効率よいバケットシリアル出力を可能とした問題を解決した。

### 4) 分散不均一性に関する

Hash 関数によるクラスタリングの問題点として次の又点をあげる事が出来る。オ一は従来同様の問題であり、Hash によって生成されたバケットサイズに関して、その偏りが生じてしまい必ずしも均一にならないという事実である。但し、我々の場合には、これが直接メモリ使用効率に反映される事はない。オニは、本マシンでは Hash を施すデータ流が 1 本ではなく、1) 述べた如くバンクパラリズムを実現する為複数のデータ流に対して同時に Hash が施されると

いう点である。この 2 つの問題が重なり、より複雑になっている。我々はこの問題に対する Hash の段階でモジュール間バケット平坦化処理を行ないマルチストリーム間の偏りをなくし、更にバケットサイズの偏りに対しては、その後バケットサイズチューニングを行ない、バケットを複数集めて、プロセッサのメモリ容量(プロセッササイズ)に合わせる様に統合し、プロセッサの利用効率を高めるとともに、モジュール間パイプラインの擾乱を押さえている。バケット数を多くして Hash を施す為、オーバフローは殆んど生じないが、(一般の Hash の様に location と Hash 値を対応させる方ではなく、クラスタリングを目的としている為、予め定めたバケットサイズが存在するわけではない。メモリは単に当該レコードデータに Hash 値を連結して記憶するに過ぎない。ここでオーバフローとは、同一 Hash 値を有するタプルがプロセッサのメモリ容量を越えた場合をいう。) この場合には、複数のプロセッシングモジュールがリングバス上の 1 つのチャネルを介し、動的に結合して、協調処理を行なう事により解決できる。

## 5. システム構成

本 DBM の構成を図 2 に示す。データ操作部は図 3 に表わされる如く、4 つのモジュール、プロセッシングモジュール (PM)、メモリモジュール (MM)、ディスクモジュール (DM)、コントロールモジュール (CM)、及び、これら多数のモジュールを結合する時分割多重チャネル方式のリングバスからなる。図中、下のステージングブリッジを用いて DM か




Fig. 2 Abstract View Of Data Base Machine




Fig.3. Global Architecture Of Data Manipulation Unit

MMにリレーションデータをステージングし、その後上のプロセッシングリンクを用いて、PMがMM上のデータに処理を施す。CMは両方のリンクに存在し、全体の実行制御を司どる。又これら之上位にはQuery Analyzer, Security Enforcer, Integrity Enforcer等が存在し、CMには、関係代数演算Treeに展開されたQueryが渡される。

### 1) プロセッシングモジュール

本モジュールは Control Unit, Sorting Unit, Tuple Manipulation Unit, Hash Unit, Ring Bus Interface Unitなどからなる。(図4)

- Control Unitは CMからのコマンドを解釈




Fig.4 Processing Module Organization

し、ソース及びリザルトリレーションに対応するポート番号。Hashアトリビュートや Qualification Predicateに関する情報の管理を行なう。又PMの全体的な振舞を制御すると共に、各unitの初期化、駆動力を司どる。

M<sub>i</sub> : memory unit (with the capacity of  $(K-1)K^{i-1}$  records respectively)  
 P : processing unit (K-way)




Fig.5 Global Architecture Of Stream Driven Sorter

- Sorting Unitは 入力データ流に遅れを事なく同期したソートを行ない、処理と入力とオーバラップさせることによって、最後のレコード入力後、僅かの遅れと共にソートされたレコード出力が得られる構成となっている。ソートアルゴリズムはマージソートのパイプライン化である。今、N(=K<sup>2</sup>)ヶのレコードのソートを行なうものとすると、K-wayマージを行なうプロセッサをl台用意し、i番目のプロセッサには(K-1)×K<sup>i-1</sup>レコード分のメモリを附加する。K=2とした時の全体像を図5に示す。レコード流は、シリアルに左端のプロセッサに入力される。処理は基本的にはマージであり、第i番目のプロセッサは第i-1番目のプロセッサから送られて来る  $K^{i-1}$ ヶのレコードからなるソートされたストリングをK本マージして、Kヶのレコードからなる1本の長いストリングを生成し、第i+1番目のプロセッサへ出力する。図6の如く、各プロセッサはマージすべき K(K=2)本のストリングに関して第K番目のストリングの最初のレコードが到着した時点でマージを開始できる。図から明らかに如く、log<sub>K</sub>N台のプロセッサにより  $O(N)$  ソータが実現できる事がわかる。処理の詳細については、文献[3,11]を参照されたい。
- Tuple Manipulation Unitは Sorting Unitから




Fig. 6 Sorting Process Overview Of Stream Driven Sorter

のソートされたデータ流に対して関係代数処理を施す。又JOIN後の2つのリレーションに及ぶRESTRICTIONや複雑なPredicateはここで評価される。更に不要アトリビュートの除去や、アトリビュートの並び換えなどタプルの整形処理も行なわれる。

- Hashing Unit は Tuple Manipulation Unit より生成された結果タプルを入力し、次のオペレーションに関するアトリビュートに対して Hash を施す。結果タプルは Hash 値を付加し出力される。
- Ring Bus Interface Unit は リングバス上のチャネルの検出、及びデータの入出力一切を受け持つ。チャネル番号、及び Hash ID のマッチングにより、タプルの取り込み制御を行なう。

## 2) メモリモジュール

本モジュールは Control Unit, Magnetic Bubble Memory, Mark Bit RAM, Bubble Control Unit, Tuple Control Unit, Bucket Management Unit, 及び Ring Bus

Interface Unit などからなる。(図7)

- Control Unit は CM からのコマンドを解釈し、ステージングフェイズ<sup>(前段)</sup>ではステージングアーリング上の有効チャネルリストを管理し、DM とのリンクを表現するとともに、プロセッサングフェイズにはプロセッサングアーリング上の割り付けられたチャネルを用い、PM との動的なリンクを制御するなど、MM の全体的な振舞を制御する。又モジュール内各 unit の初期化、駆動を可能。
- Magnetic Bubble Memory  
バブル、特に M/m 方式のバブルがディスク等のシリアルループタイプメモリに対して優れている点は、1 ビットタイムによる不要データの読みとばし機能。

にあり、これにより次の2つの特長が生ずる。

1. アクセスタイムが短い。
2. 実効データ転送レートが高い。

従来のプログラミング環境下で用いられる場合にはランダムなアクセス要求がなされるが、とりわけ1.の持長が重要視されているが、データベース有用を考えると、メモリに対するアクセス要求はアドレス指定による1ヶ1ヶのレコードではなく、

「ある条件を満たすレコードの集合」の如く、Set Oriented な要求となる。又この際、データの出力順序は問題でない場合が多い。従って、一回毎のアクセスタイムよりも算り、全体としての実効データ転送レートが重要なとなる。我々は従来の M/m 方式のバブルに対し更に改良を加え、より一層 2. の効果を高める方式を採用した。チップデザインに関する詳細は別の機会に譲ることとして、簡単の為最も単純な改良を図8に示す。即ち、メモリラインとマイナーラインの間に小さなバッファループ





Fig. 7 Memory Module Organization



BR/T: Block Replication/Transfer Gate  
TS : True Swap Gate

Fig.8 Modified Major/minor  
Bubble Chip Organization

を設け、必要なデータをマイナーラップからバッファラップへ動的に移す事により、レコード間のギャップタイムを殆どなくすことが可能となり、高い実効データ転送レートを実現出来る。一例として、マイナーラップ長が 2048 マイナーラップ数が 64 のバブルチップに対し、バッファラップ長をパラメタとレシミュレーションにより求めたチップ性能を図 9 に示す。ここで横軸は、ロードファクタ、即ち、出力すべきレコード数の全レコード数に対する割合であり、縦軸は 1 レコード当たりのレコード間ギャップタイムの割合を示す。この図から、わずかの工夫で次に述べるマ




Fig. 9 Overhead Ratio Of Modified Major/minor  
Bubble Chip With Buffer Loops

ークビットを用いた連想読み出し機能により、高い実効転送レートを実現出来る事がわかる。

#### • Mark Bit RAM / Bubble Control Unit

マークビットはバブルの回転と同期しており、マイナーラップ及びバッファラップレコードに対応して 1 つのエントリーが設けられている。ステージングサイズ又はプロセッシング「左イズ」のリザルトリレーションでは、Mark Bit RAM に当該タブルの Hash 値(バケット ID)が記録される。そして、プロセッシングサイズのソースリレーションでは、バケットシリアルにデータを出力するが、この際、Mark Bit を参照しながらバブルを制御する。Mark Bit は処理に応じ、隋時適当な意味を持たせ事が出来る。Mark Bit の操作並びにバブルの制御は全て Bubble Control Unit (BCU) が行なう。

• Tuple Control Unit は BCU からのタブルデータの整形及び BCU の駆動、即ち、R/W モードの設定、読み出すべきタブルの Mark Bit 情報の設定、バケット切換制御などを行なう。バケットシリアルなタブル送出に際し、バケット切換の契機を生成するが、この契機はループによって異なる。マイナーラップ側はバッファラップ側より早く、マイナーラップ内に存在する当該バケットの全てのタブルをバッファラップに吸い上げた後は次のバケット処理に移ってよい。尚、図 9 のデータは最初のバケットに対するものであり、バケットの連續出力を行なうと後続のバケットに対しては、更にギャップタイムがかかる。Tuple Control Unit は、以上の如く、BCU に比べ、より上位レベルの制御を行なう。

• Bucket Management Unit はバケットを構成するタブルの管理を行なう。DM 又は PM からのデータ入力時には、バケット毎にいくつのタブルを入力したかを管理しており、モジュール間バケット平担化処理を行なう。又、入力完了後、これをもとにバケットサイズチューニングを施す。

#### 3) ディスクモジュール

(図 10)

本モジュールは Control Unit, Disk Unit, Filter Processor, Hashing Unit, Ring Bus Interface Unit からなる。

• Control Unit は CM からのコマンドを解釈し、接続チャネル番号、Hash アトリビュート、Qualification Predicate などの情報を管理し、DM の全体的な振舞を制御するとともに各部の適切な初期化、駆動を司る。又ディスク内のページ分割されたリレーションの管理、及びディレクトリ管理を行なう。

#### • Disk Unit




Fig.10 Disk Module Organization

本マシンでは、2次記憶メモリとしてディスクを採用し、これにより大容量データベースのサポートを可能にしている。MSSを接続する事により、更に、大きな容量を維持する事も可能である。

- Filter ProcessorはDisk Unitからのデータ流に対し、Selection等の簡単な条件検索が施され、条件を満たすデータのみを Hashing Unitに出力する。

#### 4) コントロールモジュール

Query実行に際する各モジュールの振舞は次節で詳しく述べるが、CMは関係代数処理に先立ち、PM、MM、DM等に適切なコマンドを発行し、駆動する。これらのコマンドは、各モジュールに属するControl Unitが解釈・実行する。又、当該Queryに対するResource Scheduling即ち、モジュール台数、及びチャネルの割付け等と共にQueryの実行管理、上位システムとのやり取り等を行なう。

## 5. システム動作

本節では、関係代数演算子の処理過程を説明する事により、前節までに述べた基本機能部位の位置付け及び処理方式等をより明確にする。

リレーションの処理は大きく次の2つに分ける事が出来る。

1. ステージング フェイズ ..... ディスク(DM)に入っているデータの必要な部分をバブルメモリの空間(MM)へ移す段階
2. プロセッシング フェイズ ..... MMに移されたデータに対してPMが処理を施す段階

#### 1) ステージング フェイズ

リレーションは複数のDMにまたがってページ単位に格納されており、当該リレーションのMMへのステージングはページ、ペラルに行われる。DMでは、Filter Processorにより、Selection, Restriction 等の簡単な検索が行なわれる。条件を満たすタプルのみがステージングされる。これは従来のRAPやCAFSなどで実現されている機能と同種のものである。こうして選択されたタプルは Hashing Unitに送られ、最初のオペレーション(JOIN, PROJECTION, DIVISION etc)に関するアトリビュートに対してHashが施され、当該タプルにバケットIDを付加して、ステージング"リング"上に送出される。

一方MMはDMから送られてきたデータをバブルメモリに入力するが、この際当該バケットを構成するタプルがMM群にわたって出来た丈均等に分配される様、Bucket Management Unitによりモジュール間バケット平担化処理がなされる。MMは、当該バケットに対し、いくつのタプルデータを入力したかを常に管理している。これは、プロセッシング フェイズのバケット出力時に利用される。又、タプルの入力時には、タプルデータはバブルに貯えられ、バケットIDはバブルと同期したMark Bit RAM上に格納される。データ入力時にはバブル内のデータクラスタリングを行なつているかどうかはない為、チップ内でランダムに分散される事になる。本フェイズでは以上の如く処理対象のリレーションの中での必要な部分に対して、Hashを施しつつバブル空間上にステージングする。

#### 2) プロセッシング フェイズ

ステージング フェイズ時にステージング"リング"に結合していたメモリモジュールはプロセッシング"リング"に結合し実際の関係代数処理に取りかかる。MMはMark Bitに記録されているバケットIDとともに、バケットシリアルにタプルデータを出力する。この際、バブルに付加されたバッファループの効果により、略、連続した効率の良いデータ出力を実現する。同時に、バケットをプロセッササイズに結合するバケットサイズ"チューニング"がモジュール間にわたって行なわれる。小さなバケットはプロセッシングモジュールの利用効率が低く、又、バブルメモリに於けるバケット切換オーバヘッドも問題になる為、他のバケットと統合される。バケット管理により、当該バケットのタプルを全て出力すると次の




Fig.11 Pipeline Overview Of Bucket Processing

バケット出力にとりかかる。

PMはMMから出力されるバケットに対し関係代数処理を施す。あるバケットiに割り当てられたPMは当該バケットを構成するタプルデータを複数のMMから順次収集する。即ち、まずMM<sub>0</sub>にリンクし、MM<sub>0</sub>の持つバケットiのデータを全て取り込むと次にMM<sub>1</sub>にリンクし……。この様にしてPMは各MMを訪ねてバケットデータを取り込むが、その際タプルをO(N)ソータに供給する事によって入力に遅れを事なくソーティングを行なう。全てのMMとリンクし終わった後、ソータは当該バケットを構成するタプルデータをソート順に出力可能となり、ソートされたデータ流に対するTupple Manipulation Unitが関係代数処理を施す。この様に、PMの処理はMMからのデータ収集、及びそれと重複されたソートフェーズと収集後ソートデータ流に対する関係代数処理の左イズのスカラ成り立っている。これらの左イズはバケットサイズをnとする各々 O(n)時間で終了する為、全体として略々それに比例した時間が必要となる。依って、m台のMMに対してm台のPMを駆動する事によりパイプライン処理が可能となる。MM 2台、PM 4台の時の理想的な処理の様子を図11に示す。実際にはバケットサイズを完全に平坦化出来るわけではなく、少々の偏りは残存するし、又直積バッファオーバーフロー




Fig.12 Operator Level Pipeline Processing  
 (Overlapped Processing Of Hash Phase & Operation Phase)

による処理の遅れの可能性もある為、パイプラインは幾分乱されたものになると考えられる。処理を終えたPMは再び次のバケット処理に取りかかり、全てのバケットと多数のPMにより順次パイプライン的に処理して行く。尚、処理の途中で結果タップルが生成されると、現在処理中のオペレーションの次のオペレーションのアトリビュートに関してHashを施し、リザレトリレーションを格納するMMに送出する。

以上の如くステージングフェーズでベースリレーションをMM上に移した後、プロセッシングフェーズで処理を施す。一般に問合せ処理は複数オペレーションのシーケンスで表現されながら、処理結果をテンポラリリレーションとして順次MM上に生成する事により、以後プロセッシングフェーズを繰返しつつ処理を進めて行く。この際次節で述べるオペレタレベルのパイプラインが形成される。

## 7. オペレタレベルパイプライン

本マシンでは複数のデータ流に対するパラレルプロセッシングに加え、次の様な種々のレベルでのパイプラインプロセッシングが行なわれている。

1 … ソート用 log N プロセッシングユニットによるマージソートのパイプライン処理

2 … 複数のPMによるバケットパイプライン処理

3 … オペレタレベルパイプライン

1から3の順序で、よりハイレベルになっており、ここでは特に3について述べる。

Hashによるクラスタリング効果を利用する場合、中途半端な状態から処理を開始する事は難しく、あらかじめ全体をいくつかのクラスターに完全に分離する必要がある。従つて

1つのオペレーションの処理はHashによる前処理(Hash Phase)と、その後の関係代数についての真処理(Operation Phase)の2つに分離される。しかし、これ等を単にシリアルに実行するのではなく、以下に述べる如く処理を互いに重

疊化させ性能を向上させる事が出来る。

「プロセッシングフェイズ」では、PMはMMからのバケットに対し、関係代数処理を施すが、この際結果タブレの生成時に次のオペレーションに関するアトリビュートについてHashを施し、リザルトリレーションを構成するMM群へ送出する。従って、当該オペレーションの関係代数処理と次オペレーションに対するHashの処理が重畠されてしまう事になり、事实上、Hashに関する時間的オーバヘッドは消失する。図12に示される如くOperation Phaseを連続させられる事がわかる。又、一番最初は、ステージング動作に対してHash処理が重畠化されないと見做せる。この様に本マシンでは、多数のJOIN, PROJECTIONを含むQueryに対してオペレータレベルのパイプラインにより、Hashのオーバヘッドをなくし、高速処理を可能としている。

## 8. むすび

HashとSortによる $O(n)$ 関係代数マシンについてその基本構成を述べた。本マシンにより実際的な大きなリレーションのJOIN, PROJECTION等を $O(n)$ ( $n$ :メモリページサイズ)時間で実現できる事が示された。

Filter Processorは従来通りデータ源でその絞り込みを行なう上で重要な役割を果たすが、バルクメモリ・フィルタプロセッサ・ペアの単なる多重化(Cellular Type)だけでは集合演算の高速化は困難と考えられる。それに対し、ここではメモリバンクに固定されたデータ流を操作するのではなく、 $\times$ E)バンクから別のバンクへデータを流す過程で、PM MMの各種機能により、関係代数演算等の処理を施すとともにデータ流の変換を行なう方式となつていて。以下本マシンの特長を簡単にまとめる。

1. JOIN, PROJECTIONなど処理負荷の重いオペレーションを $O(n)$ 時間で処理する事が出来る。
2. バンクパラレリズムの効果により、バブル空間(MM15)に入れるリレーションの操作については処理時間は大きさに依存せず、既に、メモリページサイズできまる一定時間内に処理出来る。
3. バブルメモリの採用により大きな作業空間を提供するとともに、そのチップの改良により効率のよいバケットシリアル出力機能をもたせている。
4.  $O(n)$ ソートによりバケット内高速処理を可能にしている。
5. ディスクを2次記憶として採用することにより、大容量データベースのサポートを可能にしている。
6. Hash処理と関係代数処理の重畠効果によ

り、Hashの時間的オーバヘッドをなくしている。尚、バケット平担化、バケットサイズ調整、オーバフロー処理、ハイブラインへの影響、リンクバス上で手順など、バケット操作に関する諸問題の詳細は別の機会に発表を譲る。又バブルチップの構成に関する検討も別稿に譲らが、図8に示される程度の改良は実現可能である。<sup>(11)</sup>

### ◀ 謝辞 ▶

磁気バブルメモリに関して、日頃御世話をなっている藤原正三氏、高橋恒介氏(NEC)に感謝致します。

### ◀ 参考文献 ▶

1. S.W.Y.Su: Cellular Logic Devices, IE<sup>3</sup> COMPUTER Vol 12, No.3, pp.11-25, March, 1979
2. S.A.Schuster et al: RAP-An Associative Processor for Data Base Management, Proc. AFIPS NCC, Vol.44, 1975
3. E.A.Ozkarahan et al: Performance Evaluation of a Relational Associative Processor, ACM TODS Vol.2, No.2, 1977
4. S.W.Y.Su: CASSM: a Cellular System for Very Large Data bases, Proc. Int. Conf. on VLDB, 1975
5. E.J.Oliver et al: RELACS-A Relational Associative Computer System, 5th Workshop on Computer Architecture for Non numeric Processing, 1980
6. H.T.Kung et al: Systolic(VLSI) Arrays for Relational DataBase Operation Proc. ACM SIGMOD, 1980
7. D.J.DeWitt: A Mult-processor Organization for Supporting Relational Database Management Systems, IE<sup>3</sup> Trans on Comput, Vol. C-28, No.6, 1979
8. E.Babb: Implementing a Relational DataBase by means of Specialized Hardware, ACM TODS vol.4, No.1, 1979
9. Y.Tanaka et al: Pipelined Searching and Sorting Modules as Components of a Data Flow DataBase Computer, Proc. IFIP 80, 1980
10. Hsu-Chang: Magnetic Bubble Memory Technology, Electrical Engineering and Electronics /6 Marcel Dekker, 1978
11. H.Kohara et al: True Swap Gate Design for on Chip Cache Organization Megabit Bubble Memory, INTERMAG 81
12. 喜連川他 “可変構造多重処理データベースマシンの構成” 信学技報, EC 80-51, 1980
13. 喜連川他 “可変構造多重処理データベースマシンにおけるソートモジュール” 信学技報, EC 81-15, 1981
14. 喜連川他 “多重バブルクロスに於けるプロトキリスト伝送制御手順” 情報処理分散処理研究会 5-2, 1980
15. 喜連川他 “可変構造多重処理データベースマシンにおけるHashの適用” 情報処理第23回全国大会 4F-5, 1981
16. 鈴木喜連川他 “”に於ける問合せ処理方式” 同上 4F-6
17. 伏見喜連川他 “”に於けるソーティングネット” 同上 4F-7
18. 雄城喜連川他 “”に於けるプロセシングモジュール” 同上 4F-8