

データフロー計算機構成のための一考察

A CONSIDERATION ON CONSTRUCTION OF DATA-FLOW COMPUTER

松原廉夫

Yasuo MATSUBARA

(山梨大学工学部)

(Yamanashi University)

野口正一

Shoichi NOGUCHI

(東北大学電気通信研究所)

(Tohoku University)

1. まえがき

データの流れるによって、自然に高度な並列処理を実現する計算機として、データフロー計算機が研究されている。^{(1)~(4)} データフロー計算機はノイマン型の計算機とは異った原理で動作するため、ハードウェアも従来とは異った構成法が要求される。実際、MITのDennis等のアーキテクチャでは、構成要素間でパケットをやりとりすることによって高度に並列な動作を実現している。

本稿では、データフローグラフとして計算機のハードウェアを構成することを考える。そのために、データフローグラフの有向枝と節点をそれぞれ要素、 τ 要素と呼ぶ非同期式の順序回路としてモデル化するが、実際に使用する全ての種類の τ 要素を、モジュール又はICとして用意することは不可能である。そこで、本稿ではできるだけ少い種類のもので、任意のネットワークが実現できるような万能な τ 要素集合を見出すことを目的とする。

パケット(トークン)のデータ長は b ビットに固定し、この b ビットのデータは同時に移動するものとする。より大きいデータ長のものは並列に移動する複数のパケットで代用することにする。

Keller⁽⁵⁾は非同期回路に対して万能なモジュール集合を求めているが、データフローグラフではトークンの有無よりその内容の方が重要となるので、異った定式化が必要である。

2. 諸定義

[定義1] 非同期順序回路(以後単に順序回路という) A は4項組 $A = (X, Y, Z, E)$ である。ここで、

1) X, Y, Z はそれぞれ入力変数, 内部変数, 出力変数の有限集合であり、制御変数の集合 X^c, Y^c, Z^c とデータ変数の集合 X^d, Y^d, Z^d に分けられる。 $X = X^c \cup X^d, Y = Y^c \cup Y^d, Z = Z^c \cup Z^d$

現在の状態における内部変数 $y \in Y$ に対して、次の状態における y の値を y' で表わし、 $Y' = \{y' | y \in Y\}$ とする。

Y^c の変数によって表わされる状態を制御状態といい、 Y^d の変数は制御状態が変化するときだけに変化するものとする。 $Y^d = \{M_1, \dots, M_n\}$ とし、第 i 成分が M_i である n 次元ベクトルを M で表わす。

2) E は、 X と Y の変数の値から Z と Y' の変数の値を決定する論理式の集合である。但し Z^c の変数の値は Y^c の変数だけの関数とする。
[定義2] 順序回路 A の仕様は、次のようにして得られる有向グラフである。

I. 各制御状態に対応する節点を描き、各制御状態に於ける出力変数の値を論理式で与える。初期状態は 0 で表わす。

II. 制御状態間の直接的な遷移関係を有向枝で表わし、その遷移が起こるために X と Y^d の変数が満たすべき条件を与える。そして M が変化するとき、 M の新しい値を式で与える。

(定義終)

データフローグラフの有向枝に対応して、パケットを貯えるキューとしてP要素(p-element)を用意する。このキューは高々1個のパケットを貯える。パケットの内容bビットで表わされる。

[定義3]†自然数iに対してP要素 P_i は $X^c = \{A_i, r_i\}$, $X^a = \{z_i^1, \dots, z_i^b\}$, $Z^c = \{e_i, f_i\}$, $Z^a = \{x_i^1, \dots, x_i^b\}$ である順序回路(X, Y, Z, E)であり、1回1の仕様を持つ。ここで、 Z_i , X_i はそれぞれ第j成分が z_i^j , x_i^j であるb次元ベクトルである。

制御状態0のとき P_i が空であるといひ、制御状態2のとき P_i にパケットがあるといひ。1と3はそれぞれ書き込みとリセットの遷移状態である。(定義終)

そして、データフローグラフの節点に対応して、入力P要素のパケットを処理して出力P要素にパケットを置く回路としてt要素を考える。t要素は、入力P要素のパケットの有無と内容、出力P要素のパケットの有無を知って、入力P要素をリセットしたり、出力P要素にパケットを置く等の操作をする。

[定義4]†t要素tは3項組 $t = (I, \mathcal{O}, A)$ である。ここで、1) I, \mathcal{O} はそれぞれ入力P要素と出力P要素のサフィックスの順序付けられた集合であり、2) Aは $X^c = \{f_i | i \in I\} \cup \{e_i | i \in \mathcal{O}\}$, $X^a = \{z_i^1, \dots, z_i^b | i \in I\}$, $Z^c = \{r_i | i \in I\} \cup \{A_i | i \in \mathcal{O}\}$, $Z^a = \{x_i^1, \dots, x_i^b | i \in \mathcal{O}\}$ であるような順序回路であり、次のI~IVの条件を満たすものとする。(図2)

I. tの各制御状態 q において $I_q = \{i \in I | r_i = 1\}$, $\mathcal{O}_q = \{j \in \mathcal{O} | A_j = 1\}$ としたとき、tが制御状態 q に移るのは X^c の変数が $(\forall i \in I_q) f_i = 1$, $(\forall j \in \mathcal{O}) e_j = 1$ を満たしているときに限り、 $(\exists i \in I_q) f_i = 1$ 又は $(\exists j \in \mathcal{O}_q) e_j = 1$ の間は q に留まる。そして $(\forall i \in I_q) f_i = 0$, $(\forall j \in \mathcal{O}_q) e_j = 0$ になると、出力変数が $(\forall i \in I) r_i = 0$, $(\forall j \in \mathcal{O}) A_j = 0$ であるような制御状態に移る。

II. $i \in I$ について、 $f_i = 1$ でもなく $A_i = 1$ でもないときに x_i^1, \dots, x_i^b のいずれかに依存するような $Z \cup Y$ の変数は存在しない。

†Pはpacket 2はplaceのP。e, f, A, rはそれぞれempty, full, set, resetを意味する。

†† tはtransmit 2はtransformのt。




図1. P要素 P_i

III. tは $j \in \mathcal{O}$ について $A_j = 1$ の間 z_j^1, \dots, z_j^b を変化させない。

IV. 初期状態においては $(\forall i \in I) r_i = 0$, $(\forall j \in \mathcal{O}) A_j = 0$ とする。(定義終)

次に、いくつかのP要素の間をt要素で接続したものとネットワークを定義する。

[定義5] ネットワークNは4項組 $N = (\mathcal{P}, \mathcal{I}, \mathcal{O}, \mathcal{M})$ である。ここで1) $\mathcal{P} = \{P_1, \dots, P_{|\mathcal{P}|}\}$: P要素の有限集合。2) $\mathcal{I} = \{t_1, \dots, t_{|\mathcal{I}|}\}$, $t_{j|\mathcal{I}|}$: t要素の有限集合であり、 $t_i = (I_i, \mathcal{O}_i, A_i) \in \mathcal{I}$ について $\{P_j | j \in I_i \cup \mathcal{O}_i\} \subset \mathcal{P}$ とする。ネットワークの初期状態において各t要素は制御状態0にあるものとする。3) $\mathcal{O} = \mathcal{O}_1 \cup \mathcal{O}_2$ であり、自然数の集合 \mathbb{N} に対して、 $\mathcal{O}_1 \subset \mathcal{P} \times \mathcal{I} \times \mathbb{N}$, $\mathcal{O}_2 \subset \mathcal{I} \times \mathbb{N} \times \mathcal{P}$ である。 $(P_i, t_j, k) \in \mathcal{O}_1$ は P_i が t_j のk番目の入力P要素であることを示し、 $(t_i, j, P_k) \in \mathcal{O}_2$ は P_k が t_i のj番目の出力P要素であることを示す。4) $\mathcal{M} : \mathcal{P} \rightarrow \{\lambda\} \cup \{0, 1\}^b$ はマーキングであり、ネットワークの初期状態におけるP要素の状態を表わす。 $\mathcal{M}(P_i) = \lambda$ は P_i が空であることを表わし、 $\mathcal{M}(P_i) = a \in \{0, 1\}^b$ は P_i に内容aのパケットが存在することを表わす。

$t_i \in \mathcal{I}$, $P_j \in \mathcal{P}$ に対して、 P_j が t_i の入力(出力)P要素であるとき、 t_i が P_j の出力(入力)t要素であるといひ。




図2. t要素とP要素の間の接続

ρ 要素は高々1つの入力 ρ 要素と高々1つの出力 ρ 要素を持つ。入力(出力) ρ 要素のない ρ 要素は、ネットワークの入力(出力) ρ 要素であり、ネットワークはこれらを通して外部とやりとりする。

ネットワークは、 ρ 要素を節点とし、 ρ 要素を入力 ρ 要素から出力 ρ 要素に向う有向枝とする有向グラフにより、表わされる。

[定義6] ρ 要素 $t = (I, O, A)$ の $I \cup O$ の濃度を t の結合数という。 ρ 要素の集合の結合数は、各 ρ 要素の結合数の最大値である。濃度 m 、結合数 n の ρ 要素の集合を (m, n) の集合という。(定義終)

ρ 要素を $I \subset I$ にするときには、結合数と $(b+2)$ の積がピン数を与えるので、結合数の小さいことが特に望ましい。結合数2では限られたネットワークしか構成できないので、特に結合数3の ρ 要素だけで任意のネットワークを構成できるかどうか問題となる。

[定義7] ネットワーク N の初期状態から開始して、外部から、 i 番目の入力 ρ 要素にパケット列 $u_i \in (\{0, 1\}^b)^*$ を送り込む。 $(i=1 \sim k)$ 、このとき、 j 番目の出力 ρ 要素から外部に取り出されるパケット列を $v_j \in (\{0, 1\}^b)^* \cup (\{0, 1\}^b)^\omega$ とする。 $(j=1 \sim l)$ 但し N は k 個の入力 ρ 要素と l 個の出力 ρ 要素を持つものとする。このとき、 $u = (u_1, \dots, u_k)$ を入力様相、 $v = (v_1, \dots, v_l)$ を出力様相という。

1つの入力様相に対して1つの出力様相が決まるとき、 N は決定的な様相関係を持つといい、 $\theta(u) = v$ である関数 θ を N の様相関数という。(定義終)

3. 直接的な ρ 要素

次に、入力 ρ 要素にパケットの到着するタイミングや、出力 ρ 要素が空になるタイミングに依存しないため、構成が容易になるサブクラスを考える。

[定義8] 順序回路 $A = (X, Y, Z, E)$ において、入力変数 v に着目する。制御状態 q に対して関数 $g_q : \{0, 1\}^{|X \cup Y \cup Z|} \rightarrow \{0, 1\}^{|Y \cup Z|}$ は制御状態 q であるときに変数 v, u_1, \dots, u_k ($\{v, u_1, \dots, u_k\} = X \cup Y \cup Z$) の値から $Y \cup Z$ の変数の値の組 $g_q(v, u_1, \dots, u_k)$ を与えるものとする。

A が制御状態 q において v に依存するとは $g_q(0, u_1, \dots, u_k) \neq g_q(1, u_1, \dots, u_k)$ であるような u_1, \dots, u_k の値の組合せが存在することという。

[定義9] ρ 要素 $t = (I, O, A)$ は次の I と II の条件を満たすとき直接的であるという。又、 ρ 要素が全て直接的なネットワークを、直接的なネットワークという。

I 、 $i \in I$ について、 A が制御状態 q において $v_i = 0$ であり、しかも f_i, x_i^1, \dots, x_i^b のいずれかに依存するならば、 $f_i = 1$ のときにだけ q からの遷移が定義され、そして必ず $v_i = 1$ の状態に移る。

II 、 $j \in O$ について、 A が制御状態 q において $v_j = 0$ であり、しかも e_j に依存するならば、 $e_j = 1$ のときにだけ q からの遷移が定義され、そして必ず $v_j = 1$ の状態に移る。

(定義終)

直接的な ρ 要素は、入力 ρ 要素を待つときはパケットが到着するのを待、リセットし、出力 ρ 要素を待つときは、空になるのを待、パケットを置く。そして、待ち合わせている事象が全て起らないと動作しない。

[定理1] 直接的なネットワークは、決定的な様相関係を持つ。

(証明) 直接的な ρ 要素 $t = (I, O, A)$ について考える。今仮に、制御状態 q において、 $v_j = 0$ である t が e_j に依存するような f_j の集合を $O_q \subset O$ とし、 $v_i = 0$ である t が f_i, x_i^1, \dots, x_i^b のいずれかに依存するような i の集合を $I_q \subset I$ とする。

t において $(\forall j \in O_q) e_j = 1, (\forall i \in I_q) f_i = 1$ のときにだけ q からの遷移が定義される。そして、そのときの動作は Y^d の変数と $i \in I_q$ に対する x_i^1, \dots, x_i^b の値により、定められる。

従って ρ 要素の動作がタイミングにより、異なることはなく、あるときに出力するパケットの内容はそのとき及びそれ以前に入力したパケットの内容の関数となる。従って、ネットワークの出力パケットの内容は、初期状態における ρ 要素の内容と入力様相の関数となる。又、 ρ 要素の動作が他の ρ 要素の動作を阻止することはないので、何個までのパケットが出力されるかも一意に定まる。(証明終)

[定義10] ネットワーク N において、 t 要素の系列 $t_1, \dots, t_m \in \Sigma$ が待ち状態にあり、 $i = 2 \sim m$ について、 t_{i-1} と t_i が1つの P 要素の入出力 t 要素であり、 t_{i-1} が動作しない限り t_i が動作できない関係にあるとき、この系列を t_1 から t_m への待ち合わせの系列という。

[定理2] ネットワークの様相関数で、直接的なネットワークで実現できないものが存在する。

(証明) 図3の t 要素を考える。 $(0 \dots 0)$ から成る、出力パケット列の長さ、入力パケット列の長さの和となる。この t 要素の様相関数が、直接的なネットワークで実現されたと仮定する。 P_1 の出力 t 要素を t_1 , P_2 の出力 t 要素を t_2 , P_3 の入力 t 要素を t_3 とすると、入力パケットが1つも到着しないとき、 t_1 から t_3 への待ち合わせの系列と、 t_2 から t_3 への待ち合わせの系列が存在する。何故なら、直接的な t 要素がこの状態で動いているならば、パケットの到着を知ることができないからである。 t_2, t_3 から見て、2つの系列が共有する最初の t 要素を t_m とする。 t_m は直接的なので、 P_1 と P_2 の両方にパケットが到着しないと動作しないので、矛盾を引き起こす。(証明終)

[定義11] ある自然数 k, ℓ について、 k 個の入出力要素と ℓ 個の出力要素を持ち、ある関数 $g: \{0, 1\}^{b \times k} \rightarrow \{0, 1\}^{b \times \ell}$ に対して、仕様を図4のように表わされる t 要素を関数要素という。又、関数要素と同じ様相関数を持つネットワークを関数ネットワーク又は単に関数という。(定義終)

ここでいくつかの関数要素を導入しておく。

(図5)

[定理3] 任意の関数要素に対して、同じ様相関数を持つネットワークが、Copy, NAND, Up, Down から実現できる。

(証明) 入力パケットはコピーできるので、 k 入力1出力の場合を考えれば十分である。

まず、各入力パケットが1つずつ到着したことを確認するために、入力パケットのコピーをとって $k-1$ 個の NAND の木により1つのパケットにまとめる。これと図6(b)の回路を通して $(1 \dots 1)$ というパケットを作る。そして




図3. ある t 要素







図4. 関数要素




a) Copy



b) NAND



c) Up



d) Down

図5. いくつかの関数要素

これに $b-i$ 回 Up を行ったものと $i-1$ 回 Down を行ったものの AND を行い、ビット i だけが1で他が0のビットをつくる。これをマスクパケットという。

他方、出力パケットのビット i が、入力パケットの中の m 個のビットに依存するならば、それらのビットを含む m 個のパケットを作る。そして各ビットを、ビット i の位置に移動する。




図6. Copy と NAND による関数

これらに Copy と NAND を何回か適用することにより、任意の論理関数が実現できる。最後に、マスクパケットと AND をとってビット i を取り出し、 $i = 1 \sim b$ についての OR をとって出力パケットとする。(証明終)

次に、パケットの内容によって動作が左右される要素を導入する。(図7)




図7. パケットにより制御される要素 [定義12] 要素が、Copy, NAND, Up, Down, Tゲート, Mゲートのいずれかであるようなネットワークを前基本データフローグラフ (PDFG) という。(定義終)

ここでは、Dennis 等の PDFL に対して関数を強化したものを考えている。

[定理4] 任意の直接的なネットワーク N に対して、 t 要素が Copy, NAND, Up, Down, Tゲート, Tゲートから成るネットワークで、同じ様相関数を持つものが構成できる。(証明) 最初に N を次のように変換して N' とする。

まず、 N 全体の入出力要素以外の各要素 P_i に対して、逆向きの P_i を付け加える。そして、初期マーキングにおいては P_i にパケットが存在するならば P_i は空であり、 P_i が空ならば P_i には $(1 \dots 1)$ というパケットが在るものとする。

そして各要素 t を次のように改造する。出力要素 P_j にパケットを置くときは P_j をリセットするようにし、入力要素 P_i をリセットするときは P_i に $(1 \dots 1)$ を置くようにする。但し、 P_j にパケットが在ること P_i が空であることを確認してから行うものとする。

改造した N' の各要素 t を次のような回路で模倣する。

t の内部変数 E 、いくつかの要素に貯えられるパケットで表わす。但し、パケットの1ビットが1つの内部変数に対応する。

t の入力要素に対して、これを d 入力とするゲートを用意し、 t の出力要素に対して、これを出力とする Tゲートを用意する。

内部変数から、各入力要素毎に1パケットが到着するのを待た合わせるかどうかを計算する関数を用意する。この出力を Tゲートの C 入力に入れる。Tゲートは待た合わせる場合は入力パケットを待つて同じ内容のパケットを出力し、そうでない場合は $(0 \dots 0)$ を出力する。

次に、Tゲートの出力と内部変数とを d 入力とする3種類の関数を用意する。第1は、 t の各出力要素毎に、パケットを出力するかどうかを計算するものであり、その結果を Tゲートの C 入力に入れる。第2は出力要素毎の出力パケットの内容を計算するものであり、結果を Tゲートの d 入力に入れる。Tゲートは、パケットを出力しないとき、 d 入力のパケットを吸収してしまう。第3の関数は、次の状態における内部変数の値を計算するものであり、結果を元

のP要素に戻す。

N' において、 t の入力要素 P_i をリセットし、さらに P_i にパケットを置くことが、 N において P_i をリセットしたことになる。

(証明終)

[定理5] P D F G に F によって実現される様相関数のクラスは、直接的なネットワークに F によって実現される様相関数のクラスに等しい。

(証明) τ ゲートが、Copy, NAND, M ゲートを使って図8のFのように実現できることと、Mゲートが直接的な要素であることから明らか。

(証明終)





図8 τ ゲートの実現

4. 一般の τ 要素


直接的な τ 要素は構成が容易であり、定理5から分るように、データフローによる情報処理機能の重要なサブクラスを与える。しかし、一つの計算システムを構成するには不十分である。

例えば、MITのDennis等のアーキテクチャでは、裁定ネット(A-net)及び分配ネット(D-net)を通してパケットを目的地に送るが、これらはパケットの衝突と分岐を繰り返すものであり、図9a)の裁定要素とb)のスイッチのようなものから構成される。同図b)において $P(x_1)$ は x_2 を引数とする述語関数とする。ところが、裁定要素のように衝突を処理するものは、直接的な要素からは実現できない。これは、定理2と同様にして証明できる。又、相互排除だけでなく、どちらか空いている方にパケットを分配する図9c)の分配要素も直接的な要素からは実現できない。


図9において、各制御状態に対して、 Z^c の変数で、値が1のものだけを記している。以後



a) 裁定要素



b) スイッチ



c) 分配要素

図9. a) Arb. b) SW c) Dist

同様の略記法を用いる。


次に、任意のネットワークを構成するために、2つの τ 要素 IG と OG を導入する。(図10) IG は、 P_1 に $(0 \dots 0)$ が来ると、 $f_2 = 1$ のときは $(0 \dots 01)$ と x_2 の2つのパケットを返す。 $f_2 = 0$ のときは $(0 \dots 0)$ を2つ返す。又、 P_1 に $(10 \dots 0)$ が来ると何もせず $(10 \dots 0)$ を返し、 P_1 に $(1 \dots 1)$ が来ると、 P_2 をリセットして $(10 \dots 0)$ を返す。

OG は、 $(0 \dots 0)$ が来ると $(0 \dots 0 f_2)$ を P_3 に出力する。 $(10 \dots 0)$ が来ると、次に来るパケットを吸収して $(1 \dots 1)$ を P_3 に出力し、 $(1 \dots 1)$ が来ると、次に来るパケットを P_2 に出力して $(1 \dots 1)$ を P_3 に出力する。


[定理5] Copy, NAND, Up, Down, τ ゲート、 τ ゲート、IG 及び OG で任意のネットワークが実現できる。

(証明) ネットワークを構成する各 τ 要素を τ 次のような回路で模倣する。


内部変数をいくつかのパケットで表わす。パケットの1ビットが1つの変数に対応する。 t の入力要素 P_i に対して、 P_i を IG の d 入




a) OG



a) IC



b) IG



b) OC

図11. ICとOC

図10. OGとIG

力とする図11 a)の回路ICを用意し、その出力要素 p_j に対して、 p_j をOGのd出力とする図11 b)の回路OCを用意する。但し、IM, IB, OM, OB はそれぞれ図12に示す仕様を持つ直接的な要素とする。

そして、内部変数からパケット(0...0)を作り出す関数を用意する。このコピーをとって、ICとOCのそれぞれの入力1に入れる。これに対して、ICの5と6; OCの6に入出力要素の状態を表わすパケットが出力される。

IC及びOCからのパケットと内部変数を入力とする、4種類の関数を用意する。

第1は、各入力要素に対して、リセットするとき(1...1)を出力し、リセットしないとき(10...0)を出力する関数であり、この出力をICの入力2に入れる。

第2は、各出力要素に対して、パケットを置くとき(1...1)を出力し、置かないとき(10...0)を出力する関数であり、これをOCの入力2に入れる。

第3は、各出力要素に置くパケットの内容

を計算する関数であり、出力をOCの入力3に入れる。

そして第4の関数は、ICの出力7からの応答パケットと、OCの出力7からの応答パケットが全て揃ったときに、次の状態における内部変数の値を計算するものである。

こうして、IGとOG以外の部分は、Copy, NAND, Up, Down, Tゲート及びeゲートから構成できる。

(証明終)


5. 万能な集合

前節までにおいて、万能な集合を見出したが、この集合の要素の種類をさらに減らすことを考える。


[定理6] 任意のネットワークは(4,3)の集合で実現できる。

(証明) Up, Down, Tゲート, eゲート, IGを兼ねる要素としてGを考える。Gは図13a)に示すように、2入力1出力の要素であり、制御状態0においてc入力に到着したパケットは表1のように解釈される。ここで0又は1のいずれでもよいことを表わす。


このGから、図13 b), c) に示すようにしてUp, Downを実現できる。




a) IM の仕様



b) IB の仕様



c) OM の仕様



d) OB の仕様

図12. IM, IB, OM, OB の仕様


次に、1入力1出力の3つの関数 g_1, g_2, g_3 を用意する。但し、 g_1 は $(0x \dots x)$ に $(0 \dots 0)$ を対応させ、 $(1x \dots x)$ に $(0 \dots 01)$ を対応させる関数である。 g_2 は $(0x \dots x)$ に $(0 \dots 010)$ を対応させる関数である。 g_3 は $(110 \dots 0), (10 \dots 0), (0 \dots 0)$ のそれぞれに $(0 \dots 0100), (0 \dots 0101), (0 \dots 0110)$ を対応させる関数である。これらの関数をC入口に接続して、Tゲート、テゲート、IGが実現される。

従って、Copy, NAND, G, OGの4種類のモジュールから任意のネットワークが実現できる。(証明終)


又、G要素のUp, Downの機能だけを使う場合には、関数要素として実現でき、Upからゲートまでの機能を使う場合には直接的なモジュールとして実現できるので次の系が成り立つ。

[系1] 任意の関数要素に対して、同じ様相関数を持つネットワークが、(3,3)の関数要素の集合から実現できる。


[系2] 任意の直接的なネットワークに対して、同じ様相関数を持つネットワークが、(3,3)の直接的なモジュールの集合から実現できる。



a) G要素



b) Upの実現



c) Downの実現

図13. G要素によるUp, Down

表 1. G要素のC入力の解釈

C入力	解釈
(1...1)	Up
(1...10)	Down
(0...0)	Tゲート $(0x \dots x)$
(0...01)	" $(1x \dots x)$
(0...010)	テゲート $(0x \dots x)$
(0...011)	" $(1x \dots x)$
(0...0100)	IG $(110 \dots 0)$
(0...0101)	" $(100 \dots 0)$
(0...0110)	" $(0 \dots 0)$

実際にモジュール化又はIC化する場合には1つのモジュールとその出力要素を1つのモジュールとして実現することが考えられる。そのとき、上の集合の濃度は、そのままモジュール又はICの種類の数を与えることになる。

又、外部から配線によって任意の定数を供給することと許した場合、(2,4)又は(1,5)で万能な集合を示すことができる。

これらの集合が、実際に使い易いかどうかは別問題であり、例えばメモリなどの、よく使われるものについてはある程度まとまり、た機能のものを用意する必要がある。しかし、どのような集合を用意する場合でも、それが万能である

ためには、本稿で示した集合の機能を實現できることが要求される。

又、Keller が非同期回路について示した、 $(5, 5)$ と $(3, 7)$ で全てのモジュールが構成できるという結果と比較することは興味深い。

6. おわりに

データフロー計算機を、データフローグラフとして實現するために、有向枝と節点を要素と要素としてモデル化し、特に $(4, 3)$ で万能な集合等を示した。これらは、IC化する場合にどのようなものを用意したらよいかを判断するためのよい討論石となる。

各要素の具体的な回路については別の機会に譲るが、要素と直接的な要素は容易に實現できる。しかし、IGとOGについてはクリティカルなタイミングから生ずる、メタステーブルオペレーション(MSO)の問題を考慮する必要がある。

パケットを交換することによって動作する限り、どんなデータフロー計算機でも本稿の方法で構成することができる。ソフトウェアの問題をも含めた具体的な構成上の問題については、今後の課題とする。

謝辞

素心に御討論いただいた野口研究室の諸氏に感謝します。

文献

- (1) Dennis, J.B. and Misunas, D.P.: "A preliminary architecture for a basic data-flow processor", Comp. Struc. Group Memo. 102, Project MAC, MIT (1974)
- (2) Amikura, K.: "A logic design for the cell block of a data-flow processor", TM-93, Laboratory for Computer Science, MIT (1977)
- (3) 守都宮公訓: "データフロー計算機", bit, vol 12, no. 2 ~ no 9. (1980) 共立出版
- (4) 松崎 稔: "コンピュータ構造を変革するデータフローコンピュータの動向", 日経エレクトロニクス (1979.5.28-6.11)
- (5) Keller, R.M.: "Towards a theory of universal speed-independent modules", IEEE, Trans. Comp. vol. C-23, no. 1, pp. 21-33 (1974)
- (6) Marino, L.R.: "General theory of metastable operation", IEEE Trans. Comput. vol. C-30, pp. 107-115, Feb. 1981.