

マクロ変換手法による汎用計算機のLSI化

今村貞良，荻原拓治，中村俊一郎，寺井正幸
(三菱電機)

1.はじめに

ショットキ-TTL (Transistor Transistor Logic) のMSI (Middle Scale Integrated Circuit) およびSSI (Small Scale Integrated Circuit) の論理素子で構成された汎用計算機を、マクロ変換手法を用いてECL (Emitter Coupled Logic) のLSI化を行った実例を報告する。

このLSI化の目的は、短期間にLSIを開発し、高密度化、コンパクト化を行い、性能向上を図ることであった。以下にLSI化の手法および適用結果の概要について述べる。

2. LSIの仕様

約100品種のLSIを開発する必要があったため、LSIはマスタスライス方式のECLゲートアレーを採用した。基本回路を図1.に示す。




図1. ECLゲートアレー基本回路

LSIチップの集積度および入出力信号数は、MSI / SSI の搭載されたカード1枚をほぼ1チップに対応させるために、それを約1000ゲート/チップおよび116ビン/チップを選んだ。ここで言うゲート数は実際のECL回路数を意味しており、ワイヤードロジックを使用した場合はさらにファンクション数は増大する。LSIのパッケージは124ビンのリードレスパッケージを採用し、高密度実装を行うためLSIを4個搭載したセラミックモジュール実装方式を採用した。

表1. にECLゲートアレーの概略仕様を、図2. にセラミックモジュール実装方式の外観を示す。

表1. ECLゲートアレー概略仕様

項目	仕様
基本回路	ECL
ゲート数/チップ	996 { 内部ゲート 900 出力ゲート 96
入出力ビン数/チップ	124 { 固定 116 $V_{CC} - V_{EE}$
電源電圧	-2.8V 單一電源
消費電力/チップ	Typ. 2.0 W




図2. セラミックモジュール実装の外観

3. LSI化設計

まずLSI論理の設計は、TTLのMSI /SSIの論理をゲート数および入出力信号数の制約のもとに分割を行い、TTL(=NANDゲート)からECL(=NORゲート)への変換を行う。分割指定は人手で行うが、TTLからECLへの変換はマクロ変換により自動的に行う。変換後の論理接続情報から元のTTL論理と合致していることを検証してLSIデータベースとして登録する。

ゲートアレーの配置・配線に際しては、速度上最適化するようKモジュールの入出力信号数の制約を考慮し、各同一セラミックモジュール上に搭載するゲートアレーの組合せを選択し、ゲートアレーの信号ピンの割付けを行った。つまりゲートアレーの大部分の信号ピンアサインを予め指定して、配置・配線設計を行った。このような方式では、論理分割が完了した段階で、LSIの実装設計(例えはセラミックモジュールのパターン設計)が開始できること、またカード上のセラミックモジュールの配置およびゲートアレーの配置まで事前に(ゲートアレーの設計が完了する以前に)把握できるというメリットがある。その他設計段階で考慮した要因は、速度上クリティカルパスの遅延時間の管理、クロックのタイミング管理、テスト性の向上などである。特に速度上のクリティカルパスは、MSI /SSIの論理とゲートアレーの論理とではかなり違ってくるので注意を要した。

図3. K ECLゲートアレーの内部ゲートおよび入出力信号ピンの使用割合について、約80品種の結果を示す。




図3. ECLゲートアレーの内部ゲート
および入出力信号ピンの使用割合

4. 設計支援ツール

図4. に 100 品種の LSI 製造で使用した CAD システム構成を示す。

CAD システムは論理再構成、論理回路自動作成、論理シミュレーション／テストジネレーション、LSI チップ自動レイアウトの 4 つのサブシステムで構成されてる。

論理再構成

この CAD システムの中心となるサブシステムで NAND 系の MSI, SSI で構成されてる既存論理を OR, NOR 系の LSI に自動的に再構成することが可能である。論理再構成の流れ手順と機能は次のようである。

(1) 論理の LSI への分割

元の論理回路から 1 つの LSI に再構成するバウンドリを指定し、LSI の切り出しを行う。

(2) ファンアウト調整

元の論理回路上で、信号のファンアウト数が LSI で許される制限を越えるものに対して、1 入力 OR ドアを挿入しファンアウト数を制限内に収めめる。

(3) マクロライアリによる置き換えと LSI マクロ展開

既存論理回路のマクロを LSI のマクロに置き換え、さらにマクロ展開を行う。

(4) LSI マクロ内不要素子・リダクション

一般に、LSI マクロ素子は汎用的な素子として用意されてるため、実際の論理回路中で使われる時、そのすべての機能を使用することはかぎらない。このため、これらの機能の一部を使用する場合、その不要部分の削除を行う。

(5) インバータ・リダクション

NAND 系の論理を OR, NOR 系の論理に置き換えることにより多くのインバータが発生するが、ファンアウトの制限を守りて論理を変えることなくインバータを必要最小限にする。

(6) ゲートの圧縮

LSI マクロ内不要素子・リダクションによりゲートの入力端子が減り、その素子がインバータとなる場合や、素子が次段のゲートに吸収可能となる場合がある。また、LSI マクロ展開によりインバータが挿入される NOR-INVERT, OR-INVERT の構成になることがあり、これらは OR, NOR と等価である。これらのゲート圧縮処理を行うことにより、素子数を必要最小限にすること。

(7) 入出力バッファの挿入

最後に LSI の外部入出力信号に対してバッファ回路を挿入し、論理再構成操作を終了する。




図4. CAD システム構成

論理回路自動作成

論理再構成プログラムによりLSI化された論理回路を論理回路自動作成プログラムにより作画する。作画されたLSIの一部を図5に示す。

論理シミュレーション/テストジネレーション

LSI化された論理のシミュレーションとしてファンアウトを考慮した仮想遅延、レイアウト結果の実装配線長を考慮した実装遅延シミュレーション、タイミング検証を行うことによりクリティカルパス等のチェックを行う。さらに、テストジネレーションを行ってLSIのテストテーブを作成する。

LSIチップ自動レイアウト

図6. にLSIのチップ構造を示す。

自動レイアウトプログラムは配置処理、配線処理とから成っており各処理の概要機能は次のようである。

(1) 配置処理

総配線長の最小化を目的として、プロット配置、ゲート配置の階層的手法を用いて配置を行う。

(2) 配線処理

まずチャネル割当て処理で各信号を各チャネルに割り当て、次にチャネル内の各信号を各トラックに割当てた階層的手法を用いて配線を行う。

図7. にLSIの自動レイアウトを行った結果のプロット図を示す。




図6. LSIのチップ構造




図5. 論理回路自動作成結果




図7. LSIのレイアウト結果

5. LSIのデバッグ

デバッグは下記の3段階で行った。

- (1) ゲートアレー単体でのデバッグ
- (2) MSI/SSIマシンにゲートアレーを実装してデバッグ
- (3) LSI化マシンでのデバッグ

(1) は LSI テストプログラムによるテストが主体であり、(2) および(3) はマシンでのデバッグであり、マイクロ診断プログラムやハードウェア機能診断プログラムによりデバッグを行った。多品種の LSI が全品種揃うまでにはかなりの期間かかる。実際には数品種ずつが順次出来上ってくるので、シリアルでデバッグする方法として(2) の段階のデバッグ方法を採用した。MSI/SSI のカードにほぼ対応して LSI 化したので、この方法が採用できた。

約 100 品種のデバッグの結果、約 20 % に不具合があるが、この殆んどは(2) の段階で発見できた。またこの不具合の原因の大部分は、人手介入によるミスである。基本的にはマクロ自動変換により LSI 化設計を行ったものの、性能向上や機能追加等にはテスト性向上のための論理追加などで人手介入を行ったが、この時の論理シミュレーションに不備があることによる。逆に自動変換を行った部分での不具合は皆無である。

6. おわりに

汎用計算機の基本処理装置、主記憶制御装置、チャネル制御装置の大部分の論理を LSI 化した結果、装置の大きさは約 4 分の 1 に、消費電力は約 2 分の 1 に小さくできた。今回の LSI 化では、既に検証された論理をもとに LSI 化したが、やはり設計段階のシミュレーションの徹底と LSI のデバッグが重要である。特に同一チップ内に 2ヶ所以上の論理ミスがある場合、1ヶ所の不具合のため他の論理ミスが発見できることがある。このような場合は同じ LSI を 2 度以上作り直すことになる。つまり不具合の点を切り離して他の論理のデバッグができるように設計しておくことが非常に重要であると思われる。