

高速画像処理向きセルラ・アレイ・プロセッサ

CELLULAR ARRAY PROCESSOR FOR HIGH-SPEED IMAGE PROCESSING

宮田裕行

磯西徹明

菅 隆志

岩瀬 正

Hiroyuki MIYATA

Tetsuaki ISONISHI

Takashi KAN

Akira IWASE

三菱電機 情報電子研究所

Mitsubishi Electric Corporation Information Systems & Electronics Development Laboratory

1. まえがき

近年、画像処理に対する高速化の要求が急速に高まりつつある。特に衛星から送られてくる画像のように、その規模が大きく、また処理が複雑で多様なものに関しては、その傾向が強い[1]。そのため現在では CRAY-1 などのスーパーコンピュータと呼ばれる高速な計算機を用いてその処理を行なうなどして[2]が、これでもまだ十分にその条件を満たしていないとは言へ難い。そもそも画像処理とは、大量な 2 次元データに対する処理であり、逐次型の計算機が不得手とするところであるのが、その一因としてあげられる。そのため、近年、画像処理に向いたアーキテクチャに基づいた様々な専用プロセッサの研究開発が活発に行なわれている[3]。この画像処理プロセッサを分類すると次の 4 種になる[4]。

- (1) 完全並列型、連想処理型
- (2) 局所並列型、画像ディスプレイ型
- (3) パイオーライン型
- (4) マルチプロセッサ型

(1) の完全並列型の代表的なものにセルラアレイ方式がある。この方式は上記 4 項目の中でも最も並列度が高く、高速化が期待できるアーキテクチャの 1 つである。しかししながらデータの入出力に時間がかかる、柔軟性に欠くなどの問題点も指摘されている。

本論文においては、これらの問題点を解決したセルラアレイ方式に基づく並列プロセッサ CAP (Cellular Array Processor) を提案す

る。また提案した CAP の性能評価を行い、画像処理への適合性を検討する。

以下、第 2 章では、セルラアレイ方式のアーキテクチャを紹介し、その特徴および問題点について述べる。第 3 章では、本論文で提案する CAP のアーキテクチャの概要を述べる。第 4 章以降では、セルラアレイ方式の問題点を解決するための CAP の様々な制御方式について説明する。まず第 4 章では、入出力の問題を解決するため、ブロック・ペイアラインと呼ぶ制御法について述べ、第 5 章では、MIMD 的な要素を持たせるための付加機能について、第 6 章では発火方式と呼ぶ、CAP 特有の制御方式を、第 7 章では、パケット転送を用いた並列データ転送方式を述べる。第 8 章で、各種画像処理に対する CAP の性能評価を行ひ、第 9 章を、セルラアレイ方式に対する考察に、末章をあわせきにあてる。

2. セルラアレイ方式

セルラアレイ方式とは、単純な演算機能を持ったセルと呼ばれるプロセッサを、多数、2 次元格子状に配列したアーキテクチャであり、全セルが同時に動作することにより、高速な処理を実現するものである。図 1 にその一例を示す。このアーキテクチャを用ひて画像処理を行う場合、例えば、画像の 1 画素と 1 セルを対応させて行う。

さて画像処理とは、画素の 2 次元配列から成る画像に対する処理であり、次に示す特徴を持つ




図1 セルラアレイ方式の例

。

(1) 近傍処理：画像処理の中には、各画素とその周囲の画素を用いて行う近傍処理演算が多い。また、それらは各画素単位に独立して並列処理が可能である。

(2) 2次元データ処理：上記の近傍処理を始めとして、画像処理では、2次元状に存在するデータへのアクセスおよびその処理が複雑にある。

(3) 多様なビット画素に対する処理：対象画像により、画素を表現するビット数が異なる。通常の逐次実行型の計算機を使用して画像処理を行った場合の上記3点について考察する。まず近傍処理では、並列処理が可能であるにもかかわらず、順次、その処理を行わねばならず、またその画素数に比例して回数だけ実行しなければならない。2次元データ処理では、画像は通常、行単位あるいは列単位にメモリに格納されるため、その2次元アクセスには、多くのアドレス計算が必要となる。多様なビット画素データに対する場合は、常に同一の演算器を用いるため処理の効率が悪い。

セルラアレイ方式を用いた画像処理では、一度、画像が取り込まれた後は、演算のたびにメモリにアクセスする必要がなく、容易に近傍データを得ることができ、処理が行える。またそれらの処理がセル数だけ並列に実行できる。更に2次元データ処理に関しては、セル自体が2次元状に配置されているため、無駄なアドレス計算が不要となる。多様なビット画素に対しても各セル単位にビット単位の演算を行ったため、

効率よく処理ができる。

以上のように、セルラアレイ方式は、本質的に画像処理に向いており、現在までのところ、

MPP [5], DAP [6], CLIP [7], AAP [8]などのプロセッサが開発されてい。る。各々、 64×64 から 256×256 個程度のセル数から構成されてい。

ところで以上示したセルラアレイ方式は、その並列性を活かし、高速な演算が可能ではあるが、次に示す問題点がある。

(1) プロセッサへのデータの入力、あるいはデータの出力に時間がかかる。

(2) SIMD方式であるため、全セルが同時に同じ命令を実行することになり、柔軟性に欠ける。

(3) セル間の接続は、隣接するセルとの間に限らざるため、離れたセルどうしもデータ転送が行いにくく。

本論文で提案するセルラアレイ方式に基づくCAPは、これらの欠点を解消し、より高速な画像処理を目指している。

次章において、このCAPの構成について述べる。

3. CAPアーキテクチャ

3.1 CAPの全体構成

図2にCAPの全体構成を示す。破線で囲まれている部分がCAPのシステム構成であり、演算を行うCAP、記憶装置との入出力をを行う3つのI/Oバッファ、入出力制御部、各々を制御するCAP制御部から成る。またシステム全体は、ホストコンピュータの上で動作する。更に処理の対象となるデータを保存し、2次元アクセスが可能な記憶装置を周辺に接続する。

通常の処理では、記憶装置から処理対象であるデータが読み出され、CAPの右端にある3つのI/Oバッファを経て、CAP自身に転送される。CAPでの処理が終了した後、そのデータは、今度はCAPの左端にあるI/Oバッファを経て再び、記憶装置に格納される。CAPの上端にあるI/Oバッファについては後述する。

3.2 CAPの内部構成

一般的なセルラアレイ方式では、各セルは隣




図2 CAPの全体構成

接する4個、あるいは8個のセルと接続されている。しかしながら隣接する4個のセルとの接続では、セル間のデータ転送に不都合な場合が多く、また隣接する8個のセルとの接続では、全体と1つのセル間接続配線が複雑になる。

この欠点を回避し、更に次章で述べるブロック・パイアラインを可能とするため、CAPでは図3に示す構成をとる。図3において、Pで示すのが演算を行うプロセッシング・セル(Pセル)であり、Sで示すのがPセル間のデータ転送およびI/Oバッファヒデータ転送を行うスイッチング・セル(Sセル)である。この様に、セルをその機能により明確に分離することで、次に示す利点が生じる。

(1) Pセルは隣接する4個のSセルと接続されたり3D型であるが、他のPセルを経ることなく、周囲の8個のPセルとのデータ転送が可能である。

(2) I/Oバッファヒ各Pセル間のデータ入出力を、演算、セル間データ転送とは独立に各Sセルの一部を使用することにより行えるため、演算ヒ入出力のオーバラップが可能となる(第4章・ブロック・パイアライン参照)。

すなわちSセルはPセル間のデータ転送ヒI/O




図3 CAPの内部構成

I/Oバッファヒの入出力を独立して行うことができる。

3.3 プロセッシング・セル(Pセル)

Pセルにおけるデータ処理は、ビットシリアルに行う。これは各セルの構成を複雑にするヒ多数のセルから構成されるCAPにとって、その設計が困難になるとことと、任意ビット長に対する処理の効率化のためにある。例えば9ビット長のデータを処理する時、ビットシリアルに行うか、8ビットALUを用ひて行うかを考えれば明らかであろう。そのためPセルは、演算のための1ビット全加算器、レジスタマイル、RAMなどから構成される。

3.4 スイッチング・セル(Sセル)

先に述べた様に、Sセルの機能には、Pセル間のデータ転送、I/Oバッファを介してのデータ入出力がある。Pセルがビットシリアル動作であったのと同様に、Sセルの動作もビットシリアルに行う。

更にSセルの付加機能として、ブロードキャスト機能がある。このブロードキャストとは、正方格子状に配置されたPセルの行単位、列単位あるいは全セルに一定の値を外部から送ることを言う。例えば、列単位に一定値をブロードキャストする時は、先の3.1節で示したCAPの上端にあるI/Oバッファを使用し、列ごとのブロードキャストする値をI/Oバッファの対応

する部分に格納し、上端から各別単位にその値を送る。行単位のブロードキャストも同様に右端のI/Oバッファを使用して行う。

4. ブロック・パイプライン

4.1 CAPの入出力方式

CAPが記憶装置のデータをI/Oバッファを経て入力したり、逆に出力するにはSセルを使用した。以下、この方法について詳細に述べる。説明のために 4×4 個のPセルおよびSセルから成るCAPを取り上げる。図4にこの概略図を示す。破線内で示した部分が 4×4 個のセルから成るCAPである。CAPはトーラスと言ひ、右端の列のSセルと左端の列のPセル、上端の行のSセルと下端の行のPセルが、各々、接続されている。

さて、記憶装置にある 4×4 個の画素から成る画像をCAPに入力する場合は、以下の手順で行う。

(1) 記憶装置内の 4×4 画素のうち、左端の1列から順に列単位にCAPの左端のI/Oバッファに送る。

(2) CAPの右端のI/Oバッファでは、順に記憶装置から送られてくる画素値の列を、CAPの右端の対応する行のSセルに送る。

(3) CAP内のSセルでは、順に画素値を左シフトする。

(4) 4×4 個のSセルに対して、 4×4 個の画素値を送るため、最後の画素値の列が、




図4 4×4 個のセルから成るCAPの例




図5 CAPのデータ入力例

CAPの右端のSセルに転送されたところでは各Sセルが対応した画素値を所有する。ここでSセル間のシフトは終了する。

(5) 各Pセルの右上のSセルに、対応する画素値が到達しているため、この画素値をPセルに送る。これにより画素値が各Pセルに格納され、演算が開始できる。

図5に画素値がCAPに入力されていく途中の状態を示す。

出力に関するも、まったく同様であり、この逆の操作をCAPの左端のI/Oバッファを使用して行えばよい。

なお、CAPのSセル内では、ダブルバッファリングを用いて、この入出力をより高速に行なっている。すなむち入出力用のバッファを各セル内で2つ用意し、常に記憶装置とのデータのやりとりが行える様にしてある。

4.2 ブロック・パイプライン

CAPでの画像処理は1つのPセルに1つの画素値を対応させて処理を行うことを基本とする。ところが対象とする画像が必ずしもCAPのセル数以内の画素から構成されていなければならないため、この大画像(画素数がCAPのセル数以上の画像)に対する処理が問題となる。1つの考え方としては、1つのPセルに複数の




図6 CAPによる大画像の扱い

画素を格納することにし、画像全体を一度、
CAPの中に取り込み、処理する方法がある。
ところが、この方法には、次に示す欠点がある。

(1) 1セル内(Pセル)のデータ数が多くなるため、レジスタ等の使用に比べ、セル内のRAMへのアクセスの度合が増し、不要なメモリアクセス時間を要する。また余分なメモリ量を必要とする。

(2) 近傍データは、ほとんどのセル内に存在することになり、セル間接続の効果が薄れる。

(3) 各セル内には1つの全加算器だけがあり、これにより相当数の画素を逐次処理することには至らず、セルラアレイ方式の効果が薄れる。

(4) CAPと記憶装置とのデータの入出力に時間がかかる。

以上の欠点を解消するため、ここではブロック・パイン方式を提案する。説明のため、先に用いた 4×4 のセルから成るCAPで 8×8 の画素から成る画像を処理する場合を考察する。これを図6に示す。

まず対象画像をセルの数に合わせて、 4×4 の画素から成る部分画像A, B, C, Dに分割する。そしてCAPへの入力、演算、出力を、この部分画像ごとに繰り返す。すると演算時には1セル1画素対応となるため、上記の(1), (2), (3)の欠点は解消できる。しかししながら(4)の入出力に必要となる時間は同じである。そこで各部分画像を処理する時に、既に演算が終了した部分画像の出力、現在の部分画像の演算、次に演算する部分画像の入力をすべて時間的にオーバーラップさせることにする。

以下タイムチャートを用いて説明する。図7にこれを示す。図7(a)は、CAPに画像をすべて格納してから演算を行う場合を示す。全画




図7 入出力と演算のタイムチャート

像を一度、CAPに入力するため、入力、演算、出力が各々、別々に行われる。図7(b)は、部分画像A, B, C, Dごとに、入力、演算、出力を行つた場合である。全体の処理に必要な時間は、図7(a)とまったく変わっていない。すなはち全体の処理時間中、演算は $\frac{1}{3}$ であり、 $\frac{2}{3}$ は入出力に必要となる。

図7(c)が本論文で提案するブロック・パイン方式を採用した場合である。演算と入出力をオーバーラップさせつけるため、最初の部分画像Aの入力と、最後の部分画像Dの出力を除いて、常にCAPが演算を行える。そのため全体の処理時間が、図7(a), (b)に比べ、約半分になつてしまふ。

図8に図6の例を用ひて、ブロック・パイン方式で処理を行つた時のCAPの1状態を示す。以下に説明する。

- 演算が終了した部分画像Aが、記憶装置に転送されるため、CAPのSセル間をシフトしてしまる(出力中)

- 部分画像Bが演算中である(演算)

- 次に演算されるべき部分画像Cが、記憶装置から転送されるため、CAPのSセル間をシフトしてしまる(入力中)

ここに示す様に、入出力機能と演算機能が独立に動作でき、一度にCAPで処理が可能な単位




図8 ブロック・パイプラインの例

(これを「ブロック」と呼ぶ、図6の例では1ブロックが 4×4 画素となる)とともに、パイプライン処理を行うことを「ブロック・パイプライン」と呼ぶ。このブロック・パイプラインを採用することにより、本来、セルラアレイ方式の入出力に時間がかかるといった欠点を解消できる。

但し問題点として、ブロック当りの入出力時間と演算時間とのかねあいがある。入力と出力は、同じ大きさのブロックを、同じ転送レートのクロックでセル間シフトを行うため、まったく等しい時間を必要とするが、演算時間はその処理対象により異なる。例えば、図7(c)のタイムチャートにおいて、もし、1ブロックの入出力時間よりも、演算時間の方が短かく、た場合、各ブロックの演算後、入出力の終了を待つことになり、この間、CAPでの演算は行かない。これが、結局、性能低下につながる。この解決策としては、CAPは演算と入出力をPセルとSセルに分離して行うため、例えば、Sセルの入出力クロックレートを、Pセルの演算クロックレートよりも高速にすることが考えられる。この比較に関しては、第8章の性能評価の章で扱う。

5. 命令修飾とアドレス修飾

セルラアレイ方式に基づくプロセッサは、本来、SIMD型であるため、全セルで実行される命令は、同一のものであり、また各セル内にあるメモリに対するアドレスも同一である。ところが、各セル内の値により、次に実行すべき命令およびアドレスが異なってくることは数多くあり、これを単純なSIMD型のプロセッサが実行することは困難である。

例えば、絶対値を求める演算を考えてみる。

今、各セルにおいて、レジスタAの値の絶対値を求め、その結果を、レジスタBに転送することとする。この場合は、レジスタAの値をチェックし、正の値ならばそのままレジスタBに転送し、負の値ならば正の値に変換して転送することになる。すなはち、レジスタAの値により次に実行すべき演算が異なってくる。

また浮動小数点加算を取り上げてみる。この場合、各セル内のデータの指部の値により仮数部の桁合わせを行なうが、この桁合わせは、各セル内のデータの値により異なる。すなはち加算命令のオペランドアドレスが、セル内の値により異なってくる。

以上、示した機能処理を、単純なSIMD型のプロセッサで行なうことは、非常に困難であるため、CAPにおいては次に示す様な修飾機能を各セル内に設けた。

5.1 命令修飾

各セル内に数ビットの状態フラグを設け、この値により、与えられた命令を修飾する。例えば次に示す様な機能がある。

(1) 与えられた命令を、そのまま実行するか、修飾して実行するか、あるいは無効命令として処理するかを定める。

(2) 修飾して実行する時は、ある与えられた命令がセルにより異った命令となり実行される。例えば、1つの命令がセルにより、加算命令、減算命令、転送命令となる。

(3) ある命令を実行している時に、何らかの条件を満たす場合(例えばゼロチェック、オーバーフローチェックなど)、その情報を退避して、そのセルだけが以後の演算を中止する。これらの機能を使用することにより、例えば、先に示した絶対値演算を行いを効率よく、高速に処理することが可能となる。

5.2 アドレス修飾

各Pセル内にあるレジスタに、アドレス修飾機能を持たせた。すなはちレジスタに対するアドレスが全セルに共通のアドレスでもよいし、各セル単位に作成されたアドレスを使用してもよいう様な修飾機能を付加した。

この機能を使用することにより、先に示した浮動小数点加算などを高速に行える。

6. 爆火制御方式

前章までに述べてきた CAP の制御方式を用いることにより、大半の画像処理は高速に処理することができる。しかししながら、例えば、ある 2 点が指定されて、その間を筋ぶ経路を選択する、という処理は、これまでの手法では不可能である。そのため、ここでは爆火制御方式と呼ぶ CAP 特有の制御方式を提案する。

これは、あるセルで爆火信号が起きた、その信号が順次、隣接するセルに伝播していく、最終的に求めるセルに達したところで爆火信号が沈火し、从此により 2 点間の経路などを探索するものである。以下にこの制御方法について説明する。

各セルには、次の 3 つのフラグが存在する。

(1) S: 状態フラグ

各セルは、次に示すじ山かの状態をとる。

(a) 活性状態: 爆火信号を受け取った時、周囲の隣接セルに、その信号を伝播する ($S=00$)。

(b) 一時不活性状態: 爆火信号の伝播を終了し、再び信号を受け取ったも伝播は行わない ($S=01$)。

(c) 永久不活性状態: 爆火信号を受け取っても伝播を行わない ($S=10$)。

(2) E: 種類フラグ

最終的に目的とするセルであるいは '1'、そうでない通常のセルは '0' となる。

(3) F: 爆火信号伝播フラグ

爆火信号を受け取れば '1'、通常は '0' である。この動作を示す前に、CAP での Sum-OR-Tree [5]、Sum-AND-Tree について説明する。各々は各セルのある指定した 1 ビットの論理和、論理積を全セルについて求めるものである。

図 9 に各セルでの動作を示す。但し、最初に爆火が起きたから、最終目的セルに達するまでの動作のみである。図中、Sum-AND-Tree が '1' となった時、すべてのセルが爆火信号を受け取ってはならないことになるため、爆火信号は消失している。すなまち、最終目的セルに爆火信号が達することなく処理が終了したことになる。また Sum-OR-Tree が '1' となった時には、逆に目的セルに信号が到達しないのであり、いかゆる探索が成功したことである。【処理】は、応用例により定まる処理を示す。

```

if F=0          (爆火信号を受け取らない)
  then '1' を Sum-AND-Tree に送る
else if F=1      (爆火信号を受け取る)
  then begin
    if E=1  (最終目的セルである)
      then '1' を Sum-OR-Tree に送る
    else if S=00 (活性状態である)
      then begin
        S ← 01 (-時不活性状態とする)
        [処理]
        隣接する 4 近傍セルの F ← 1
      end
    end
  end
end

```

図 9 爆火制御方式によるセルの動作

以下に経路探索の場合を例にとり説明する。図 10 に 4×4 の P セルから構成される CAP の例を示す。説明のため、S セルは省略する。各セルを区別するため (i, j) (i : 行を示す、 j : 列を示す $i, j = 1 \sim 4$) の記法を用いる。例えば、左上のセルは $(1, 1)$ 、右下のセルは $(4, 4)$ 、右上のセルは $(1, 4)$ となる。各セルの状態フラグ、種類フラグは事前に設定しておく。

さて図 10(a) では、 $(2, 1)$ のセルで爆火信号が発生した様子を示す。この信号は、上下、左右の 4 隣接セルに伝播する (CAP は 8 近傍のセルに同時にデータを送れるが、ここでは 4 近傍とし E)。 $(2, 2), (3, 1)$ のセルは、活性状態であるため、処理が行われる。ところが $(1, 1)$ のセルは、永久不活性状態であり、爆火信号が伝播しても、以後にその信号は伝わらない。図 10(b) では、 $(2, 1)$ のセルから爆火信号が伝播した後、そのセル自身は一時不活性状態となり、既に爆火信号が伝播したという情報をもつ。そのため以後にこのセルに爆火信号が伝わっても、伝播は生じない。またセル $(2, 1)$ - セル $(2, 2)$ 、セル $(2, 1)$ - セル $(3, 1)$ 間に伝播信号が流れないという記録が残される (図 10(b) 中の破線)。図 10(c) では、爆火信号が伝わり処理の行われた $(2, 2), (3, 1)$ のセルから、信号の伝播が生じる。先と同様に、活性状態のセルに対してのみ行われる。図 10(d) では、図 10




図10 起火方式制御の例

(c) の起火信号伝播により、それまでに生じた一時不活性セルおよび各セル間の起火信号伝播経路の記録を示す。但しセル(3,2)は、セル(2,2)および(3,1)のセルから信号が伝播するが、ここでは、どちらか一方のみを残すこととする(図10(d)では、セル(3,1)→セル(3,2)の経路のみを残す)。これは、起火信号の伝播経路をトリー状にすることによる。詳しくは、後述する。

以下、同様の信号伝播を繰り返していく、最終目的セル(図10(d)ではセル(3,4))に達するまで行う。もし最終目的セルに達するまでにこの起火信号が消滅した場合には、求めねばならない経路が存在しないことになる。さて、最終目的セルにまで信号が伝播しない場合は、それまでに得られた経路の中から、最初に起火したセルと最終目的セルを結ぶ経路を定める必要がある。これは、最初に起火したセルから経路がトリー状に広がっていくことによる。これを図11(a)に示す。すなはちトリーの根に当たる最初の起火したセルから、信号は最大隣接する4個のセルに順次伝播する。これが先に示した扇形ループを形成することなく、順




図11 起火制御方式による経路

に伝播していくため、各ノードが最大4個の枝を持つトリーとなる。起火信号が最終目的セルに達した時点では、図11(a)に示すトリー内の枝がすべて存在するため、この中から、トリーの根(最初に起火したセル)と最終目的セルを結ぶ経路を見つける。これを図11(b)に示す。すなはち最終目的セルから逆に経路を辿り、最初のセルまで戻る。その際の経路が求めねばならない経路である。

以上示した起火制御方式は、やはりトリーの探索問題を解いてしまうことになる。通常は、この探索問題の解法に、複雑なアルゴリズムとかなりの処理時間を必要とするが、CAPを使用することにより、単純なアルゴリズムで、かつトリーの探索が並列に行えるため、高速に処理が可能となる。この起火制御方式を用いることにより、2点間を結ぶエッジの検出、線分の

搬出方法の画像処理が実現可能となる。

7. 並列データ転送方式

本章では、セルラアレイ方式の欠点である離れたセルどうしのデータ転送の困難さを、CAPでいかに解決するかについて述べる。特に問題となるのは、各セルからの送り先が一定ではなく、各セルごとに異なる場合である。

CAPでは、この問題を解決するために、パケット転送による並列データ転送も可能である。但し各セルは、自身のアドレスを所有していないものとする。以下にアルゴリズムを示す。

(1) 各セルにおいて、送出するデータに対する送り先のセルの位置情報を付加する。

(2) 以下、各セル内部のデータの位置情報により

(a)隣接する東のセルへデータを送る。

(b)隣接する北のセルへデータを送る。

を繰り返す。但し各セルには、待ち行列のバッファを数個設け、送られてきたデータを、あたかも限り、2ヶバッファに取り込む。(あるいはルーティングにより、この経路を迂回する) 各データ転送ごとに、該当するデータを受け取ったセルでは、内部にその値を取り込む。

(3) 上記(2)の処理を、全データが目的とするセルに到達するまで行う。

なお、ここでは4.1節で述べたトーラスの構成を使用する。

通常の幾何補正を例にシミュレーションを行ってみると、待ち行列のバッファは2個あれば十分なことがわかった。

以上述べた並列データ転送方式を用いることにより、SIMD型のセルラアレイ方式では困難である遠方のセルとのセル単位に送り先の異なるデータ転送が可能となる。

なお上記(1)では、各セル内において、既に行き先アドレスが決つていると仮定したが、通常は (1) 各セルのアドレスの1ペニューション (2) 各セルの機能により定められる値 などが用いられる。

8. 性能評価

本章では、第4章で示したCAPにおける入出力時間と演算時間について、各種の画像処理を対象として考察する。まず論理シミュレーションによる同様の結果をもとに、両者の整合性を検討する。更にそれらの結果を踏まえて、画像処理におけるCAPの総合評価を行う。

まず本章で処理対象とする画像処理について述べる。

(1) 2値化

与えられた1きの値により、濃淡画像を2値画像に変換する。

(2) 画素間演算

2つの画像の対応する画素間で演算(ここでは差の絶対値を求める)を行う。

(3) 一様フィルタ

画像の各画素ごとに、周囲の 3×3 画素の平均を求め、その値を更新値とする。

(4) 任意フィルタ

画像の各画素に対し、 3×3 の任意の値とその周囲の 3×3 画素との積和を求め、その値を更新値とする。

(5) 幾何変換

各画素の変換座標が既知の画像の幾何変換を行なう。但し相対変換距離は8以内とする。

(6) 濃度値変換

与えられた濃度値変換テーブルに従って、各画素の濃度値を変換する。

(7) ヒストグラム

画像のヒストグラムを求める。

(8) 相関法

与えられた画像と 16×16 画素から成る参照画像との相関を求める。

(9) 最尤法

5バンドから成る画像に最尤法を用いて、10カテゴリに分類する。

次に評価上の各種パラメータを設定する。

(1) 対象画像サイズ: $N \times N$ (N は2の累乗)

(2) CAPのセル数: $VP \times VP$ (VP は2の累乗)

(3) 対象画像の画素値レベル: M (よつ)

各画素は $\log_2 M$ ビットで表現される

以上の仮定のもとに、上記の9種類の画像処理について、CAP上での入出力に必要となる時間と演算に必要となる時間を求めた。これを、

表1に示す。

ここで言う演算時間とは

- (1) Pセル内部での計算に要する時間
 - (2) Sセルを経由したPセル間でのデータ転送に要する時間
 - (3) ブロードキャストに要する時間
- 以上、3つの時間を合計したものと指す。また入出力時間とは
- (1) 入力だけ、あるいは出力だけを行う時間
 - (2) 入力と出力をオーバーラップさせて行う時間

以上、2つの時間を合計したものと指す。

次にCAPの論理シミュレーションに基づく画像処理の評価を図12に示す。但しここで扱った画像処理は、次の6項目についてである。

- ・2値化。一様フィルタ。任意フィルタ
- ・画素間演算。濃度値変換。ヒストグラム
- また対象画像は、画素値が8ビットから成り、 2048×2048 の大きさである。CAPのセル数としては 128×128 , 1クロックの周期をもとに仮定した。

第4章でのブロック・パイプラインの入出力時間と演算時間との比率を見積るために、個々の処理について、各自を別々に示してある。また全体の処理時間は、ブロック・パイプラインを採用しているため、演算時間と入出力時間のうち、より大きな方が該当する。これは、例えば演算時間がの方が入出力時間に比べて、大きい場合には、ブロック・パイプラインの効果により、入出力時間が打ち消されることによる。逆も同様である。

表1は純粋に各処理に必要となる時間だけを見積ってあるのに對し、図12では、実際に論理シミュレーションの結果であるため、オーバーフロー・チェックなどの余分な処理が含まれている。そのため、若干の値の変動はあるが、これにより表1の評価結果が確認される。

次にブロック・パイプラインの観点から考慮を加える。この方式を採用したことにより、演算時間と入出力時間のより大きな方が全体の処理時間となる。もし演算時間が大きい場合には、常にCAPで演算が行われることになる。

表1 CAPによる各種画像処理の性能評価

時間 画像処理	入 出 力	演 算
二値化	$(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$\log M + (\log M+1) N^2 / P + (N^2 \log M) / P$
画素間演算	$2(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$2(\log M+1) N^2 / P + 3(N^2 \log M) / (2P)$
一様フィルタ	$(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$4(\log M+2) N^2 / P + (5 \log M+4) N^2 / P$
任意フィルタ	$(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$36 + (45 \log M+54) N^2 / P + 9(N^2 \log M) / P$
濃度値変換	$(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$M \log M + 2(\log M+1) MN^2 / P + (N^2 \log M) / P$
幾何変換*	$\sqrt{P} \log M + \sqrt{P} \log N$	$2(\log N+16) + 38 \log N + 19 \log M + 1154 + 401 \log M$
ヒストグラム	$(N^2 \log M) / \sqrt{P} + \sqrt{P} \log M$	$(M \log M) / \sqrt{P} + M((N^2 / P + 1)(31 \log M + 3) + 21 \log N + 3) + ((N^2 / \sqrt{P} + \sqrt{P}) \log M + 2M \log N)$
相関法*	$\sqrt{P} \log M + 4N^2 / \sqrt{P}$	$256 \log M + 2 \log \sqrt{P} + 256 \log^2 M + 512 \log M + 2850 + 55(N^2 \log M) / P$
最尤法	$55(N^2 \log M) / \sqrt{P} + 4N^2 / \sqrt{P}$	$310 \log M + 10(401 \log^2 M + 95 \log M + 61) N^2 / P + 55(N^2 \log M) / P$

*) 幾何変換、相関法の項には、すべて $[N / (\sqrt{P} - 15)]^2$ を乗ずる。

また「」はガウス記号である。 \log の底は2とする。




図12 CAPによる各種画像処理の実行時間

なり、ピーク性能に近い性能が得られる。すなはちセルラアレイ方式の欠点であるデータの入出力時間に時間がかかるという点を解消し、高速計算が行える。

以上の検討結果より、既存の汎用計算機との性能比較を行った場合、CAPのクロック周期を100 ns、セル数を 128×128 と仮定すると、処理対象にもよるが、約数百倍から千倍程度の高速性が得らざることがわかる。特に、並列性高い近傍演算では、その傾向が強い。

9. 考察

前章までで、セルラアレイ方式によるCAPのアーキテクチャを提案し、画像処理に対する検討、評価を行った。

CAPは従来のセルラアレイ方式の欠点を解消するため(1)入出力問題 (2) SIMD型による柔軟性の欠缺 (3) 遠隔セル間のデータ転送の困難さを解消し、更にセルラアレイ方式の利点を踏襲している。そのため従来のPICAライン型の汎用計算機では効率よく実行できなかつて各種の画像処理を高速に実行できる。更には衛星画像処理のように大規模な画像処理に対しても十分に対応できると考えられる。

CAPの並列性は次の2項目に集約される。

(1) 空間的並列処理

計算機能を持つセルを、多数、2次元格子状に配置し、それらが同時動作することにより得られる並列性。また対象となる画像データは、本来、2次元構成であるため、通常はこの2次元アクセスに多くの時間を必要とする。しかしCAPでは、対象画像を各セル内のメモリに格納し、各セルからのアクセスを可能にすることにより、容易に2次元アクセスが行える。これもまた空間的並列処理と言える。

(2) 時間的並列処理

本論文におけるブロック・パインライン方式を採用することにより、CAPへのデータの入力、CAP内の処理、CAPからのデータの出力をすべて同時に行える様にした。

10. あとがき

本論文では記述なかったが、

- (1) CAPに適したアルゴリズムの開発
 - (2) CAPシステムをサポートする並列記述言語、ソフトウェアの開発など
- を現在、進めている。今後は、これらに対する詳細な検討が重要となってくるよう。

なお、本研究は通産省工技院大型プロジェクト「科学技術用高速計算システム」の研究開発の一環として行なわれるものである。

参考文献

- [1] "衛星搭載リモートセンサデータの高速処理"
映像情報, vol. 13, no. 9, pp. 53-55, (1981).
- [2] Ono et al.: "Fast Digital Processing SEASAT
SAR Data", 15 International Symp. on Remote
Sensing of Environment, D-19.
- [3] 木戸出、坂上; "パイプライン方式と完全並列
処理方式が増えた最近の画像処理装置", 日経エ
レクトロニクス, 1982年7月19日号(1982).
- [4] 坂上、木戸出; "イメージプロセッサの最近の
動向", 信学会誌, vol. 67, no. 1, pp. 90-98(1984).
- [5] K. E. Batcher: "Design of A Massively Parallel
Processor", IEEE Trans. on Comput. C-29, no. 9,
Sept., (1980).
- [6] R. W. Hockney and C. R. Jesshope: "Parallel Com-
puters architecture, programming and algorithms",
pp. 178-192, Adam Hilger Ltd. Bristol (1981).
- [7] M. J. B. Duff: "Review of the CLIP image process-
ing system", NCC, pp. 1055-1060 (1978).
- [8] "2次元処理に向けたアレイ・プロセッサを開発"
日経エレクトロニクス, 1980年12月8日号,
(1980).
- [9] 菅, 宮田, 上田, 田中; "高速画像処理向き並列
処理アーキテクチャの検討", 情処第26回全国大会,
4P-11, pp. 261-262 (1983).