

## 並列処理コンピュータにキャッシュメモリとパイプライン処理を導入した場合の性能評価

### Performance Evaluation of Parallel Computer with Cache Memory and Pipeline Processing

曽和 将容, 渡部 良浩  
Masahiro Sowa, Yoshihiro Watanabe

群馬大学 工学部  
Department of Computer Science, Gunma University

#### 1. まえがき

コンピュータの応用範囲が拡がるにつれて、コンピュータには、より高速性、より高性能が要求されるようになっている。そのために、並列処理を主体とした非ノイマン型と呼ばれるコンピュータ<sup>(1)-(8)</sup>の研究が精力的に続けられている。これら非ノイマン型コンピュータのあるものは試作<sup>(2), (4), (8)</sup>され、また、あるものはシミュレーションによって、ある特定のプログラムを実行した場合の性能測定が行なわれている。しかしながら、コンピュータの性能はプログラムの性質によって大きく変るので、必ずしも、コンピュータそのものの基本性能、すなわち、ハードウェア上の性能を反映しているとはいがたい面もあった。この基本性能を知るため、プログラムを理想化し、コンピュータの構造を簡単化して、データフローコンピュータ（DFC）、パラレルコントロールフローコンピュータ（PCFC）についてノイマンコンピュータ（NC）と比較しようとする試みがなされている<sup>(9)</sup>。本論文では、これらのコンピュータにキャッシュメモリやパイプライン処理を導入し、これらの導入によってどの程度の性能改善が得られるかを求める。

#### 2. プログラムのモデル化

プログラムの実行時間に対する影響を避け、極力ハードウェアに基づいた性能を知るために、プログラムを理想的にモデル化する。図1にモデル化したp並列プログラムを示す。○印は処理を表わし、ここではアクタと呼ぶこととする。矢印は命令の実行順序を表わし、ここでは矢印のことをアークと呼ぶことにする。このプログラムでは、2本の入出力アークを持つアクタが、横にp個、縦に無限に並んでおり、各アクタの処理は、そのアクタに入力されているアークに連なるアクタがすべて実行された後に、実行が開始される。プログラムの並列度pは、全てのプロセッサが同時に動作できるように、十分大きくとられていると仮定する。各アクタの実行時間はすべて等しいとし、もし、ある行のアクタすべてに同時にプロセッサが割り付けられた場合には、その行のアクタは同時に実行が開始され、同時に実行が終了するものとする。このように仮定すると、プログラムの実行は、各行ごとに行なわれる考えができるので、解析が容易になる。今後の便利のために各行をステージと呼ぶことにする。実際にはアクタの処理時間はすべて一定ではないことが多いが、アクタ内の処理を基本命令に限定し、プロセッサがシステムクロックに同期して働いていると考えると、この仮定は、それほど現実から離れた仮定でもない。




図1 プログラムのモデル化

### 3. ノイマンコンピュータ N C のモデル化とプログラムの実行時間

N C は、図2に示すようにモデル化できる。中央処理装置 CPU には、PC と PU が含まれているがここでは都合上分離する。PU には  $r$  個のアキュムレータ相当するレジスタが含まれており、また、PC と PU 間は高速バスで、PU と M 間はメモリのアクセスタイムに相当する速度のバスにより接続されているとする。コンピュータは32ビットを基本語としたコンピュータであり、命令とデータは図3に示す形式でメモリに格納されるものとする。この図でinstは命令部、opr 1、opr 2 はオペラントを表わし、opr 1 は主にレジスタを示し、opr 2 は主にメモリ参照番地を示すために用いられるとする。インデックスレジスタやベースレジスタなどは、 $r$  個のレジスタとは別に用意されているものとする。また、NC では、ロード・ストア命令(LSI)、加減算命令など(ASI)、レジスター・レジスター命令(RRI)は、図4(a)、(b)、(c)に示されるアルゴリズムで行われる。このモデルによる1ステージの実行時間  $t_n$  は、文献9により次のように求められている。




図2 ノイマンコンピュータのモデル化




図3 ノイマンコンピュータの命令形式

$$p < r \text{ のとき}$$

$$t_n = p(3+m+c)u \quad (3.1)$$

$$p = r \text{ のとき}$$

$$t_n = \{p(3+m+c)+2m-1.5\}u \quad (3.2)$$

$$p > r \text{ のとき}$$

$$t_n = \{p(6m+c+9)-r(5m+6)-(m+3)\}u \quad (3.3)$$

ここで、 $u$ 、 $m \times u$ 、 $c \times u$  は、それぞれレジスタ操作、メモリ操作、計算にかかる時間で、 $p$  はプログラムの並列度である。

### 4. データフロー・コンピュータ D F C

#### 4. 1 モデル化

D F C<sup>(6), (10)</sup> では、データの到着により命令が実行可能になるので、データ格納部が実行可命令指示器となる。これをトークンメモリ TM と呼ぶことにすると、DFC は図5のようにモデル化される。図で PU<sub>1</sub>～PU<sub>n</sub> はプロセッサ群を表している。M は、メモリを表す。TM と PU、PU と M 間は、スイッチングネットワーク S




図4 NC の実行シーケンス




図5 D F C, PCFC のモデル化

$N_t$ 、 $S N_m$ で結ばれている。メモリMは、 $M_1 \sim M_n$ のn個のブロックに分割されている。DFCのアクタ形式は図6(a)のようにアクタパケットAPと呼ばれる形式でモデル化される。また、データはトークンと呼ばれ、トークンは、同じアクタに入力されるものが集められ同図(b)のような形式でモデル化される。このような、トークンの集合は、トークンパケットTPと呼ばれる。APにおいて、fはファンクション(命令)を示し、constは定数トークンを、des 1、des 2はアクタ実行終了後、結果トークンを送り出すアクタ名(destination node)、すなわち、出力アーケを表す。トークンパケットTPは、TP内のトークンが入力されるべきアクタを示すアクタポインタAPR、トークンの色(color)、トークンの状態を表すステータスデータSD、トークン(token 1、token 2)よりなっている。あるアクタの処理に必要なトークンがそろったTPは、そのTPが入力されるべきアクタが実行可能であることを表している。このようなTPは完全トークンパケットCTP(complete TP)と呼ばれる。TPは、トークンメモリTMに格納される。メモリの各ブロックには、複数のアクタパケット(AP)が格納され、1つのアクタパケットは、2つ以上のブロックにまたがって格納されることはないものとする。また、スイッチングネットワーク内で、パケットの衝突を少なくし、実行スピードを上げるために、同時に発火可能なアクタを、それぞれ別々のブロックに格納する。トークンメモリTMも、メモリと同様にn個のブロックよりなっており、各ブロックは、それぞれ連想メモリとなっている。ネットワークには、Multipath Multistage Interconnection Networks(MMINs)<sup>(12)</sup>が用いられている。このネットワークは、セルと




図6 DFCのアクタとトークンの形式




図7 セルの構造

呼ばれる $2 \times 2$ のスイッチングネットワークから成っており、例えば、プロセッサの台数がnの場合、縦に $n/2$ 個、横に $\log_2 n + 1$ 個セルを並べた構成になっている。このセルの構造は、図7に示されている。以後、MMINsの各列をステージと呼ぶことにする。このネットワークでは、入出力間に複数のバスを作ることができるので、ネットワーク中での衝突を減少させることができる。メモリMに直接接続されているセルには、メモリのリード、ライト機能が組み込まれているものとする。

#### 4.2 プログラムの実行と実行時間

DFCにおけるPUの動作は、図8のようになる。DFCの実行シーケンスは、トークンメモリ内の完全トークンパケットCTPを見つけ出し、 $S N_t$ を通してPUに転送することから始まる(CTPフェッチサイクル)。CTPを受け取ったPUは、CTPのアクタポインタAPRをもとにメモリMにアクタパケット(AP)を要求する。その要求は、 $S N_m$ を通してメモリに達し、それによってメモリからアクタパケットが1ワードづつ送り出される。送り出されたアクタは、 $S N_m$ を通してPUに送られる(APフェッチサイクル)。アクタがPUに到達すると、命令の実行が開始され(Calculationサイクル)、その結果は、des 1、des 2で表されるアクタに送られる。実際には、送られる結果であるデータは、行き先アーケ名と色を接続したトークンパケットTPとして、TMに送られる。TMに送られたTPのうち、同じアーケ名とカラーを持つTPは、TM内の連想機能により、一語にまとめて格納される(TPライトサイクル)。以上の各サイクルは、さらに図9に示すように細かく分解することができる。この図で直線の下に記されたu、bu等は、時間を表わしている。いま、図8の各サイクルの実行時間を、それぞれDCTPF<sub>T</sub>、DAPFT、




図8 DFCの実行シーケンス

DCT、DTPWTとすると、それぞれの時間は、図9より

$$\begin{aligned} DCTPFT &= 6u + bu \\ DAPFT &= 2u + 3mu + 2bu \\ DCT &= cu \\ DTPWT &= 7u + bu + au \end{aligned}$$

と求めることができる。したがって、図1のプログラムの1ステージの実行時間 $t_d$ は、

$$t_d = DCTPFT + DAPFT + DCT + DTPWT \quad (4.1)$$

となる。ここで、 $a \times u$ 、 $b \times u$ 、 $m \times u$ は、連想時間、調停時間、メモリアクセス時間とする。また、PUとスイッチングネットワーク間のパケットの転送時間を $u$ とする。

## 5. パラレルコントロールフローコンピュータPCFC

### 5.1 モデル化

PCFC<sup>(7)</sup>、<sup>(10)</sup>も、DFCと同様図5のようにモデル化される。TMに、データを表すトークンのかわりに




図10 PCFCのアクタとトークンの形式




図9 DFCの実行シーケンスの詳細

実行制御を表すトークン（コントロールトークン）が格納されることと、アクタバケットにデータを指示するためのオペランド部があることと、データがメモリM内に格納されることを除けば、DFCとほとんど同じ構成である。コントロールトークンは、あるかないかを表せばよいので1ビットで表わされる。このコンピュータのアクタとトークンは、DFCの時と同様にトークンバケットTP、アクタバケットAPとして、図10のようにモデル化される。アクタバケットAPには、データの格納場所を示すオペランドopr 1、opr 2、opr 3と、このAP終了後に実行されるべきアクタを示すポインタであるdes 1、des 2が接続されている。PCFCでは、アクタの実行終了後、このdes 1、des 2に従って、制御権を示すコントロールトークンがTMに送られる。

### 5.2 プログラムの実行と実行時間

PCFCの動作は、図11のようになされる。まず、TMでCTPが見付けだされ、PUに送りだされる（CTPフェッチサイクル）。CTPを受け取ったPUは、




図11 PCFCの実行シーケンス

CTPのAPRによって示される命令——アクタバケット(AP)——をメモリMへ要求する。要求がメモリMに到着すると、メモリMは、アクタバケットAPを1ワードづつPUに転送する(APフェッチサイクル)。APがPUに到着したなら、APのファンクションfを実行するため、opr 1、opr 2によって示されるデータをメモリMから取り出すため再び要求を出す。アクタバケットフェッチと同じように、データがメモリから読み出され、PUに送られると(dataフェッチサイクル)、PUは、命令の実行を行い(Calculationサイクル)、その結果をopr 3で示されるメモリ内に書き込み(dataストアサイクル)、コントロールトークンに行先きアクタdes 1、des 2を接続して、TPとしてTMへ転送する。接続されたdes 1、または、des 2は、トークンパケットのアクタボインタAPとなる。TMに送られたTPのうち、APRとcolorが同じものはまとめられ、TMの1ワードに格納される(TPライトサイクル)。dataストアサイクルとTPライトサイクルは、Calculationサイクル終了後、それに必要なデータは、全てそろっているので同時に実行できる。各サイクル時間は、それぞれCCTPFT、CAPFT、CDFT、CCT、CDST、CTPWTとする。これらのサイクルの実行時間は、DFCの時と同様にして、

$$\begin{aligned} CCTPFT &= 4u + bu \\ CAPFT &= 2u + 6mu + 2bu \\ CDFT &= 2u + 2bu + 2mu \\ CCT &= cu \end{aligned}$$




図12 NCのキャッシュメモリの配置

$$CDST = u + bu + mu$$

$$CTPWT = 5u + bu + au$$

と求めることができ、1ステージの実行時間t<sub>s</sub>は、次のようにになる。

$$t_s = CCTPFT + CAPFT + CDFT + CCT + \max\{CDST, CTPWT\} \quad (5.1)$$

ここで、Maxは、要素の最大値を求める関数とする。

## 6. キャッシュメモリとパイプライン処理の導入

キャッシュメモリは、メモリアクセス時間を短縮するために考えだされたメモリである。キャッシュメモリの配置は、NCの場合、図12に示すようにメインメモリMとCPUの間に設け、DFC、PCFCの場合は、図13のようにSN<sub>t</sub>とメモリMの間に設け、各Cacheメモリブロックには、対応するメモリブロックの内容を入れる。

### 6.1 NCへのパイプライン処理の導入

図14に、パイプライン処理を行なうためのCPUの構造を示す。各ユニットは、図4の各動作を担当しており、ユニット内には、各ユニットの処理速度の違いを調整するためのバッファが装備されている。図の○印から入力された命令とデータは、デコードを通ったのち、命令の種類により、図のように、3つの異なるユニットに分かれられる。また、計算ユニットは、○にASI、RR、RIの順序でデータ及び命令が入力された場合、それらの関数を同時に実行できるように、図のようにCalculation 1, 2と2つ設ける。ユニット内に書かれている2u、uなどの記号は、そのユニットの処理時間を表わす。

パイプライン処理では、各ユニットは、お互いに同期




図13 DFC, PCFCのキャッシュメモリの配置

して動かなくてはならないので、同期間隔をユニット内の処理の最大値にしなければならない。ところが、inst fetch ユニットと data load store ユニットは、同一のメモリをアクセスするので、メモリ競合がおこる。このため、メモリアクセスを順番にせざるをえないでの、メモリアクセス時間は、実質上2倍となってしまう。したがって、いま  $t_{np}$  1~3を各動作の同期時間とする

$$RR\text{ I の場合 } t_{np1} = \max\{2, m, 1, c\}u \quad (6.1)$$

$$LS\text{ I の場合 } t_{np2} = \max\{2, 2m, 1\}u \quad (6.2)$$

$$AS\text{ I の場合 } t_{np3} = \max\{2, 2m, 1, c\} \quad (6.3)$$

となる。これらの式と文献9のNCのプログラムの実行形態の分類より、パイプライン処理時の実行時間  $t_{np}$  は、

$p < r$  の時

$$t_{np} = p * t_{np1} \quad (6.4)$$

$p = r$  の時




図15 DFCのパイプライン処理

$$t_{np} = \frac{1}{2} - (t_{np1}(2p-1) + 2*t_{np2} + t_{np3}) \quad (6.5)$$

$p > r$  の時

$$t_{np} = t_{np1}(r-1) + t_{np2}(p-r+1) + t_{np3}(2p-2r-1) \quad (6.6)$$

となる。

## 6. 2 DFCへのパイプライン処理の導入

DFCのPUの部分を、DFCでは、PUを図15のように、4つのユニットから構成する。各ユニットは、図8に表わされている各サイクルを実行する。CTP fetch ユニットは、CTPになったTPをTMから取り込み、その情報をAP fetch ユニットに送る。AP fetch ユニットは、CTP fetch ユニットから送られてきたアクタのAPをフェッチするユニットである。フェッチを終了したらCalculation ユニットにデータを転送する。Calculation ユニットは、送られてきたデータをもとに、そのアクタの関数を実行する。関数の実行終了後TP write ユニットにデータを転送し、TP write ユニットは、そのデータをTMに格納す




図16 PCFCのパイプライン処理




図14 NCのパイプライン処理のためのPUの構造

る。ここでもNCのときと同様に、各ユニットは、それぞれのユニット内の処理時間の最大値に同期して動かなければならない。したがって、プロセッサの台数をnとすると、並列度pのプログラムの1ステージの実行時間 $t_{dp}$ は、

$$t_{dp} = \text{Max}\{\text{DCTPFT}, \text{DAPFT}, \text{DCT}, \text{DTPWT}\} \times p/n \quad (6.7)$$

となる。

### 6.3 P C F Cへのパイプラインの導入

P Uを図16のように6つのユニットから構成する。P C F Cでは、D F Cと違ってデータの取り出しと、書き込みが必要なので、data fetchユニットと、data storeユニットが用意されている。また、data storeとT P w r i t eが同時に実行できるので、そのユニットを並列に接続する。したがって、パイプラインのステージ数は5段となる。プロセッサの台数をnとすると、並列度pのプログラムの1ステージの実行時間 $t_{cp}$ は、

$$t_{cp} = \text{Max}\{\text{CCTPFT}, \text{CAPFT}, \text{CDFT}, \text{CCT}, \text{Max}\{\text{CDST}, \text{CTPWT}\}\} \times p/n \quad (6.8)$$

となる。

NCの処理速度に対するD F C、P C F Cの処理速度増加率を $S_{dr}$ 、 $S_{cm}$ とすると、キャッシュメモリ、パイプライン処理を導入しない場合には、式(3.1)～(3.3)、(4.1)、(5.1)より、 $S_{dr}=t_n/t_d$ 、 $S_{cm}=t_n/t_c$ となる。また、NCには、パイプライン処理を導入せず、D F C、P C F Cに導入した場合は、式(3.1)～(3.3)、(6.7)、(6.8)より、




図17 一般的な比較

$S_{dr}=t_n/t_{dp}$ 、 $S_{cm}=t_n/t_{cp}$ となり、NC、D F C、P C F Cにパイプライン処理を導入した場合は、式(6.4)～(6.8)より、 $S_{dr}=t_{np}/t_{dp}$ 、 $S_{cm}=t_{np}/t_{cp}$ となる。また、キャッシュメモリを使用した場合の処理速度増加率は、キャッシュメモリを使用したコンピュータの実行時間中のメモリアクセス時間 $m \times u$ を $c \times u$ に置換えることによって得ることができる。

### 7. 比較

1ブロック2000ワードのTMの連想時間 $a \times u$ を、 $a = \lceil \log_{30} 2000 \rceil + 4$ とし、調停時間 $b \times u$ を、 $b = 1.82 \lceil \log_2 n \rceil^{1.2}$ とする。このように設定した場合で、キャッシュメモリもパイプライン処理も導入しない場合（ノーマルな処理と呼ぶことにする）の比較を図17に示す。NCとの比較は、ほぼ、プロセッサの台数に比例して処理速度が増加している。例えば、プロセッサの台数が1024の時、D F Cは、NCの640倍の性能を持ち、P C F Cは、410倍の性能を持っている。また、P U数が7以上では、処理速度の順番がD F C、P C F C、NCになっている。D F C、P C F Cのどちらも、スピードアップの割合は、nが小さいところでは、大きく、nが大きくなるほど、小さくなるのは、ネットワークの遅延のためと考えられる。また、D F Cの方がP C F Cの約1.6倍のスピードを持つが、これは、P C F Cのメモリのアクセス回数がD F Cの3倍あるためと考えられる。nが12以上での特性の特異な変化は、NCのレジスタ数の制限が原因であると考えられる。




図18 キャッシュメモリとパイプライン処理の導入による効果


## 7. 1 キャッシュメモリとパイプライン処理による影響

### 1) DFCとPCFCにキャッシュメモリとパイプライン処理を導入した場合

DFC、PCFCにキャッシュメモリ、パイプライン処理を導入して得られた結果をPU数2～1024の場合について、図18の実線と破線に示す。横軸のNは、各コンピュータがノーマルな処理の場合、Cは、キャッシュメモリを導入した場合、Pは、パイプライン処理を導入した場合、C+Pは、キャッシュメモリとパイプライン処理を併用した場合を示している。この図より、PUが1024台の場合をみると、DFCでは、キャッシュメモリの導入により、1.2倍、パイプライン処理の導入により、2.0倍、キャッシュメモリとパイプライン処理を併用した場合には、3.2倍となり、PCFCでは、それぞれ、1.5倍、2.2倍、4.7倍となつていて、PCFCの方がDFCよりも、全ての効果が大きく表われている。これは、PCFCは、DFCよりもメモリのアクセス回数が多いこと、更にパイプラインのステージ数が多いためである。実行時間に対する、ネットワーク遅延の割合は、ノーマル処理の場合よりも、キャッシュメモリやパイプライン処理を導入した場合の方が大きい。そのため、PUの台数を増やすほど、キャッシュメモリやパイプライン処理の効果は、低下してしまう。

### 2) NC、DFC、PCFCがキャッシュメモリとパイプライン処理が可能な場合

この結果は、図18の一点破線と二点破線で示される。




(a) DFC

図より、PU数が2の時を除きDFC、PCFC、共にキャッシュメモリ使用は、NCの方が良く、パイプライン処理は、DFC、PCFCの方が良い。まず、キャッシュメモリ使用時にNCが良い理由は、全体の実行時間に対する、メモリアクセス時間の割合が、NCが他のコンピュータより大きいため、キャッシュメモリを使用すれば、メモリアクセス時間が擬似的に減少するので、それだけNCの方が大きい効果が得られる。次に、パイプライン処理でDFC、PCFCの方が効率が良い理由であるが、これは、パイプラインの処理方法の違いによる。NCでは、パイプライン処理を行っても同時に命令のフェッチとデータのロードまたは、データのストアができるないものとしているので、メモリアクセスがボトルネックになっている。しかし、DFC、PCFCは、パケットのフェッチ要求が同時に実行できるものとしているため、DFC、PCFCの方が効率が良い。また、キュッシュメモリ+パイプライン処理の場合は、前の2つを合せたような結果になっている。

## 7. 2 計算時間による影響

DFC、PCFCのプロセッサの台数が1024台の場合で、計算時間cを0～150まで変化させた時のスピードアップの割合をDFC、PCFCそれぞれを図19(a)、(b)に示す。図で実線は、ノーマルな処理(N)、破線は、キャッシュメモリを導入した場合(C)、一点破線は、パイプライン処理を導入した場合(P)、二点破線は、キャッシュメモリとパイプライン処理を併用した場合(C+P)を表している。DFCでは、ノーマル処理の場合、及びキャッシュメモリを使用した場合は、計算時間を増すごとに少しづつではあるが、スピードアップしている。これは、DFCの方がNCよりも同



(b) PCFC

図19 計算時間による影響

じ計算時間に対して、全体の実行時間が大きいためである。バイブライン処理の場合、計算時間が、68uまでスピードアップし、それ以後は、ダウンしている。これは、式(6.8)より、実行時間は、計算が68uまでは、 $t_{dp} = DAPFT$ となり、計算時間に関係しないので、NCに比べるとスピードアップする。しかし、68u以後は、 $t_{dp} = DCT$ となり、実行時間が計算時間に等くなるので、スピードダウンするためである。バイブルайн処理と、キャッシュメモリ使用も同様に、式(6.8)より約40uまでは、DAPFTが実行時間になり、それ以後は、DCTが実行時間になっている。次に、PCFCでは、グラフの外観は、DFCとほぼ同じであるが、基本的にDFCの方が速いので、グラフ全体として、DFCの方が高いスピードアップを保っている。バイブルайн処理の場合、及びバイブルайн処理+キャッシュメモリ使用の場合は、DFCで述べた理由と同じで、式(6.9)より、それぞれ98u、50uが最高のスピードアップになっている。

## 8. むすび

以上、DFC、PCFCのNCに対するハードウェアの性能比較を行った。その結果、一般には、DFC、PCFCのスピードアップは、PUの台数に比例して増加し、DFCでは、PUの台数の約63%のスピードアップになり、PCFCでは、約40%のスピードアップになることがわかった。また、キャッシュメモリとバイブルайн処理の効果は、DFC、PCFCどちらも、バイブルайн処理の効果がキャッシュメモリの効果より大きく、また、その効果は、PCFCの方がDFCよりも大きく表われるという結果となった。その他、ネットワークの遅延の影響、連想時間の影響、レジスタの影響等についても研究されている<sup>(14)</sup>。

## 文献

- (1) Dennis, J.B. and Misunas, D.P., "A preliminary architecture for a basic data flow processor," IEEE Proc. 2nd Ann. Symp. Computer Architectures, pp. 126-132, 1975.
- (2) Davis, A.L., "The architecture of DDM1:A recursively structured data driven machine," Dept. of Computer Sci., Univ. Utah, Tech. Rep. UUCS-77-113, Oct. 1977.
- (3) Arvind and Gostelow, K.P., "Data flow computer architecture; Research and goals," Dept. Inform. and Comput. Sci., Univ. California, Irvine, Tech. Rep. 113, Feb. 1978.
- (4) Plas, A.D., Comte, D., Gelly, O. and Syre, C., "LAU system architecture: Parallel data-driven processor based single assignments," IEE Proc. 1976 Int'l. Conf. Parallel Processing, Aug. 1976.
- (5) Sowa, M., "Real time multi-microprocessor system introduced concept of data driven," Proc. of the IFAC/IFIP Workshop, August 1981.
- (6) Sowa, M. and Murata, T., "A data flow computer architecture with program and token memories," IEEE Trans. on Computers, Vol. C-31, pp. 820-824, Sep. 1982.
- (7) Sowa, M., "Control flow parallel computer architecture," 情報処理学会計算機アーキテクチャ研修会、48-2、昭和58年3月。
- (8) 曽和、上村、"試作データフローコンピュータのトークンメモリの構造と連想処理," 信学会、電子計算機研究会、EC83-17、昭和58年7月。
- (9) 曽和、"データフロー、コントロールフローパラレル、ノイマンコンピュータのハードウェア性能比較"、情報処理学会、計算機システムの制御と評価の発表会、22-3、昭和59年3月。
- (10) Chang, D.Y., Kuck, D.J., and Lawrice, D.H., "On the effective bandwidth of parallel memories," IEEE Trans. on Computers, Vol. C-26, No. 5, May 1977.
- (11) Treleaven, P.C. Brownbrige, D.R., and Hopkins, R.P., "Data-driven and demand-driven computer architecture," ACM Computer Surveys, Vol. 14, No. 1, March 1982.
- (12) Chi-Yuan Chin and Kai Hwang, "Connection Principles for Multipath packet switching networks," IEEE, 1943.
- (13) 山田、"コンピューター・アーキテクチャ"、コンピューター・サイエンス・ラボラトリー、PP123-131、昭和52年3月。
- (14) 渡部、"データフロー、パラレルコントロールフロー、ノイマンコンピュータのハードウェア性能比較"、群馬大学工学部情報工学科内部報告、SL-L-850021、昭和59年9月。