

LSIレイアウトデザインルールチェックを行う マルチマイクロプロセッサシステム

溝端 教彦 小野寺 秀俊 田丸 啓吉

京都大学 工学部

LSIのデザインルールチェック(DRC)を高速化するため、階層的なマルチマイクロプロセッサ構成のDRC専用計算機を考えた。

システムの管理を行う1台のマイクロプロセッサに、DRCの並列処理を行う複数のマイクロプロセッサが高速な通信路で接続されているという構成を探る。DRCに用いられる演算の性質を利用し、マスクパターンを小領域に分割し、この各領域の処理を同時にを行うという方法で並列処理を行う。領域間に重なりをもたせて分割することで、処理中の計算機間の通信を不要にし、効率のよい並列化を実現した。以上の方法を用いたシステムを試作し、専用計算機の評価を行った。この結果、数十台以上の並列化が可能であることが分かった。

THE MULTI-MICROPROCESSOR SYSTEM FOR LSI LAYOUT DESIGN RULE CHECK

Norihiko MIZOBATA, Hidetoshi ONODERA and Keikichi TAMARU

Faculty of Engineering, Kyoto University

Yoshida-honmachi, Sakyou-ku, Kyoto-shi, 606 Japan

We designed a special-purpose computer which is composed of hierarchical multi-microprocessor. For high-speed DRC(Design Rule Check).

Multiple microprocessors which perform DRC are connected to a host microprocessor through a high-speed channel. This computer partitions a mask-pattern into small sections and checks design rule in parallel by processing each section at the same time. The partitioning with some amount of overlapping between neighboring section eliminates communication between microprocessors, which leads to efficient parallel processing. We made the experimental system adopting the above method, and evaluated our system. The result shows the possibility of parallel processing by more than several tens of microprocessors.

1. はじめに

最近のLSI製造技術の進歩は目ざましく、百万にも及ぶ素子を集積したものが作られている。そのためその設計は複雑さを増し、計算機を利用した設計や計算機による自動設計が行われている。しかし完全な自動化は現在ではまだ不可能であり、設計の各段階で人手が介入し、それが設計誤りの発生原因になっている。そこで、設計の過程において計算機による様々な設計検証が行われ、誤りの発生を防いでいる。

LSI設計の最終的な検証工程であるレイアウト検証のひとつとしてデザインルールチェック (DRC : Design Rule Check) がある。これはLSI上の素子を多角形の集まりとして表現したマスクパターンが、LSI製造上の制約からくる規則を満足しているか調べるものである。この規則は、マスクパターン上の特定の图形の最小幅や、图形間の最小間隔という形で表されている。DRCは、マスクパターンから最小幅、最小間隔の検査対象になる图形を抽出し、これらの图形が必要な幅や間隔を満足しているか距離を測り調べる、という手順で行われる。图形の重なりや外形などを取り出す論理演算と、実際に图形間の距離、图形の幅を測り違反图形を取り出す距離計算が行える必要がある。従来、このようなDRCは主に大型汎用計算機上のソフトウェアシステムとして実現されてきた[1][2]。しかし、処理対象のマスクパターンはデータ量が非常に多いため処理時間が長くかかり、その結果設計の効率が低下してしまう。このため、DRCの格段の高速化が望まれている。しかし、速度と精度を両立させたDRCアルゴリズムを開発することは難しく、まだ十分なものができないのが現状である。

そこで、大型計算機に代表される逐次処理方式を離れ、DRCを並列処理化する方法を考え、この方法に基づいたDRC専用計算機を用いることにより処理の高速化を達成することを考えた[3]。DRCの特徴として、マスクパターン上における処理の局所性と、処理対象データの多さがある。この特徴に注目し、マスクパターンを小領域に分割し、この分割されたデータ量の抑えられた小領域に対して並列にDRCを行う。更に、分割された各領域が互いに隣の領域と境界部分で重なりを持つ分割方法を採用することにより、各領域のDRCを全く独立に行うことができる[4]。このように独立性の高い並列処理が行えるため、効率の良い並列化が実現できる。

本論文ではこの方法に基づくDRC専用計算機として、入出力や処理全体の管理を行う1台のマイクロプロセッサに、分割されたマスクパターンの各領

域のDRCを並列処理するマイクロプロセッサが複数台接続されているという、階層構成を採ったマルチマイクロプロセッサシステムの設計と実験について述べる。並列処理を行う計算機間が独立であるため、計算機間の結合を簡単にでき、このため容易に並列数を増加させ速度の向上が図れるシステムとなった。


まず採用したDRC手法の説明を行う。次にDRCに必要な機能をまとめ、そして今回検討を行ったDRCの並列化の方法を説明し、それに基づくDRC専用計算機の構成と製作した実験システムについて述べる。次に実験システムによる処理実験結果について述べ、それにより本DRC専用計算機の評価を行う。

2. DRCの方法


2.1 DRCに用いられる图形演算

・ 論理演算(図2-1(a))

マスクパターンやこれと同様な图形の集合として表現されているデータ(例えば、マスクパターン



(a) 論理演算



(b) 距離計算

図2-1 DRCに用いられる图形演算

に図形演算を行った結果。以降このようなデータを図形集合データと呼ぶ。) に対して、これらの2層間の図形の重なりや図形の外形を取り出す演算である。この演算は1層または2層の図形集合データを入力とし、演算結果の図形集合データを出力とする。

- ・ 距離計算 (図2-1 (b))

図形集合データ内の各図形が必要な幅や間隔を満たしているかを調べる。この演算は図形演算データを入力とし、結果として最小幅や最小間隔の規則を違反している図形の辺を取り出し出力する。

- ・ リサイ징 (図2-1 (c))

図形集合データ内の各図形を拡大、縮小する演算である。ここでいう拡大とは図形の回りに拡大幅だけ幅づけを行うものである。この演算は入出力とも図形集合データである。

2.2 採用するDRC手法

DRC専用計算機において使用する図形演算手法として、演算対象図形の限定方法にワークリスト法、論理演算の方法にベクトル法、距離計算の方法にエッジ法を用いる[5]。ベクトル法は任意の角度の線分を含む図形を扱える演算方法である。エッジ法は図形の辺と辺の距離をユークリッド距離で測れる精度の高い方法である。これらの方法を採用し、大型計算機におけるDRCシステムと同等の質のDRCを実現する。

ベクトル法は図形がベクトルにより表現されていることを前提にした演算方法である。図2-2に図形のベクトル表現の例を示す。図形の各辺を図形内部を左にみるベクトルで置き換え、余分な情報である垂直ベクトルを取り去ったものである。これ以降では、水平ベクトルと平行で右向きをx方向、x方向と直交し上向きをy方向と呼ぶことにする。ベクトルを構成するデータは、ベクトルの、左端点のx, y座標、右端点のx, y座標、向き、属する層の名前である。




図2-2 図形のベクトル表現

次に採用するDRC手法について説明する。

- ・ 論理演算

まず、図形上をy方向に延びるスイープラインで走査していく、ベクトルの端点か交点に出会うと停止させる。このスイープラインの位置と、一つ前のスイープラインの停止位置との間をスリットと呼び、このスリット内にかかるベクトルについて演算を行う。スリット内のベクトルを下から順にみていくと、図形の重なりを認識でき、演算結果として必要なベクトルが決まる。このようなベクトルだけを残していく。図形の重なりの認識と同時にベクトルの交点を求めておく。この交点とベクトル端点の座標から次のスイープラインの位置を決め、全図形上を走査していくことにより、図形全体の論理演算が行える。図2-3は、別の層に存在する2図形A, BのAND演算の例である。現在のスイープラインがSrとすると、S1との間のスリットについて演算を行う。スリット内を下からみていけば、図に示してある重なり数が数えられ、重なり数が11の部分を構成するベクトルを残せばAND演算に必要なベクトルが残ることになる。論理演算は上記のように行われるため、演算を行うために注目しなければならない図形は1本のベクトルだけである。

- ・ 距離計算

距離を正確に速く測定するためには、対象図形を効率よく限定しなければならない。距離計算は図形の全ての辺が対象となるため省略されている垂直ベクトルを復元する。対象の限定は次のようにOSL法と呼ぶ2次元限定を行う[5]。検出しなければならない最小距離をDとする。まずスイープラインでマスクパターンをx方向に走査する。このスイープラインから左側へ幅Dの帯状領域を考えこれをスリットと呼ぶ。このスリットから外れた直後のベクトル(測定対象ベクトル)とスリットにかかっているベクトルはx方向の距離がD以下である可能性がある。このスリット内




図2-3 論理演算 (AND)

のベクトルについて、y方向にも同様のスイープラインとその下側に幅Dの領域（y方向スリット）を考え、このスリットでy方向に走査する。両方のスリットの交差内にかかるベクトルが、測定対象ベクトルからの距離がD以下の可能性のあるものとして限定される。この限定されたベクトルと、測定対象ベクトルの距離を正確に計算する。図2-4では、測定対象ベクトルとベクトルAが最小間隔Dを違反している可能性があるため距離を正確に計算する。距離計算は測定対象ベクトルとその周囲Dの範囲に注目すれば処理が行える。

・ リサイ징

論理演算と同様にスイープラインを走査していく、スイープライン上のベクトル端点を拡大後または縮小後の位置へ移動する。リサイ징を行うとベクトル端点はそのベクトルの周囲、拡大（縮小）幅だけの範囲に移動する。そのためこの範囲の図形に注目すればリサイ징は行える。

3. マイクロプロセッサによる

DRC専用計算機

3. 1 DRCに必要な機能

まずマスクパターンの図形情報だけを対象にした基本的なDRCを行うために必要な機能をあげる。

DRCへの入力は、DRC対象のマスクパターンデータである。この数百Mbyteにもなる可能性のある大規模なデータを扱えなければならない。DRCの出力は、入力マスクパターン上のデザインルール違反の図形である。このデータもかなり大きなものである。このため大容量の外部記憶装置を持ち、高速なデータ転送が行える必要がある。

またDRCを実現するために図形演算としてAND、OR、SUB、XOR、NOT、最小幅、最小間隔、拡大、縮小などが必要である[6]。マスクパターンは任意の角度をもつ線分で構成されており、この様なデータに対して上記の図形演算が行えなければならない。さらにDRCを行うためには上の演算を順に組み合わせて用いる必要があるため、図形演算結果に対してさらに図形演算が行える必要がある。

距離測定の精度を上げ疑似エラーを防ぐため、図形間の距離をユークリッド距離で測る必要がある。このため、浮動小数点演算が必要になり、これを高速に行うために専用のプロセッサを持つことが望ましい。

3. 2 並列処理方法

DRCの処理速度を向上するために並列計算




図2-4 距離計算（最小間隔D）

機で処理することにする。扱うデータ量が非常に多いため、計算機間のデータ移動に多くの時間を必要とし、データ移動時間が処理速度を制限することになる。そこで効率の良い並列処理の実現のためデータ転送ができるだけ抑えた並列化の方法を探ることにする。図形演算は比較的簡単な処理で実現できるため、並列計算機はマイクロプロセッサを用いて構成することにする。

DRCを並列処理化する方法として、マスクパターンを小領域に分割し、この各領域の処理を並列に行う方法が適していると考えられる。これは、2.2で述べたように、ベクトル法で図形演算を行なうためには現在処理対象になっているベクトルと、そのごく近傍にあるベクトルに注目すればよいという点に基づいている。このような方法を採ると、各領域に対する処理がほぼ独立に行え、効率の良い並列処理化が実現できる。分割することによりデータ量が小さく制限されデータの複雑さも減少するため、領域毎の処理をマイクロプロセッサで構成した計算機に割り当て並列処理を行うことが考えられる。分割の一般的な方法としては、マスクパターンを垂直、水平、小矩形などの領域に分割する方法が考えられている[7]。

本計算機では1台の計算機に対してマスクパターンを次のように2段階に分割する方法を探る[8]。

i) y方向に横切る線で分割（垂直分割）

採用したDRC手法より分割線も1本のスイープラインと見なせるため、分割したことによる処理内容の変化はない。このような分割線で分割した各領域は別々の計算機に割り付け並列に処理を行う。分割線にかかるベクトルは、分割線で切断され2つに分かれてしまうためベクトルデータが増加してしまう。

ii) x 方向に横切る線で分割（水平分割）

採用した手法ではスリット内を下から順に処理を行うため、水平分割を行った場合、上側の領域の処理を行うためには分割線上の図形の情報（重なり数など）が必要であり、これは下側の領域の処理が終らないと得られない。このため、水平分割された各領域は1台の計算機が逐次処理を行うことにする。このようすれば、分割線上の図形の情報は計算機内に残しておけば良いためデータ転送を行わずに処理ができる。分割線で切断されデータの増加原因になる可能性のあるベクトルは斜めベクトルだけであるため、分割によるデータの増加は垂直分割の場合より少ない。さらに、スリットの高さが低くなり、スリット数が減少するため、処理の高速化が期待できる。

分割線で単純に分割した場合、分割線付近の図形同士の距離が正確に測れず、そのため疑似エラーや、距離違反の検出の失敗（図3-1）が生じる。また分割線付近の図形のリサイ징が正確に行われない。このように処理が不正確になるのは、距離計算の場合は分割線から検出すべき最小距離Dだけの範囲であり、リサイ징の場合はリサイ징幅Wの範囲である。そこで各領域を $(D + W)$ だけオーバーサイズし、隣の領域と重なりを持つような分割を行う。（以降、この重なり部分をオーバラップと呼ぶ）オーバーサイズした範囲に含まれる図形に対して処理しておけば、不正確な処理結果が含まれているのはオーバラップ部分だけとなり、処理終了後にオーバラップ部分を除去すればマスクパターン全体が正確に処理されることになる。さらにこのような分割方法を探ることにより、分割された各領域の処理は全く独立に行うことができる。

分割方法をまとめる。まず並列処理のために並列度だけに垂直分割を行う。次に各領域のデータ量をマイクロプロセッサによる計算機で扱える程度に制限するために水平分割を行う。さらに分割線付近の処理を正確に行い、かつ各領域を独立に処理するために、オーバラップさせて分割を行う。分割方法の概念図を図3-2に示す。

以上のような分割方法により並列処理を行うためには、次のように処理を進めればよい。まず、マスクパターンを小領域に分割する。各領域別々にDRCに必要な図形演算を並列に行う。演算結果のオーバラップ部分を除去し、正確なDRC結果だけを得る。

3.3 DRC専用計算機のシステム設計

3.2で述べたDRCの並列処理の流れから考え、DRC専用計算機の基本的な構成は、図3-3に示すような2層の階層構成を探ることにする。処理




図3-1 検出できない距離違反




図3-2 分割方法の概念図




図3-3 計算機の構成

全体の制御や、システム全体の入出力の管理やデータの管理を行う1台の計算機（以降、UC : Upper level Computerと書く）と、それに接続された、並列的に処理の行える仕事を実行する複数台の計算機（以降、LC : Lower level Computerと書く）からなるシステムとする。3. 2で述べた処理の流れに従い各部の基本的な動作を説明する。まずUCは、外部記憶装置からマスクパターンデータを読みだしLCに渡す。LCは、UCから送られてきたデータの中から担当領域のデータだけを取り出す。このデータに対して図形演算を行い、オーバラップ部分を除去し、結果をUCに返す。このようにして、DRCの並列処理が行える。

上でDRC専用計算機の基本的な構成について述べたが、ここではさらに具体的に各部の機能などについて説明する。システム全体は、1台のUCに、複数台のLCが結合されている。UCとLCの間は多量のマスクパターンデータが転送されるため、高速通信路で接続されている。以下では、UC、LC、高速通信路に分けて説明する。

・ UC

マスクパターンデータを記憶しておくためのハードディスクや磁気テープなど外部記憶装置と入出力装置をもち、システム全体の制御や、DRCの処理やマスクパターンデータの管理、システム外部とのインターフェースをとるなどの仕事を行う。ハードディスクの容量はマスクパターンデータが格納できる程度（数百Mbyte）必要である。DRCの処理では、外部記憶からマスクパターンデータを読みだしLCに転送する。そして、LCから送られてくるDRC結果をディスクに記憶する。マスクパターンデータは非常に多量であるため、高速にディスクからデータを読みだし、LCに転送できなければならない。

・ LC

担当領域のマスクパターンデータやDRCの途中で生成された図形データを記憶するために外部記憶としてハードディスクを持つ。これらのデータが記憶できる程度の容量が必要である。この量は並列度により異なり一概にはいえない。この計算機が実際にDRCを行う。UCからマスクパターンを受け担当領域のデータだけ取り出し、これに対して処理を行い、結果をUCに送り返す。LCの数は16台から128台程度を考えている。LCに用いるマイクロプロセッサは次のようなものでなければならない。マスクパターンデータ上のベクトルの座標を表現するためには32bitの数値が必要であるため32bitのデータを効率よく扱えるものでなければならない。また多量のデータに対して効率よくアクセスするためには広い線形のアドレス空間を持つものであることが必要である。

・ 高速通信路

UCとLC間の通信はマスクパターンデータの転送が大部分であり、この多量のデータを高速に転送できなければならない。このため多量のデータを連続に高速に転送できる通信路である必要がある。また、UCからは全LCへ同じデータを同時に転送を行う。そこで、通信路はFIFOによるバッファを2本持ちこれを切り換えて用いることにより通信の高速性を確保している。さらに、このバッファをLC1台に付き1つ設けることにより、同時に同じデータを全LCへ転送することを実現している。

ここでは、上で述べた計算機でDRCを行う場合の処理の流れを説明する。ある1つの規則を検証する場合について説明を行う。

- ① UCはハードディスクからマスクパターンデータを読みだし、それを全LCに転送する。
- ② 各LCは転送されてきたデータの中から担当領域の図形データを選び出し、ディスクに記憶する。
- ③ 規則を検証するために必要な全ての層のマスクパターンデータがLCに送られるまで①、②を繰り返す。
- ④ 各LCは、担当領域の図形データのうち今から行う図形演算に必要なものをディスクから読みだし、そのデータに対して図形演算を行い、演算結果をディスクに記憶する。
- ⑤ ④を検証に必要な演算が全て行われるまで繰り返す。
- ⑥ 各LCは、検証結果のデータから不正確な結果が含まれているオーバラップ部分のデータを除去する。
- ⑦ 各LCは、DRC結果をUCに転送する。
- ⑧ UCはLCから送られてきたDRC結果をディスクに記憶する。

以上の処理を行うことで、上記の計算機でDRCの並列処理が行える。

3.4 実験システムの製作

3.3で述べたDRC専用計算機の評価を行うために、実験システムを製作した。ここではこの製作したシステムについて説明する。

・ UC

CPUにMC68000を用い、OSとしてCP/M-68Kがのっているマイクロコンピュータシステムを利用した。外部記憶装置として40Mbyteのハードディスクを持つ。LCのプログラムをUCから転送することによりLCの動作の制御を行っている。

・ LC

CPUとしてはMC68000（クロックは8MHz）を用いた計算機を製作した。このプロセッサは、内部構成が32bitデータを扱えるようになっており、16Mbyteの線形なアドレス空間を持っている。メモリは1Mbyteを実装した。LCの動作はUCから送られてくるプログラムによって決定される。この実験システムでは構成を簡単にするため、LCは外部記憶装置を持っていない。LCが外部記憶を使う必要のある場合は、そのデータをUCに送り、代わりにUCのディスクに記憶させることにした。そしてLCがディスクからデータを読みだしたい場合は代わりにUCが読みだしLCに転送する。製作したLCは2台である。

・ 高速通信路

16KbyteのFIFOバッファを2本持った通信路を、UC・LC間に設けた。通信を行う際、この2本のバッファをそれぞれ送信側からの書き込み用と受信側からの読みだし用に使う。このようにすることで、送信側、受信側どちらの計算機も、他方が通信路にアクセスしているかどうかに関係なくアクセス可能となり、高速なデータ転送が行える。この通信路へのアクセスは、68000からメモリアクセスと同じ速度で行える。この通信路を使いプログラムによりデータ転送を行う場合約700Kbyte/secで転送できる。

・ DRCプログラム

処理の流れは、3.3で述べたものとLCがディスクを持たないこと以外は同じである。実現した図形演算は、AND、OR、SUB、XOR、最小間隔、最小幅の検査であり、図形演算の手法は2.2で述べたものを用いている。ベクトルの座標は32bitの数値で表現している。

4. 実験と検討

製作した実験システムを使い、実際のマスクパターンを領域分割し図形演算を行ってみた。

4.1 分割数とデータの増加

並列化のためにマスクパターンを分割するとデータ量は増加してしまう。データ量が増加するということは処理時間が増えることを表しており、並列度を増すことによる処理時間の短縮の効果が小さくなることを意味している。そこで分割によりどの程度データが増加するか調べてみた。分割数とデータの増加の関係を見積り、実際のマスクデータを分割した場合と比較してみる。ここで簡略化のために斜めベクトルは含まないとする。また、マスクパターンデータは全体に均一に分布しているとする。

・ 水平分割

斜めベクトルがないと仮定したので、（水平分割によるデータの増加） = （オーバラップ内に含まれるベクトル数）といえる。ここで、D：オーバラップ幅、H：マスクパターン存在領域のy方向幅、nv：分割前のベクトル数、nc：水平分割線本数、とおくと、分割により増加するベクトル数は、

$$2 \cdot D \cdot nc \cdot nv / H \quad (4.1) *$$

となると考えられる。図4-1が(4.1)式で計算した結果（実線）と実際にマスクパターンを分割した結果である。(4.1)式は実際のマスクパターンを分割した場合のよい近似を与えるといえる。

・ 垂直分割

垂直分割によるデータの増加は、オーバラップ部分に少しでもかかるベクトルが2本に切断されたり2つの領域に属したりするためである。のことより、




図4-1 水平分割によるデータの増加

(垂直分割によるデータの増加) = (オーバラップ部分にかかるベクトル数) といえる。ここで、D: オーバラップ幅、L: マスクパターン存在領域のx方向幅、nv: 分割前のベクトル数、nc: 垂直分割線本数、l: ベクトルの平均長、とすると、分割により増加するベクトル本数は、

$$(2 \cdot D + 1) \cdot nv \cdot nc / (L - 1)$$

(4. 2) **

となると考えられる。(4. 2) 式による計算値と、実際のマスクパターンを分割した結果をグラフに表したもののが、図4-2である。このグラフから分かるように(4. 2)式は垂直分割によるデータの増加をよく近似している。

図4-1と図4-2を比較すると垂直分割によるデータの増加の方が多いことが分かる。

*)...分割線1本につき両側にオーバラップがDだけ取られるため分割線1本当りのオーバラップ部分の幅は2・Dである。分割線数がncであればオーバラップ部分の幅の合計は2・D・ncとなる。ここでベクトルが均一に分布しているとの仮定から単位y方向幅に含まれるベクトルの数はnv/Hとなり、オーバラップ部分に含まれるベクトルの数は(4. 1)式のようになる。

**)...オーバラップ部分は分割線の両側に幅Dずつある。ベクトルが均一に分布しているとの仮定から、幅2・Dのオーバラップ部分に少しでもかかるベクトルは、ベクトルの中点がオーバラップ部分とその外側1/2以内に存在するものである。すなわち幅(2・D+1)内に中点を持つベクトルである。ベクトルの中点の存在範囲は(L-1)であるため、1本の分割線のオーバラップ部分にかかるベクトル数は(2・D+1)・nv/(L-1)である。故に分割線がnc本あれば、ベクトルの増加は(4. 2)式で表される。

4. 2 並列度と処理時間

並列度を増加させた場合の処理時間の短縮の効果を調べてみる。まず実験システムについて動作をシミュレートし処理時間を調べ、それと実験結果と比較してみる。次に3. 3で設計したシステムについて動作のシミュレートを行い調べてみる。図4-3に実験システムの場合を示す。マスクパターンの存在範囲(以降、チップ幅と呼ぶ)とベクトルの平均長の比が、実験をしたマスクパターンと同じ場合と、チップ幅が10倍になった場合(マスクパターンの規模が大きくなかった場合を想定)のそれぞれについて、負荷が全て




図4-2 垂直分割によるデータの増加





図4-3 並列度と图形演算時間 (実験システム)

のLCに均一にかかる場合と偏りのある場合について調べた。図に実測値も示す。実測結果が妥当な位置にきておりシミュレーションの結果は適当なものであるといえる。図をみると並列度が約50以上になると並列度を増しても処理時間は増加してしまう。これはLCのディスクアクセスがボトルネックになっているためである。実験システムの場合の並列度の限界はディスクアクセス速度と演算速度のかねあいで決まる。図4-4は3, 3で設計したシステムの場合である。図4-3と同じ条件で調べた。ディスクが各LCにあるため並列度を増していくと処理時間は短くなっていくが、次第に飽和する。実験システムの場合と比較すると並列化の効率はよいといえる。また図の(b)のグラフより、マスクパターンの規模が大きい方が並列化の効果が大きく並列度を大きくできることが分かる。

4.3 実験システムの処理速度

実験システムではLCのプロセッサとしてMC68000を用いた。このプロセッサがどの程度の処理能力を持っているか、マスクパターンの論理演算を行いその演算時間を測定してみた。表4-1に結果を示す。1秒間に処理できるベクトル数は約7~30本である。LCの図形演算プログラムとほぼ同じプログラムが大型計算機上で実現されておりその処理速度は300本/秒~900本/秒である。この処理速度は同じマスクパターンを処理したわけではないため一概には比べられないが、マイクロプロセッサでもかなりの処理能力が得られることが分かった。ここで、図形演算速度と分割処理速度を比較してみる。分割処理速度は実際のマスクパターンを用いて調べてみると約750ベクトル/秒であった。図形演算速度と比べるとかなり速く、DRCを行うためには図形演算は何度か繰り返されることを考えると、DRC全体にかかる時間に対して分割処理時間は無視できるといえる。

表4-1 実験システムの論理演算時間 (1層のOR)

	ベクトル数(本)	演算時間(秒)
レイヤ1	3499	160
レイヤ4	2293	71
レイヤ5	1168	35
レイヤ6	2843	414

4.4 システムの評価

3.2に述べた並列処理の方法を採ることにより、各LCはUCからマスクパターンを受け取ると、検証結果が出るまで全く独立に動作することができる。このため並列度を増した場合も計算機間の通信による処理速度の低下はない。並列度を増加させた場合に処理速度の向上の効率が悪くなる原因是分割によるデータの増加によるものである。図4-4から分かるようにマスクデータの規模により効率よく並列化できる並列度の限界が決まる。処理速度の向上がLC1台の場合に比べて(並列度/2)倍になるような並列度を図4-4から読み取ると、(a)のような小規模なマスクパターンの場合で約50、(b)のようにベクトルの平均長がチップ幅に比べて非常に小さい場合は100以上にすることができると考えられる。




図4-4 並列度と図形演算時間

5. まとめ

DRCの高速化を図るために階層的なマルチマイクロプロセッサ構成のDRC専用計算機を考えた。

1台のUCに複数のマイクロプロセッサによるLCが高速通信路により結合されている。UCはシステム全体の管理を行う。LCはDRCを構成する图形演算を並列に行う。並列処理化は、マスクパターンを分割し分割された各領域のDRCを同時に扱うという方法を採った。マスクパターンを垂直方向に分割することにより並列処理を実現し、水平方向に分割することでマイクロプロセッサで扱える程度のデータ量にしている。分割の際領域同士に重なり部分を持たせることにより、分割が原因で不正確な処理が生じることを防ぎ、各LCが全く独立に処理を行えるようにした。計算機間の通信はDRCの開始時と終了時だけである。このように計算機間の通信が少ないため、処理速度が通信により制限されず、効率の良い並列化が可能となる。並列度の限界はマスクパターンの規模によるが、かなり小規模なマスクパターンを処理対象にする場合でさえ数十程度まで効率よく並列化できる。

実験的にマイクロプロセッサにMC68000を用いたシステムを作りDRCに使われる图形演算を行った。この程度のマイクロプロセッサでもかなりの処理能力を持っていることが分かった。しかしDRC専用計算機として大型計算機上のDRCシステムを越える高速性を実現するには、さらに高速なプロセッサを使用する、图形演算処理をハードウェアで行う、LC内でさらに並列処理化を行う、などの方法を探ることが必要であると考えられる。

謝辞

本研究を行うにあたり、日頃からご指導いただいている田丸啓吉教授、小野寺秀俊助手、安浦寛人助教授に感謝いたします。

参考文献

- [1] K.Yoshida, T.Mitsuhashi, Y.Nakada, T.Ogita and S.Nakatsuka: "A Layout Checking System for Large Scale Integrated Circuits", Proc. of the 14th DA Conf., pp322-330, (1977)
- [2] A.Tsukizoe, J.Sakemi, T.Kozawa and H.Fukuda: "MACH: A High-Hitting Pattern Checker for VLSI Mask Data", Proc. of the 20th DA Conf., pp726-731, (1983)
- [3] 田丸、小野寺：“LSIデザインルールチェック専用計算機のシステム設計”、信学論（D）、Vol.J69-D No.4、pp514-523、(1986)
- [4] G.E.Bier, A.R.Pleszkun: "An Algorithm for Design Rule Checking on Multiprocessor", Proc. of the 22nd DA Conf., pp299-304, (1985)
- [5] 三木、小野寺、田丸：“レイアウト設計検証アルゴリズムとそれを実現するハードウェアアーキテクチャの考察”、信学技報CAS85-163、pp1-6、(1985)
- [6] 築添、小澤：“レイアウト設計検証CADと手法”、情報処理、Vol.25 No.10、pp1106-1111、(1984)
- [7] 木村、榎原、中野、中西：“設計規則検証の並列化に対する考察：データ構造と論理演算”、信学技報CAS86-206、pp25-30、(1986)
- [8] 溝端、小野寺、田丸：“LSIデザインルールチェックの並列処理化の検討”、電気関係学会関西支部連合大会、G12-1、(1986)