

配線処理用CADエンジンについて

CAD Engines for routing

鈴木 敬 井出 進博 大附 辰夫
Kei Suzuki Nobuhiro Ide Tatsuo Ohtsuki

早稲田大学理工学部電子通信学科
Waseda Univ. School of Science and Engineering
Department of Electronics and Communication Engineering
Ohkubo 3, Shinjuku-ku, Tokyo 160, Japan

VLSIの設計は集積度の向上とともに扱うデータ量も増え非常に時間のかかる部分になっており専用ハードウェアにより高速な処理を実現する試みが成されている。我々はVLSIのレイアウト設計の中の配線処理を高速化する2種類のハードウェアを提案し試作を行っている。その一方は迷路法を実行する並列プロセッサで、もう一方は図形処理により径路を求めるグリッドレス・ルータを実行する連想メモリを用いたハードウェアである。本稿ではこれらのハードウェアの構成と実験結果を示す。

We present two CAD Engines for routing. One of them is based on Lee algorithm. This processor requires only $O(N)$ processor elements for $N \times N$ grid plane, and find a path with length L in $O(L)$ time. Another is based on gridless routing algorithm (improved Line Search Algorithm). This processor uses Content Addressable Memory (CAM), which can solve geometric search problems in constant time. We describe these architectures and performance measured on prototype machines.

1. 迷路法のハードウェア化

1-1. 迷路法を処理するハードウェア

LEEの迷路法[1]はアルゴリズムが単純なため、以前からハードウェア化が検討されている[2]-[15]。ハードウェア化については2種類の考え方がある。

一つはラベル付けの処理をパイプラインにより並列化する考え方である。これはラベル付けの作業をいくつかの処理に分け、これらの処理をパイプライン化し高速化を図るものである[2]-[4]。パイプライン型のプロセッサは少ないハードウェアで処理の高速化が可能であるが、見付かる径路の長さ L に対してソフトウェアで最悪の場合 $O(L^2)$ かかっていた径路発見の手間を改善することは出来ない。

もう一つの考え方は多数のプロセッサ(以下PE: プロセッサ・エレメント)を格子状に接続し、一つのPEが一つのセルに対するラベル付けの処理を行うようにした並列プロセッサである(図1)[5]-[7]。各PEは隣接するPE(セル)からのラベル付けの信号を受け取り、そのPEの担当するセルへのラベル付け処理を行う。このアレイ型の並列プロセッサは扱う配線領域の格子数(一辺を N とすると N^2)のPEを用意することにより処理の手間を $O(L)$ にすることができる。しかし、この方式では1つの




図1 並列プロセッサによる迷路法

セルに対するラベル付け作業は単純なので1つのPEの機能は低くてもよい反面、実用規模の配線領域を扱うには、膨大な数のPEを必要とする欠点を持つ。また、ラベル付け時に稼動しているPEはウェーブフロント上のPE(N^2 個のPEに対し $O(N)$ 個)だけが稼動しているだけなのでハードウェアに無駄が多い。

そこで膨大なハードウェアを必要とするアレイ型プロセッサをうまく畳み込んで少ないPEで同等の効果を得ようという試みが成されている[8]-[11]。

我々も迷路法のラベル付けの性質を考慮し、適切なフォールディングにより少ないハードウェア量で迷路法を実現する方法を提案した[14]-[15]。この方法では、セル-PEの割り当て規則が悪いと1つのPEに処理が集中して並列度が下がり高速化が図れない。そこでウェーブフロントの性質を考えて割り当て規則を決める必要がある。

1-2. セル割り当て規則

フォールディングの方法はいくつか考えられる。各PEに連続した領域を担当させるもの、各PEをトラス状に接続して平面上にプロセッサの並びを繰り返させるもの、PEアレイの境界でウェーブフロントが反射するようにしたものなどがある。

ウェーブフロントの性質を考えてみると、1つには『格子上的1点から拡がる』ことがあげられる。領域ごとにPEを割り当てるとウェーブフロントの存在する領域を担当するPEのみが処理を行なうので、ラベル付けの処理が分散されず、並列性が上がらない。そこで1つのPEが担当するセルは、とびとびの座標値(かつハードウェア、ソフトウェアを単純にするため規則的な値)を持つことが望ましい。2つめに『ウェーブフロントは2種の斜線(45°, 135°)により構成される』ことがあげられる。この性質からこの斜線上では、セル割り当てが均等になるようにすることにより処理を分散させることができる。3つめは『格子上のセルをチェス盤のように白黒2色に塗り分けたととき、ある世代のウェーブフロントは全てが同じ色のセルに乗る(格子グラフは2部グラフである)』ことである。ここからPEを2群に分けて接続しPEの制御を容易にすることができる。以上3つの条件を満たすように、PEを“ひねったトラス”(Twisted Torus)型[16]に接続する(図2)ことによりラベル付け処理の均等化が図れる。

この接続による格子上的でのPE番号(それぞれのPEが持つ識別番号)の配列は、一般化すると $2a \times 2b$ の長方形を $2c$ づつずらした形となる(図3)。ただし、この時以下の関係が成り立たなければならない。

$$G.C.M.(|a-c|, b) = 1$$

$$G.C.M.(|a-b+c|, b) = 1$$

この条件が満たされていればウェーブフロントを構成する2種の斜線上には、 $N_p/2$ (N_p はPEの数)個毎にしか同じPEの担当するセルは現れない。我々が試作したルーティング・プロセッサ(以下RP)は、 $a=2, b=8, c=1$ (PE数64)である。

またウェーブフロントの長さ(セル数)は配線領域の大きさを N^2 とすると平均的には $\alpha(N)$ 程度である。処理が各プロセッサに均等に割り当てられれば

$\alpha(N)$ 台のプロセッサでもラベル付け処理の手間を最悪 $\alpha(L^2)$ から $\alpha(L)$ にすることが出来る。我々はシミュレーションにより N^2 の配線領域に対して $N/2$ 台のプロセッサを用意すれば $\alpha(L)$ の手間で径路を発見できるという結果を得た。RPは、PEの数は64台で 128×128 セルで2層の配線領域を扱うことができる。




図2 PE64台のプロセッサアレイ (Twisted Torus)




図3 一般化したセルの割当て規則

1-3. ハードウェア構成

RPはホスト・コンピュータのバックエンド・プロセッサとして利用することを想定している。RP自体は、図4のように複数のPEとPE群を管理しホスト・コンピュータとの間でデータの転送を行なうコントロール・ユニット(CU)から成る。PEとCU間は、バスにより接続されており、3線のハ




図4 R Pの構成




図5 PEの構成

ンドシェイクによりデータを転送している。この構成はCUからのコマンドにより動作するSIMD型のマルチ・プロセッサである。しかし、各PEは内部状態により異なる処理を行うこともある。各PEは4本のシリアル通信線を持っており、各PE間はセル割り当て規則に基づいた関係で接続されている。PE間の通信はこのシリアル通信線を利用している。

各PEには、汎用の8bitマイクロプロセッサμPD7800を用いており、1PE当り11チップ(RAM 8KByte, ROM 8KByte)で構成している(図5)。1枚のプリント基板(40cm*25cm)に4台のPEを乗せ、このプリント基板を16枚並列に接続して64台のPEアレイを構成している。

1-4. 実験結果[17]

ひねったトーラス型の接続を採用したRPの評価を行うため実行時間の測定の外に2種類の評価値を設定し、トーラス型の接続との比較を行った。評価値は以下の2つである。

1) プロセッサ稼働率

PU (Processor Utilization)

2) 平均重畳度

MAF (average Multiple Assignment Factor)

どの指標も各PEに均等に処理が割り当てられているかを示すものである。RPではラベル付けにかかる時間Tは次の式で与えられる。

$$T = T_0 + 4 Q_{\max} (T_g + T_1) \quad (式1)$$

T_0 : CUからのコマンド・パラメータの受信などPEの負荷に関わらない一定時間

4: ラベル付けのための通信は隣接する4つのPEへ行われる

Q_{\max} : 各PE毎のラベル付けされたセルの数(Queueに入っている座標値の数) Q_i の最大値

T_g : ラベル付け毎にPE間の同期を取るための時間

T_1 : PE間通信で一回のラベル付け信号を送る時間

T_0 の項は次の項に比べて十分小さいので式1は次のように書き表せられる。

$$T = k Q_{\max} \quad (式2)$$

この時、各指標の実際の算出方法は以下の通りである。

$$PU = \frac{\sum_{i=1}^L \sum_{j=0}^{N_{tp}-1} Q_{ij}}{N_{tp} \sum_{i=1}^L Q_{\max i}} \quad (式3)$$

L: 径路長

N_p : PE数

N_{tp} : 送信側のPE数 = $N_p / 2$

Q_{ij} : i番目のウェーブフロントにおけるj番目のPEのQueueの深さ

$Q_{\max i}$: i番目のウェーブフロントにおける全PEの中のQueueの最大値

$$MAF = \frac{\sum_{i=1}^L \sum_{j=0}^{N_{tp}-1} Q_{ij}}{L} \quad (式4)$$

PUは実際の処理時間の内、各PEの実働時間の割合を示し値が大きい程良い、またMAFはラベル付けの1ステップ当りのPE中の最大負荷の平均値を示し値が小さいほど良い。

実験は64台のPEで(1)8*8のトーラス型、(2)4*16のトーラス型、(3)8*8のひねったトーラス型、(4)4*16のひねったトーラス型の4つの接続についていくつかの配線の例題(w1~w5:表1)を実行し処理時間と2つの評価値を調べた。

・時間測定

4種類の接続に対して同じ例題を実行し配線径路長と処理時間の関係を測定した。この結果を図6に示す。ここからこの4種の接続の中では4*16のひねったトーラス型の接続が最も適した接続であることが判る。このグラフの傾きはおよそ1.2でほぼ配線長に比例した処理時間で径路を探索できることが判る。またこの例題における配線長とラベル付けされるセ

表1 配線の例題

配線例	ネット数	平均径路長	平均端子数
w1	56	30.5	2.5
w2	5	116.6	4.4
w3	14	95.9	3.8
w4	69	17.3	2.4
w5	76	22.8	2.4

ル数の関係を図7に示す。ソフトウェアでの処理ではラベル付けされるセル数に比例した処理時間を必要とするがこの傾きはおよそ1.9でありソフトウェアでのラベル付けの処理がほぼ $O(L^2)$ であることが判る。

・PUの比較

表2に各例題に対するPUの値を示す。例題によって度合は異なるがひねったトラス型の接続の方がPUの値が高くなっていることがわかる。

・MAFの比較

表3に各例題に対するMAFの値を示す。これも例題によって度合が異なるがひねったトラス型の接続の方が低い値となる。

以上の結果からひねったトラス型の接続の有効性を確認できた。




図6 配線の径路長とラベル付け時間の関係
表2 プロセッサ稼働率(%)

接続配線	8*8 Torus	4*16 Torus	8*8 Twisted	4*16 Twisted
w1	22.3	24.4	25.9	26.9
w2	35.4	31.8	50.4	51.6
w3	35.1	37.5	45.2	47.1
w4	21.3	22.0	22.4	22.3
w5	21.8	22.5	23.6	23.5




図7 配線の径路長とラベル付けされたセル数の関係

表3 平均重畳度

接続配線	8*8 Torus	4*16 Torus	8*8 Twisted	4*16 Twisted
w1	2.68	2.45	2.23	2.18
w2	7.50	8.18	5.20	5.06
w3	6.13	5.81	4.68	4.51
w4	1.90	1.82	1.80	1.80
w5	2.15	2.03	1.95	1.93

1-5. ハードウェア・ルータを用いた引き剥し・再配線手法

迷路法のように配線を一本毎に逐次的に結線して行くと既に引いた配線が障害物となって結線不可能な配線が生じて来る。この場合、障害物となっている配線を引き剥して順番を入れ換えて結線を行う手法(Rip-up and Reroute)が用いられる。しかし一般的には順番を入れ換えるだけでは結線できない場合もある。このような場合は、

- (1) 障害となっている配線を見つける [18]
- (2) 指定した配線を引き剥す
- (3) 指定したセルを通る径路を発見する
- (4) 指定したセルをなるべく通らない径路を発見する。

といった機能を用いて配線を進めて行く。

我々は試作したRP上に上の機能のうち(3)を除く3つの機能をインプリメントした。またある配線領域において径路が必ず通るセルをボトルネック・セルと呼ぶが、このセルを発見するアルゴリズム [19]もRP上にインプリメントした。

現在、RPをワークステーションに接続し、対話型の配線処理システムを構築中である。このシステムではRP上に実現した幾つかの機能の有効な利用法、配線処理を進めて行く上で必要な新しい機能の検討などを行う予定である。

2. グリッドレス・ルータのハードウェア化

2-1. グリッドレス・ルータと図形処理

線分探索法[20][21]は迷路法と共に古くから知られている配線手法である。迷路法と比べて次のような特徴を持つ。

迷路法	線分探索法
・最短径路	・曲がりが少ない径路
・配線領域の大きさに比例したメモリ	・少ないメモリ
・見つかる径路の長さの自乗の時間	・速い
・径路があれば必ずこれを発見する	・径路探索能力が低い

線分探索法の最大の欠点は径路探索能力が低い点である。この点を改善するために計算幾何学的手法を用いた径路を探索する手法がいくつか提案されている[22]-[25]。この様な配線手法を総称して"グリッドレス・ルータ"(gridless router)と呼んでいる。グリッドレス・ルータは径路が存在すれば必ずこれを発見することが出来る。

我々はこのグリッドレス・ルータを高速化する専用ハードウェアを提案した[25]。グリッドレス・ルータは迷路法のような並列化が難しいので処理の中で行われる基本的な図形処理操作を高速化する方針をとった。基本的な図形処理操作は幾つか存在するが、我々がハードウェア化を想定しているImproved Line Search Algorithmでは以下の二つの図形探索問題が基本となっている。

A) 線分探索問題

図8のように、平面上にx軸と平行な横線分の集合Sと1点P(X0, Y0)が与えられた時、点Pからy軸に平行に伸ばした線分が最初に出会う横線分を報告する。

B) 線分交差問題

図9のように、平面上にx軸と平行な横線分の集合Sとy軸に平行な線分V(X0, Y0, YL)が与えられた時、Vと交差する横線分を列挙する。

こういった問題はソフトウェアでは、木構造のデータ構造を用いて $O(\log n)$ (nは集合の要素数)の時間とメモリ(あるいは $O(\log^2 n)$ の時間と $O(n)$ のメモリ)で解くことが出来る。これに対し連想メモリを用いると $O(1)$ の時間で処理できる。

2-2. 連想メモリを用いた図形処理プロセッサ

我々は3-1で示した二つの図形探索問題を連想メモリ(Content Addressable Memory:以下CAM)を用いて解く方法を提案した[26]。CAMを用いる

ことにより処理の手間をデータ数によらず一定時間に抑えることが出来る。




図8 線分探索問題




図9 線分交差問題

最近のLSI技術の発達により、大容量のCAMチップを作ることが出来るようになった[27][28]。図10がNTTのCAMチップの構成を示すブロック図である。1ワード32ビットで128ワードの記憶アレイにデータを記憶し、複数のチップを接続してワード数を増やすことが出来る。記憶アレイの部分はRAMと似た構成であり、RAMがアドレスによりデータをアクセスするのに対し、連想メモリではデータの一部分を示し、その部分が一致するデータをアクセスする(具体的には各ワード毎に存在する応答レジスタに"一致"したことが記録される)ことができる。この動作を一致検索と呼ぶ(図11)。一回の一致検索に要する時間(データの読み出し時間を除く)はワード数によらず一定である。

CAMは複雑な検索を行えるように一致検索の際、各ワード毎に一致検索の結果と応答レジスタ値の論理演算(AND, OR)の結果を新たに応答レジスタの値とする論理演算機能を持つ。この機能を用いて、データの最大値(maximum)、最小値(minimum)、あるいはある値より大きいデータ(greater than)、小さいデータ(less than)を検索することができる。これらの操作を関係検索と呼ぶ。関係検索は1ビット毎の一致検索を組み合わせて行う。この操作はデータ数には関係なく、データのビット幅に比例した手間がかかる。通常、データのビット幅は固定値なので関係検索も一致検索と同様に $O(1)$ の手間となる[29]。

問題Aに対しては、CAMの1ワードを図12のように4つのフィールドに分け、次の4段階の処理により解となる線分を求める。





図10 4 Kbit連想メモリチップの構成
比較部分 応答レジスタ



- ① インデックスレジスタに値を書き込む。
- ② マスクレジスタに値を書き込む。
- ③ 比較命令を行う。
- ④ 応答レジスタに結果が入る。

図11 連想メモリの基本動作




図12 線分データの表現

- ① $XR \geq X_0$ を満たすデータを選ぶ。
- ② ①を満たし、 $XL \leq X_0$ を満たすデータを選ぶ。
- ③ ②を満たし、 $Y \geq Y_0$ を満たすデータを選ぶ。
- ④ ③を満たすデータの中で、最小のY値を持つデータを選ぶ。

このように4回の関係検索で解を求めることがで

きる。これにより、CAMを用いることにより今まで複雑なデータ構造を用いて $O(\log n)$ の手間を必要とした処理を一定時間で行える。問題Bについても同様に解くことが出来る。またソフトウェアの場合は各問題を効率よく解くためには、問題毎にデータ構造を用意する必要があったが、CAMを用いると同じフォーマットのデータで各々の問題を解くことが出来る。

グリッドレス・ルータでは図形データの集合に対する挿入・削除・検索の3つの操作がランダムに発生する動的な問題を扱う。

図形処理を行うハードウェアとしてはシストリック・アレイを用いたハードウェアも提案されている[30]。n個のプロセッサから成るシストリック・アレイでは挿入・削除・検索とも一回の操作に対しては $O(n)$ の時間を必要とするが、互いに独立したm回の挿入・削除・検索のシーケンスは $O(n+m)$ の時間で処理できる。しかし互いに独立していない場合、即ち検索の結果をもとに挿入・削除を行うような場合、シストリック・アレイでは $O(nm)$ の手間が必要となり効率が悪くなる。

CAMを利用したハードウェアでは挿入・削除・検索ともデータ数に依存せず $O(1)$ の手間で行え、かつ独立でないm回の操作に対しても $O(m)$ の手間で実行できる利点がある。この比較を表4に示す。

表4 各ハードウェアの比較 データ数: n 問題数: m

	独立な問題		非独立な問題	
	時間	メモリ (ビット)	時間	メモリ (ビット)
ソフトウェア Linked List	$O(mn^2)$	$O(n)$	$O(mn^2)$	$O(n)$
Segment Tree	$O(m \log n)$	$O(\log n)$	$O(m \log n)$	$O(\log n)$
Priority Search Tree	$O(m \log n)$	$O(n)$	$O(m \log^2 n)$	$O(n)$
Systolic Array	$O(m+n)$	$O(n)$	$O(mn)$	$O(n)$
CAM	$O(m)$	$O(n)$	$O(m)$	$O(n)$

2-3. ハードウェアの構成

図13に我々が試作したハードウェアの構成を示す。CAMにはNTTで試作された4Kbitのチップを用いている。NTTのCAMチップはクロック・パルスに同期して与えられるコマンドによりその動作が決まる。4Kbitのチップの場合、30種のコマンドを持つ。各コマンドは全て1サイクルのクロック内で処理され、クロック・パルスの周期は最高140nsである。このタイミングで動作させるためには、CAMを使うCPUが直接コマンドを与えるのは遅い。そこで、シーケンサを用いてマイクロコードを駆動し、これにより処理を行うのが効果的である。




図 13 連想メモリを用いた図形処理ハードウェア

このハードウェアは、ホスト・コンピュータのバスに接続しており、スレーブ・プロセッサとして使われる。内部は大きく4つの部分からなる。シーケンサはバイポーラのビットスライスプロセッサのシリーズの中のAm2910を用いている。このシーケンサでRAMに記憶したマイクロ・コード(1ステップ100ビット、4Kステップ)をクロックに合わせて送り出しハードウェアの各部分の制御を行う。RAM(1ワード32ビット、4Kワード)は、ホスト・コンピュータとのデータの交換や作業用として使われる。ALUは検索データやマスクデータの加工などに用いる。これもバイポーラのビットスライスプロセッサAm2900シリーズのLSIを利用している。CAM部はCAMチップ、複数分離回路、アドレスレジスタ等からなり、最大64個のCAMチップを登載できる。現在は8個のチップが実装してある。

ハードウェアは200nsのクロックに合わせて送り出されるマイクロ・コードに同期して動作する。マイクロ・コードはハードウェアの各部分の動作を並列に記述したものであるがこのマイクロ・コードを効率よく作成するために専用のアセンブラを作成した。またマイクロ・コードのデバッグ用にハードウェア・エミュレータなどのツールも開発した。

2-4. 実験結果[31]

今回試作したハードウェア上で問題Aを行い処理速度を測定した。線分及び質問点の座標は一様乱数を用いて求めており、1000回の探索の平均時間を測定した。また比較のために単純な線形リストを用いる方法とPriority Search Treeを用いる方法[32]をプログラム化し(C言語)、VAX11-785(1.5MIPS)で実行時間を測定した。図14に結果を示す。ここから線分数が多いほどCAMが有効であることが判る。

現在、このハードウェア上に配線処理のアルゴリズムをインプリメントしている。またグリッドレス・ルータで用いる配線データ上での有効なRip-up and Rerouteの手法についても研究を進めている。




図 14 線分探索問題の実行時間

3. まとめ

配線処理には処理時間の短縮とともに配線の100%自動結線という目的がある。そのためには有効なRip-up and Rerouteの手法の確立が必要でありこれが今後の配線処理用のハードウェアの研究課題であるといえる。

<参考文献>

- [1] C.Y.Lee, "An Algorithm for Path Connection and its Applications", IRE. Trans., EC-10, pp. 346-365(1961).
- [2] R.A. Rutenbar et al., "A Class of Cellular Architectures to Support Physical Design Automation", IEEE Trans. on CAD, Vol. CAD-3, No. 4, pp. 64-278(1984).
- [3] 緑川 他, "データ駆動型画像処理プロセッサの配線処理への応用", 情報処理第30回(S60年前期)全国大会, 2H-2, pp. 1873-1874(1985).
- [4] Y. Won et al., "A Hardware Accelerator for Maze Routing", Proc. of 24th DAC, pp. 800-806(1987).
- [5] A. Iosupoicz, "Design of an Iterative Array Maze Router", Proc. of ICCD, pp. 908-911(1980).

- [6] M. A. Breuer and K. Shamsa, "A Hardware Router", Digital Systems, vol. 4, pp. 393-408.
- [7] T. Watanabe et al., "A Parallel Adaptable Routing Algorithm and its Implementation on a Two-Dimensional Array Processor", IEEE Trans. on CAD, Vol CAD-6, No. 2, pp. 241-250, Mar. 1987.
- [8] T. Blank et al., "A parallel bit map architecture for DA algorithms", Proc. 18th DAC, pp. 836-845 (1981).
- [9] S. J. Hong et al., "A physical design machine", VLSI81, J. P. Gray, London Academic Press, 1981, pp. 257-266.
- [10] H. G. Adshead, "Towards VLSI complexity: The DA algorithm scaling problem: Can special DA Hardware help?", Proc. of 19th DAC, pp. 339-344 (1982).
- [11] 永安 他, "PAXによる配線問題の並列処理", 情報処理全国大会第30回 (S60年前期), 6B-5, pp. 133-134 (1985).
- [12] E. Damm and H. Gethoffer, "Hardware support for automatic routing", Proc. of 19th DAC, pp. 219-223 (1982).
- [13] 進藤 他, "プロセッサの協調動作に基づく並列配線法", 信学技法, CAS85-152, pp. 33-40 (1986).
- [14] K. Suzuki et al., "A Hardware Maze Router with Application to Interactive Rip-up and Re-route", IEEE Trans. on CAD, Vol CAD-5, No. 4, pp. 466-476, Oct. 1986.
- [15] 橋 他, "並列ルーティング・プロセッサの試作研究", 情報処理論文誌, Vol. 27, No. 6 (1986).
- [16] C. A. Seqin, "Doubly Twisted Network For VLSI Processor Arrays", Proc. of 8th Ann. Symp. on Computer Architecture, pp. 471-480 (1981).
- [17] 二上 他, "Processors-to-cells Mapping in a Hardware Maze Router", 信学技法, CAS86-203, pp. 1-8 (1987).
- [18] 松永 他, "ハードウェア・ルータを利用した再配線手法", 信学技報, CAS85-153, pp. 41-48, (1986).
- [19] 松永 他, "並列化を考慮したボトルネック発見のアルゴリズム", 信学技報, CAS86-54, pp. 33-38 (1986).
- [20] K. Mikami and T. Tabuchi, "A Computer program for Optimal Routing of Printed Circuit Connections", Proc. IFIPS, Vol. H47, pp. 1475-1478 (1968).
- [21] D. W. Hightower, "A Solution to Line-Routing Problem on the Continuous Plane", Proc. of 6th DA Workshop, pp. 1-24 (1969).
- [22] 佐藤 他, "グリッドレス・ルータ - 格子を用いない二層配線経路探索手法 -", 信学論, Vol. J-69-D, No. 5, pp. 802-809, May (1986).
- [23] M. Sato et al., "A Fast Line-Search Method based on A Tile Plane", proc. of ISCAS 1987, pp. 588-591 (1987).
- [24] H. Imai and T. Asano, "Dynamic Segment Intersection Search with Applications", Proc. of the 25th Annual IEEE Symp. on Foundations of Computer Science, pp. 393-402 (1984).
- [25] K. Suzuki et al., "A Gridless Router: Software and Hardware Implementation", VLSI'87 pp. 121-131 (1987).
- [26] 鈴木 他, "連想メモリによる図形処理問題の解法", 信学技報, CAS84-117, pp. 13-20 (1984).
- [27] 小倉 他, "4Kb CMOS連想メモリLSI", 信学技報, SSD83-78, pp. 45-53 (1983).
- [28] 小倉 他, "20Kb CMOS連想メモリLSI", 昭和61年信学総全大447, pp. 2-235 (1986).
- [29] 奥川, "連想メモリとその応用", bit, Vol. 15, No. 4, pp. 318-329 (1983).
- [30] 梅尾 他, "シストリック計算幾何アルゴリズムに関する最近の研究", 情報処理, Vol. 27, No. 11, pp. 1270-1281, Nov. (1986).
- [31] 井出 他, "連想メモリを用いた図形処理装置の試作", 信学技法, VLD87-106 (1987).
- [32] E. M. McCreight, "Priority Search Trees", SIAM J. Comput., Vol. 14, No. 2, pp. 257-276 (1985).