

RISCアーキテクチャとSPARCの将来

村野 雄一

日本サンマイクロシステムズ(株) マーケティング本部

より優れたマイクロプロセッサを設計するには、2つのアプローチが考えられる。一つは既存のアーキテクチャのまま、CPUのクロックを高速化する方法であり、これは回路幅の縮小と高速で動作するこのとでできる半導体技術を取り入れる事である。もう一つの方法は全く新しいアーキテクチャを開発する事により、CPU自身の性能の向上を図る事である。SPARCは現在マイクロプロセッサの主流技術であるCISCアーキテクチャに対し、RISCアーキテクチャを採用し、内部アーキテクチャを簡素化する事により90年代の最新の半導体技術を取り入れるべく設計されたCPUである。

RISC ARCHITECTURE AND FUTURE OF SPARC

YUICHI MURANO

NIHON SUN MICROSYSTEMS K.K.

Designing the better microprocessor can be considered two approaches, which is turn up the clock speed of existing CPU; that means employ the technology to condense transistors into smaller scale and adopt new semiconductor technology, such as ECL and GaAs. the other approach is to develop new CPU architecture to improve performance, such as RISC.

SPARC (Scalable Processor ARChitecture) employ RISC architecture versus existing CISC architecture, and be simplify internal design to be able to adopt new semiconductor technology which will be available in 1990's.

マイクロプロセッサのもたらした最大の功績はコンピュータの高性能化と飛躍的なコストの低減である。現在主流となりつつある32bit CPUは10年前までは数億円クラスのコンピュータと同等の性能をもつ機器を数百万円のレベルまで低下させてしまった。現在90年代をめざした各種のコンピュータ技術の中でRISC（縮小命令セット型コンピュータ）技術がその高性能と拡張性のため一つのアーキテクチャとして確立されつつある。

SPARC (Scalable Processor ARChitecture)にはRISCアーキテクチャが採用されており、単純かつ効率的な命令セットを定義している。これらの命令のほとんどが1サイクルで実行されるため、平均サイクル/命令(CPI)が大きく低減されている。また1サイクルでは完了しない命令(LOADやSTORE)も、必要最小限のサイクルで実行されるようになっている。

現在のSPARCは約5万のトランジスタで構成されるCMOSゲートアレイ版が使用されており、16.6MHZのクロックで10MIPSの性能が発揮される。これは約35万トランジスタで構成される68020マイクロプロセッサが同じ16.6MHZのクロックで2 MIPSである事と比較すると、7分の1の回路構成で5倍の性能が出る事になる。

この簡素化されたアーキテクチャと1サイクルでの命令実行がSPARCの最大の特徴であるスケーラビリティの基本となっている。

回路幅の縮小と高速動作素子の採用はこの簡素なアーキテクチャによりCISCでは技術的に採用が困難な半導体技術をいち早く取り入れることを可能とする。すなわち半導体技術をゲートアレイから、CMOSカスタム、ECLそしてGaAsと移行する事により、より高速での動作が可能となる。

現在のSPARCはSF9010IUインテジャータップ、SF9010FPフローティングコントローラチップ、W1164マルチプライアチップおよびW1165ALUチップから構成される。(図1)

図 1 SPARC Implementation




図 2




図 2 に示すようにインテジャーチップは 4 つの主要ユニットで構成されている。

レジスタファイルユニット: レジスタファイルユニットは 32 ビットの汎用レジスタを全部で 120 有している。これらのうち 8 個はグローバルレジスタであり残りはそれぞれ 24 個ずつのレジスタからなる 7 つのオーバーラップフレーム (ウインド) に分けられる。このチップでは 7 つのウインドしかインプリメントしていないが、実際のウインド数はインプリメントの方法に依存しており、将来のシステムではもっと多くなる事もある。プロセッサステータスレジスタのポインタ (カーレントウインドポインタ (CWP)) はこのレジスタファイルのカーレントウインドを指す。

図 3




図3のように、隣接する2つのレジスタウインドでは、8つのレジスタがオーバラップしている。この様にウインドをオーバラップさせたのは、手続き呼び出しおよびリターンの中にもパラメータを効率的に引き渡せるようにするためである。通常、手続き呼び出し中には、呼び出し側は呼び出された側が使用しているウインド（次のウインド）とオーバラップしているレジスタにパラメータを入れる。そして、呼び出しの実行後、このウインドは変更され、呼び出された側が次のウインドのパラメータを直接アクセスするのである。レジスタファイルは2つの読み取りポートと1つの書き込みポートをもっている。命令の書式が均一であるため、どの命令についてもソース、オペランドを両方とも読み取り、書き込みポートを通して以前にフェッチした命令の結果をレジスタファイルに書き込むことができる。しかもこのプロセスは1サイクルで実行される。

実行ユニット：高速の32ビット、キャリールックアヘッドALU、32ビットバレルシフタ、条件コード生成ロジック、ロードアライメント/ストアアライメントロジック、およびオペランドと中間結果をセーブする関連パイプラインレジスタで構成されている。すべての計算/論理命令は1サイクルで実行される。

これはオペランドと連続した命令の実行結果の間に依存関係が存在する場合でも同じである。この処理を行わせるため、実行ユニットのデータバスには2つのバイパスが設けられている。最初のバイパスは、命令のソースオペランドがその前の命令の結果に依存している時に使われる。もう一つのバイパスは結果を格納したレジスタの出力をオペランドレジスタの入力として引き渡す。このバイパスはある命令のソースオペランドがパイプライン中の前の命令に先立つ命令の結果に依存している時に使用される。

命令フェッチユニット：命令フェッチユニットはプロセッサのプログラムカウンタと命令/データアドレス生成回路からなる。プログラムカウンタは4つあり、それぞれ命令パイプラインの4つのステージに対応している。これらのプログラムカウンタはプロセッサのパイプラインの最終ステージまでに例外が発生した時に使われる。

制御ユニット：制御ユニットは、プロセッサの制御の中心をなすユニットで主ステートマシン、命令パイプライン、命令デコーダ、プロセッサステータレジスタ、例外/トラップ処理用回路、キャッシュ/フローティングユニットへのインターフェイスなどで構成される。

プロセッサパイプライン

SPARCプロセッサは4ステージからなるパイプラインを持っており、それぞれのステージで個々の命令の実行を完了させるために必要なオペレーションが実行される。そして1ステージで実行されるオペレーションはすべて1クロックサイクルで完了する。

フェッチステージ：命令のアドレスが読み出される。この命令はフェッチされた後、プロセッサのパイプラインに入る。

デコードステージ：命令がデコードされソースオペランドがレジスタファイルユニットから読み出される。このステージで読み出されたソースオペランドは実行ユニットと命令フェッチユニットの両方に送られ後に実行される。デコードステージでは次の命令のアドレスも生成される。つまり命令がデコードステージで

コードされている間に命令フェッチユニットでN+2の命令のアドレスが計算される。

実行ステージ：命令が実行ステージに入ると、実行ユニットは計算演算と論理演算を実行する。このステージの実行結果はテンポラリレジスタに一時保管されてから、レジスタファイルに書き込まれる。演算結果をレジスタファイルに書き込むかどうかの判断はパイプラインの最終ステージでなされる。

書き込みステージ：このステージではプロセッサは演算結果をレジスタファイルに書き込むかどうかの判定を行う。このステージでは命令実行中に例外が発生すると打ち切られる。




図 4 に示すように、プロセッサパイプラインでは 4 つの命令を同時に実行することができる。すなわち命令 I(N) が実行されている間にデコードステージで命令 I(N

-1) がデコードされる。実行ステージで命令 I(N-2) が実行されている間に命令 I(N-3) がその実行結果をレジスタファイルに書き込むと言う図式になる。実行中にいくつかの例外 (トラップ) が発生した場合はトラップ処理ロジックにより最も高い優先順位のトラップを処理する。

パイプラインを常時効率よく利用するためデュアル命令バッファをもっている。このバッファは、マルチサイクル命令の実行中に命令をプリフェッチし、データバスを効率的に使用する事により高速化をはかっている。

プロセッサが一速のシングルサイクル命令を実行している時には、このバッファは空である。マルチサイクル命令がパイプラインに入ると、それ以降の命令は、そのマルチサイクル命令が完了するまでプリフェッチされて、このバッファに入る。

命令セット

SPARCではRISCアーキテクチャに基づき単純な命令セットと定義している。ほとんどの命令は2種類の命令セットからなる。1つは、2つのレジスタがソースオペランドとなり、3つ目のレジスタがデスティネーションオペランドになる形式。最初のレジスタとイミディエート値がソースオペランドとなり、2番目のレジスタがデスティネーションオペランドになる形式である。

この様に簡略化された命令セットにより、ソースオペランドは命令のデコード処理により遅延なしに、レジスタファイルから即座に読み出すことができる。この命令セットはサイクルタイムの低減の要素にもなっており、プロセッサの速度向上に貢献している。これらのオペランドすべてがレジスタファイル内に保持されていれば1サイクル/命令のピーク実行速度がほぼ実行できることになる。

命令のカテゴリは大きく5種類に分類される。最初のカテゴリは計算、論理、シフトからなる、2番目はステータスレジスタ、トラップレジスタに対して読み書きを行うもの、3番目はロード、ストア命令、4番目は各種のコンディショナルブランチ、そして5番目がフローティング命令とコプロセッサ命令からなる。命令の数は64種類(基本命令のみ)あり、すべて32bit固定長である。

SPARCチップの性能

現在のSPARCチップは富士通製のゲートアレイを使用したSF9010IUが実際に使用されている。プロセッサの性能は、サイクルタイム、平均サイクル数/命令、コード密度に大きく左右される。現在のSPARCチップである、SF9010IUにおいては最長の遅延パスを判断すべく十分な分析が行われた。プロセッサ全体は1.5ミクロンの2万ゲートのチップ上に実装されており、プロセッサの4分の1は大規模レジスタファイルで占められており、残りの4分の3がデータバスと制御回路に使用されている。

全体の設計は階層化が図られており、ブロック、サブブロック、そしてサブサブブロックというように区分されているため、チップ全体のルーティングが容易にできるとともに、レイアウト後のワイヤ遅延も容易に予測できる。設計の目標である50NS以下の一般的なサイクルタイムを実現すべく、50NSを越える遅延を示すすべての内部あるいは外部バスを改善または再設計する方法を行い、最悪のケースでサイクルタイムは約60NSとなり、16.6MHZのクロックの周波数が可能となった。

SF9010IUはほとんどの命令は1サイクルで実行される。2サイクル以上必要とする命令はごくわずかしかない。この例外命令は下記に示すものとなる。

命令タイプ	サイクル数
ロード	2
ロード(ダブル)	3
ストア	3
ストア(ダブル)	4
ロード/ストア (アトミック)	4
フローティング ジャンプ/ターン	2 + 2

ブランチ (NO)	2
ブランチ (YES)	1

命令の使用率を (ロード: 15%、ストア: 5%、ブランチ (YES): 15%、ブランチ (NO): 5%) と仮定して計算すると平均サイクルタイム/命令 (CPI) は約 1.3 となる。さらにキャッシュのミス率を 1% でペナルティを 10 サイクルとすると CPI は;

$$\begin{aligned} \text{CPI} &= 1.3 + (0.01 \times (1 + 0.15 + 0.05) \times 10) \\ &= 1.42 \end{aligned}$$

サイクルタイムを 60NS とすると、ネイティブの MIPS 値は 11.74MIPS となる。RISC アーキテクチャにおいては与えられたプログラムに対して生成されるコードは、CISC における同じプログラムに対して生成されるコードも簡素である。したがって RISC アーキテクチャに対してコンパイラが生成するコードは長くなる可能性がある。

通常このコード生成によるオーバヘッドは最適化コンパイラによって大きく低減できる。

SPARC に使用される最適化コンパイラは 4 段階の最適化を行うことができる。

SPARC の将来

RISC が 90 年代に要求される CPU の性能に対する一つの答えであることは明白な事実であり、マイクロプロセッサの高速化は RISC なしでは実現できない。現在ある CISC アーキテクチャはそのソフトウェア、ユーザベース等の資産から、既存の市場の中で成長をすると考えられるが、高速化ではまったく RISC に及ばなくなり、数 10MIPS の CPU はすべて RISC になると考えられる。

今後の高速化、高性能化の一つのコンピュータアーキテクチャとしてパラレルプロセッシングの技術がある。これも現在ではソフトウェア技術が未完成であり、現実には使用するにはまだ多少の時間を要する。しかしこの技術も核となる CPU に RISC を使うことによりさらに高性能化が可能となる。

SPARC はアトミック命令の様に将来の平行化を考えた機能も揃えておりこのアーキテクチャでも RISC が核になるものと考えている。

また、CPU の 64bit 化 (データバス) も計画されており、近い将来出現することになる。

SPARC は RISC アーキテクチャを採用した CPU であるが、UNIX オペレーティングシステムのもつ拡張性に 100% ミートするハードウェアとして設計されている点に大きな特徴がある。高性能なアーキテクチャであるがその簡素化された構造により実際のハードウェアコストの低下を可能としている。これは SPARC ベースのパーソナルコンピュータ、そして ECL、GaAs を使用した数 10 - 数 100MIPS の SPARC ベースのスーパーコンピュータをも現実のものとする。そしてこれらすべてのコンピュータが同一アーキテクチャで実現することは、同じソフトウェアがパソコンからスーパーコンピュータまで使えることを意味し、コンピュータ世界に一つの革命を起こすものとなる。それはユーザにおけるソフトウェア資産の飛躍的な拡大につながることになる。