

## ダイナミックRAM動的リフレッシュ法の応用

松井 祥悟

神奈川大学理学部情報科学科

ダイナミックRAMはリフレッシュが必要である。リフレッシュのオーバーヘッドを小さくすることが、システム全体の処理速度の向上につながる。

ダイナミックRAM動的リフレッシュ法(DDR法)は、従来法の $1/n$ の周期で動作する。このリフレッシュ法は、従来法における不要なリフレッシュ動作を検出し、省略することで、リフレッシュ動作の回数を減らす。リフレッシュ動作の回数はCPU等からのダイナミックRAMの使用状況により動的に決まる。最適条件下の動作時ではリフレッシュ動作は行なわれない。最悪の条件でも、リフレッシュ動作の回数は従来法と同じである。

このリフレッシュ法は既存のデュアルポートRAMを用いて簡単に実装できる。また、専用素子を用いると動作アルゴリズムはさらに簡単になる。

DRAM素子のビジー率が上昇した場合の試算では、ビジー率が現在の4倍になっても、メモリ参照の頻度がある程度見込める場合には、DDR法を用いたシステムのシステムオーバーヘッドは、従来法を用いた現在のシステム程度に収まることがわかった。

## Application of Dynamic Refresh Method

Shogo MATSUI

Department of Information and Computer Science,  
Faculty of Science, Kanagawa University

2946 Tuchiya, Hiratsuka-shi,  
Kanagawa 259-12, Japan

Dynamic random access memories (RAM) are widely used in computer systems because of its large capacity and low prices. Dynamic RAM must be refreshed periodically to avoid data loss. Refreshing dynamic RAMs causes the computer system to extend the processing time. Effective refresh method is required.

We propose DYNAMIC REFRESH METHOD for refreshing dynamic RAMs in this paper that is based on fact that the rows of the memory cell array are refreshed at normal access by CPU.

The method operates periodic at  $1/n$  intervals of the ordinary method. The number of rows refreshd in one cycle vary dynamically, that is few when a normal access occurs efficiently and under the worst condition that is the same as the ordinary method's.

## 1. まえがき

ダイナミックRAM（以下DRAM）のメモリセルは有限時間しかデータの保持ができない。従って、周期的にメモリをリフレッシュする必要がある。DRAMのリフレッシュはメモリセルアレイの行をアクセスすることにより行う。この動作は、CPU等がそのDRAMに対して通常の読み書き動作（通常アクセス動作）を行っていないときに行わなければならない。

従来のリフレッシュ法は一定の周期で動作し、1周期の動作でメモリセルアレイのすべての行に対してリフレッシュを行う。一般に、この動作は、CPU等の動作を止めて行う。従って、この動作に要する時間はオーバーヘッドとなり、システム全体の処理時間を延長する。

CPU等の動作を停止せずにリフレッシュ動作を行うように実装時に回路を工夫することで、従来のリフレッシュ法のオーバーヘッドは小さくなる<sup>(2)</sup>。

一方、リフレッシュ法そのものを改良し、リフレッシュ動作の回数を少なくするという考え方がある。これは、「DRAMに対する通常アクセス動作において、その時使用したメモリセルアレイ内の行に対してリフレッシュが行われる」という事実に基づく。従来のリフレッシュ法は、この通常アクセス時のリフレッシュ作用を考慮しておらず、不要な行に対するリフレッシュ動作が含まれている。このリフレッシュ不要な行を検出し、必要な行に対してだけリフレッシュを行えば、リフレッシュによるオーバーヘッドは小さくなる。

リフレッシュ動作をこのように制御するためには、リフレッシュを行う機構はメモリセルアレイのすべての行について、(1)その行に対して最後に行われたリフレッシュ動作または通常アクセス動作が行われた時刻を記憶し、(2)その時刻からの経過時間によりリフレッシュ動作を起動しなければならない。

(1),(2)の操作は、個別の行に対しては簡単な手法で実現できる。しかし、この操作はすべての行に対して並列に行わなければならない。これを個別の行の手法を単純に並列化した方法で実現しようとすると、複数のタスクを制御することになり、複雑なものとなる。

これを簡単に実現するための方法についての提案はあるが<sup>(3)</sup>、上記(1),(2)を完全に行うものではなく、効率は非常に悪い。

本論文ではDRAMのリフレッシュ周期の1/nの周期で動作する動的リフレッシュ法を提案した。この方法では、(1),(2)の時間的な操作を周期的動作によって実現している。これにより、アルゴリズムは簡潔になり、簡単な手法で実装できる。

## 2. 動的ダイナミックRAMリフレッシュ法

本論文では、DRAM固有の定数であるリフレッシュ周期（refresh interval）をTri、リフレッシュサイクル

（refresh cycles）をNrcと表す。また、次の用語を用いる。通常アクセス動作とはCPU等によるDRAMに対する通常の読み書き動作を言う。リフレッシュ動作とはメモリ制御装置などによるDRAMに対するリフレッシュ動作を言う。ロウアクセス動作とは、通常アクセス動作またはリフレッシュ動作を言う。

次の方法を動的ダイナミックRAMリフレッシュ法（DDR法）と呼ぶ。

### DDR法の定義

- メモリセルアレイの1つの行に対するリフレッシュ動作を行うかどうかの検査（これをリフレッシュ検査と呼ぶ）はTdiごとに行う。ただし、
  - $Tdi \leq Tri / Ndv$ ,  $Ndv$ は2以上の整数。
- ある1つの行jに対するi回目のリフレッシュ検査の時刻を $t_i$ とすると、次のリフレッシュ実施条件を満たしている場合にだけリフレッシュ動作を行う。
  - [リフレッシュ実施条件]  
 $t_{i,Ndv+1} \leq t < t_i$ を満たす時刻tにおいて、行jに対するロウアクセス動作が起こらない。

DDR法のTdiを動作周期と呼ぶ。また、Ndvを分割数と呼ぶ。DDR法は分割数Ndvによって動作効率が変わる。以下、 $Ndv = n$  ( $n \geq 2$ ) の場合のDDR法をn型DDR法と呼ぶ。

$Ndv = 1$ の場合（DDR法には含まれない）は、[リフレッシュ実施条件]が常に真となり、従来のリフレッシュ法の動作となる。

$Ndv = 2$ の動作例を図1に示す。これは、メモリセルアレイの1つの行のリフレッシュ状況を時間軸上に示したものである。 $t_0, t_1, \dots$ はリフレッシュ検査を行う時刻を示す。

$t_0$ においてリフレッシュ動作（refresh1）を行い、 $t_0$ から $t_1$ までの間は通常アクセス動作（図1の▲）が行われないとする（図1のa）。refresh1というロウアクセス動作が行われているため、 $t_1$ のリフレッシュ検査では[リフレッシュ実施条件]を満たさず、リフレッシュ動作は行われない。 $t_2$ のリフレッシュ検査では、これを満たし、リフレッシュ動作を行う。

このリフレッシュ動作の間隔( $t_2 - t_0$ )は従来のリフレッシュ法の動作間隔と等しい。以後、同様に通常アクセス動作が全く行われない場合は、従来のリフレッシュ法と同じ動作を行うことになる。

$t_2 + t'$  ( $t' \leq Tdi$ )において通常アクセス動作が行われても、次のリフレッシュ動作は $t_4$ で行われる。一方、 $t_2 + t''$  (ただし、 $Tdi \leq t'' < 2Tdi$ )において通常アクセス動作が行われた場合、 $t_5, t_6$ では[リフレッシュ実施条件]を満たさない。従って、 $t_6$ ではリフレッシュ動作は

行われず（従来法では、 $t$ でリフレッシュが行われる），  
 $t$ において行われる。これは、見かけ上、refresh4を1サイクルだけ遅らせたことになる。

図1のbは、通常アクセス動作が効果的に行われている場合である。このように、連続して各サイクル1回以上の通常アクセス動作が起こるとリフレッシュ動作は起こらない。

$Ndv = n$  ( $n \geq 2$ ) の動作例を図2に示す。n型DDR法においても、通常アクセス動作が全く行われない場合は、従来法と同じ動作を行う（図2.a, refresh2）。

また、 $t_0 \leq t < t_{n+1}$ なる $t$ において通常アクセス動作が行われても、次のリフレッシュ動作は $t_n$ で行われる。 $t_{2n+k} \leq t' < t_{2n+k+1}$ となる $t'$ （ただし、 $1 \leq k < n$ ）において通常アクセス動作が行われた場合、 $t_{2n+k}$ においてリフレッシュ動作が行われる。これは、refresh4を $k$ サイクル遅らせたことになる。

図1のbのように、 $n-1$ 以下のサイクルごとに通常アクセス動作が行われると、リフレッシュ動作は行われない。

DDR法の分割数 $Ndv$ はリフレッシュ動作の精度を決める要因となる。 $Tdi \leq Tri/Ndv$ を満たして周期 $Tdi$ が大きくなると、通常アクセス動作が行われてからリフレッシュ動作が起動される間での平均時間は大きくなり、 $Tri$ に近づく。

従って、 $Tdi = Tri/Ndv$ とし、 $Ndv \rightarrow \infty$ とした場合がDDR法の理想的な状態である。また、この状態はDRAMに対して理想的なリフレッシュが行われている状態である。




図1 2型動的ダイナミックRAMリフレッシュ法の動作  
Fig.1 The action of Type 2 Dynamic Refresh Method.

### 3. 効率

DRAMの行アドレスを要素として持つ集合を考える。行アドレス全体の集合 $X$ は、

$$X = \{x \mid 0 \leq x < Nrc, x \text{ は整数}\}$$

となる。

DDR法は一つの行に対して周期 $Tdi$ で動作する。すべての行に対しても動作周期は $Tdi$ である。この周期 $Tdi$ を1サイクルとし、 $R_i$ を $i$ 回目のサイクルのリフレッシュ動作で使用される行アドレスの集合、 $K_i$ を $i$ 回目のサイクルの通常アクセス動作で使用される行アドレスの集合とすると、行全体に対するリフレッシュ動作は次式となる。

$$R = X - \left\{ \left( \bigcup_{j=1}^{Ndv-1} R_{i,j} \right) \cup \left( \bigcup_{j=1}^{Ndv-1} K_{i,j} \right) \right\}. \quad (1)$$

この式(1)を、要素の数の関係式に変換することで、通常アクセス動作の回数とリフレッシュ回数の関係式が得られる。 $r_i$ を $i$ 回目のサイクルのリフレッシュ動作の回数とし、集合 $A$ の要素の数を $N(A)$ と表すと、式(1)は次のようになる。

$$\begin{aligned} r_i &= Nrc - \sum_{j=1}^{Ndv-1} r_{i,j} N \left( \bigcup_{j=1}^{Ndv-1} K_{i,j} \right) \\ &\quad + \sum_{j=1}^{Ndv-1} N \left( R_{i,j} \cap \left( \bigcup_{j=1}^{Ndv-1} K_{i,j} \right) \right). \end{aligned} \quad (2)$$

式(2)における $K_i$ は通常アクセス動作の動作状況により決まる。次の仮定の下で、1サイクルの通常アクセス動作で使用する行アドレスの数 $k$ とリフレッシュ回数の平均 $r$ との関係式を求める。




図2 n型動的ダイナミックRAMリフレッシュ法の動作  
Fig.2 The action of Type n Dynamic Refresh Method.

・通常アクセス動作は定常状態であり、 $Tdi$ の間に $a$ 回行われる。また、 $Nrc$ 個ある行アドレスのうち、1回の通常アクセス動作でそれぞれの行アドレスが選択される確率は等しく、 $1/Nrc$ である。

式(2)より、 $r$ は次のようになる。

$$r = \frac{k \cdot Nrc(Nrc-k)^{Ndv-1}}{Nrc^{Ndv} - (Nrc-k)^{Ndv}}. \quad (3)$$

式(3)はDDR法の1サイクル( $Td$ )を基準にしており、これは $Ndv$ によって違う値をとる。 $Ndv$ と $r$ の関係を観察するために、1リフレッシュサイクル( $Tri$ )の通常アクセス動作の回数 $a'$ と1リフレッシュサイクル( $Tri$ )の平均リフレッシュ回数 $r'$ の関係を求める。ここでは、 $Tdi = Tri/Ndv$ として計算する。

$$r' = Ndv \cdot Nrc(Nrc-1)^{\frac{a'-a'}{Ndv}} \times \frac{Nrc^{\frac{a'}{Ndv}} - (Nrc-1)^{\frac{a'}{Ndv}}}{Nrc^{\frac{a'}{Ndv}} - (Nrc-1)^{\frac{a'}{Ndv}}}. \quad (4)$$

式(3)の $k$ と $r$ の関係を図3のグラフに示す。これは $Ndv=2, 3, 4, 5, 6, 8$ の場合を同一グラフ上に示したものである。

$k=0$ は通常アクセス動作が全くない場合である。この場合には、 $r$ は $Nrc/Ndv$ となり、従来のリフレッシュ法のリフレッシュ回数と一致する。

$k=Nrc$ は通常アクセス動作によってすべての行が使用されていることを示す。この場合、 $r=0$ となり、リフレッシュ動作が行われないことを示す。

また、 $k$ が大きいほど $r$ は小さくなっている。

式(4)の $a'$ と $r'$ の関係を図4のグラフに示す。

これにより、次のことが言える。

・通常アクセス動作の絶対数 $a$ が大きいほどリフレッ




図3. 行アドレス使用数とリフレッシュ回数

Fig.3 Number of rows used at normal access and

シュ回数 $r$ は減少する。 $a$ が大きくなるほど、減少率は小さくなる。

・通常アクセス動作の回数と同じでも分割数( $Ndv$ )が大きいほどリフレッシュ回数は少ない。 $Ndv=2$ の場合がこのリフレッシュ法の最低効率の動作である。 $Ndv=\infty$ の場合がこのリフレッシュ法の最高効率の動作である。これは、DRAMに最低限必要なリフレッシュ回数であり、従って、理想的なリフレッシュ動作である。




図4 通常アクセス動作とリフレッシュ回数

Fig.4 The frequency of normal access and refresh frequency

分割数( $Ndv$ )と効率の関係を明らかにするために、 $Ndv \rightarrow \infty$ の場合のリフレッシュ動作の回数 $r'_{min}$ を基準に、改善率 $I$ を次のように決める。

$$I = \frac{Nrc \cdot r'}{Nrc \cdot r'_{min}}.$$

$Nrc$ は従来のリフレッシュ法の $Tri$ 間のリフレッシュ動作の回数である。従って、この $I$ は、理想的なリフレッシュ動作のリフレッシュ減少回数に対する、各 $Ndv$ の動作のリフレッシュ減少回数の割合である。

図5に、通常アクセス動作の回数 $a'$ と改善率 $I$ の関係を示す。




図5 通常アクセス回数と改善率

Fig.5 The frequency of normal access and improvement ratio

通常アクセス動作の回数  $a$  が大きくなると改善率  $I$  も大きくなっている。  $Ndv$  の違いによる  $I$  の格差は、  $a$  が大きくなるにつれて小さくなる。

$Ndv$  を固定した場合、改善率  $I$  は  $a \rightarrow 0$  で最低となり、  $I \rightarrow 1-1/Ndv$  となる。これは、  $n$  型 DDR 法が、理想的なリフレッシュ動作の  $1-1/n$  以上の効率で動作することを示している。

#### 4. 実装法

DDR 法は、過去のサイクルのロウアクセス動作を調べ、それによりリフレッシュ動作を制御する。この操作はすべてのロウアドレスについて個別に行わなければならない。

DDR 法を実装するためには、次の 3 つの機構が必要である。

##### [ロウアクセス監視機構]

ロウアクセス監視機構は、DRAMに対するロウアクセス動作の発生を監視し、その時の行のアドレスをロウアドレス記憶機構へ通知する。一般に DRAM のロウアクセス動作は、行のアドレスをアドレス端子に与え、RAS 信号をアクティブにすることによって行う。従って、ロウアクセス監視機構は RAS 信号線を監視し、RAS 信号がアクティブになったときに、そのアドレスをロウアドレス記憶機構に通知する。

##### [ロウアドレス記憶機構]

ロウアドレス記憶機構は、ロウアクセス監視機構の通知により、行ごとに過去のサイクルのロウアクセス動作の発生の有無を記憶する。DDR 法では、過去の  $Ndv-1$  回のサイクルにおけるロウアクセス動作の発生状況が必要である。従って、実装する DDR 法の  $Ndv$  の




図 6 動的ダイナミック RAM リフレッシュ法の実装例  
Fig.6 An implementation for Dynamic Refresh Method

値により、必要な記憶容量は異なる。また、ロウアドレス記憶機構はリフレッシュ制御機構からも参照されるため、二つの参照を調停する機能（調停機能）が必要である。

##### [リフレッシュ制御機構]

リフレッシュ制御機構は、一つの行につき、 $Td$  の周期でロウアドレス記憶機構を参照し、リフレッシュを行うかどうかを判定する。従って、この動作は  $Td$  の周期の間に  $Nrc$  回行わなければならない。

既存のデュアルポート RAM を使用した DDR 法の実装例を図 6 に示す。このデュアルポート RAM のアドレス端子には DRAM の行アドレスの信号線が直接つながれている。この例では、DRAM の行  $i$  に対するロウアクセス動作が起こると、デュアルポート RAM のアドレス  $i$  の内容が 1 となる。また、このデュアルポート RAM はロウアドレス記憶機構の調停機能部分を兼ねている。ロウアドレス記憶機構のその他の機能は、リフレッシュ制御機構内のローカルなメモリー上で実現する。

この実装例のリフレッシュ制御機構の 1 サイクルの動作アルゴリズムを図 7 に示す。このアルゴリズムでは、デュアルポート RAM は配列 dual、ロウアドレス記憶機構は 2 次元配列 local として表現される。また、通常アクセス動作、リフレッシュ動作は、ともに手続き access として表現される。

$Ndv$  が 2 と 3 の場合には、図 7 のアルゴリズムは簡略化できる。特に、 $Ndv$  が 2 の場合には、配列 local が不

```

procedure refresh_one_cycle
  var i, j : integer ;
  res : boolean ;
  begin
    for i := 0 to Nrc-1 do
      begin
        { checking ith row to be refreshed }
        local[i,0] := dual[i] ;
        { clearing flag for next cycle }
        dual[i] := FALSE ;
        res := FALSE ;
        for j := 1 to Ndv-1 do
          res := res or local[i,j-1] ;
        { refresh ith row if needed }
        if res = FALSE then access(i) ;
        { copying array data for next cycle }
        for j := 1 to Ndv-1 do
          local[i,Ndv-j] := local[i,Ndv-j-1]
      end
    end
  end

procedure access(i)
  begin
    << access ith row >> ;
    dual[i] := TRUE
  end

```

図 7 図 6 の構成のリフレッシュアルゴリズム  
Fig.7 The algorithm for the configuration of Fig.6

要となり、リフレッシュ制御回路内のローカルメモリは不要となる。このリフレッシュ制御回路は制御用1チップマイクロプロセッサ(MPU)で構成することもできる。

この図6の実装例のデュアルポートRAMの部分を、シフトレジスタやマルチバイブレータをメモリセルとして構成した、あらかじめ与えられた時間を経過すると自動的に内容をリセットするようなデュアルポートRAMに換えると動作アルゴリズムは簡単になる。

メモリセルとしてシングルショットを用いたデュアルポートRAMの例を図8に示す。また、動作アルゴリズムを図9に示す。この場合、アルゴリズムは $Ndv$ に依存しないが、図4のシングルショットの時定数は、 $(1 - 1/Ndv)Tri$ にあらかじめセットしておく必要がある。




図8 タイマー機能を持ったデュアルポートRAM  
Fig.8 Dual port RAM with single shot cells

```

procedure refresh_one_cycle
  var i : integer;
begin
  for i := 0 to Nrc-1 do
    begin
      { checking  $i_{th}$  row to be refreshed }
      if dual[i]= FALSE then access(i);
    end
  end

procedure access(i)
begin
  begin
    << access  $i_{th}$  row >>;
    dual[i]:= TRUE
  end
end

```

図9 図8構成のリフレッシュアルゴリズム  
Fig.9 The algorithm for the configuration of Fig.8

## 5. 応用法

一般に、DRAMを用いた記憶装置をリフレッシュの制御方式の観点から分類すると、(1)一度にすべてのDRAMに対してリフレッシュを行う集中制御型、(2)DRAMモジュール単位でリフレッシュを行う分散制御型に分類できる。

(1)の方法は、リフレッシュ動作を行うためにDMAを用いてCPUを定期的に止める。したがって、リフレッシュによるシステムオーバーヘッド([リフレッシュのために延長された処理時間の合計]/[全処理時間])は大きいが、制御回路が簡単に小規模システムでよく使用される。

(2)の方法は、CPU等のモジュールへのアクセスとそのモジュール内のリフレッシュ動作が競合した場合にだけCPUの動作を止める。したがって、システムオーバーヘッドは小さくなるが、モジュールごとに制御回路が必要であり、大規模システムで用いられる。

DDR法を前提としたシステムを設計する場合、(1)(2)の方法で共通して配慮すべき事項は、DRAMに与える行アドレスと制御信号(RAS,CAS)である。

DDR法では、3.式(3)でわかるように、1サイクルの読み書き動作で使用する行アドレスの種類 $k$ が多いほどリフレッシュの回数が減り、効率はよくなる。従って、実際にメモリ装置を設計する際には通常の読み書き操作のアドレスを考慮し、行アドレスとして与えるアドレスビットを $k$ が大きくなるように決定しなければならない。

CPUの通常のメモリ参照において、プログラムの参照は頻度が高く、参照アドレスが連続的に変化する場合が多い。従って、このアドレス変化が行アドレスに反映するようにアドレスビットを決定する。

実際には、CPUアドレスの下位ビットがDRAMの行アドレスとなるようにする。

上のような場合、DRAMに対する1回のアクセスで各行が選択される確率は等しいと考えてよい。この場合、DRAMに対する通常アクセス動作回数 $a$ が大きいほど行アドレスの種類 $k$ が大きくなる。 $a$ の上限はCPUの性能で決定されるが、各DRAMに加わる実質的な $a'$ はメモリの構成法で変わる。

実質的な $a'$ を大きくするためには、CPUの1回の読み書き動作で、なるべく多くのDRAMに対してロウアクセス動作が起こるようにする。この時、読み書きの対象となるDRAMに対しては、通常の動作を行い、それ以外のDRAMに対しては行アドレスだけを与える動作(RASオンリリフレッシュ)を行うようとする。また、これらのDRAMに与える行アドレスは共通のものにする。

DDR法を(1)の集中制御型に応用する場合は、すべてのメモリサイクルにおいて、すべてのDRAMに対して

ロウアクセス動作を行うように構成する。このようにすると、DRAMに対する読み書き時だけでなく、ROMやスタティックRAMに対する読み書き時やDMAによる読み書き時にもロウアクセス動作が起こる。また、リフレッシュも単なるDMAとして取り扱うことができ、簡単になる。

このような場合、DRAMに加わる実質的な  $a'$  はCPUの性能で決定される  $a'$  と同じ値である。メモリ参照間隔の平均が、 $1 \mu\text{s}$  (CPU1),  $2 \mu\text{s}$  (CPU2),  $4 \mu\text{s}$  (CPU3),  $8 \mu\text{s}$  (CPU4) という4つのタイプのCPUについて、DDR法を用いた場合のリフレッシュ周期間の平均リフレッシュ回数を表1にまとめる。使用メモリ素子は1MビットDRAM（標準的な1MビットDRAMのリフレッシュサイクル  $N_{rc}$  は512、リフレッシュ周期  $Tri$  は8mSである）とする。

表1 CPUタイプ別のリフレッシュ回数

CPU タイプ	参照回数 $/8\text{mS} (a')$	平均リフレッシュ回数/ $8\text{mS} (r')$				
		従来法	2型DDR	3型DDR	4型DDR	8型DDR
CPU1	8000	512	.41	.045	.016	.004
CPU2	4000	512	20.1	7.8	5.0	2.7
CPU3	2000	512	127.0	84.2	69.4	52.8
CPU4	1000	512	280.0	232.7	212.9	187.0

表1をシステムオーバーヘッドに換算したものを表2に示す。

これらの表のCPUタイプを現在のMPUの水準で考えると、32ビットMPUはCPU1～CPU2, 16ビットMPUはCPU2～CPU3, 8ビットMPUはCPU3～CPU4に相当する。

表2 CPUタイプ別のシステムオーバーヘッド

CPU タイプ	システムオーバーヘッド (%)				
	従来法	2型DDR	3型DDR	4型DDR	8型DDR
CPU1	1.6	1.3e-3	1.4e-4	0.5e-4	1.3e-8
CPU2	1.6	0.063	0.024	0.016	0.009
CPU3	1.6	0.40	0.26	0.22	0.17
CPU4	1.6	0.88	0.73	0.67	0.58

DDR法を(2)の分散制御型に応用する場合も、上と同様に、モジュールに対するアクセスがあった場合はそのモジュール内のすべてのDRAMにロウアクセス動作が起こるようにメモリモジュールを構成する。この方法では、1回の通常アクセスに要する時間を  $T_{acc}$  と表すと、 $a'$  はDRAMモジュールの使用率  $Ruse$  に依存し、次のようになる。

$$a' = \frac{T_{acc} \cdot Ruse}{T_{acc}}$$

通常アクセス動作とリフレッシュ動作の競合の割合もDRAM使用率に依存する。1回のリフレッシュ動作に要する時間  $T_{ras}$  と表すと、システムのオーバーヘッド  $Osys$  は次式となる。

$$Osys = \frac{Ruse \cdot T_{ras} \cdot r'}{Tri}$$

以上2式と3式(4)より、 $Ruse$  と  $Osys$  の関係が得られる。このグラフを図10に示す。

ただし、 $T_{acc}$  を500nS,  $T_{ras}$  を250nSとした。




図10 DRAM使用率とシステムオーバーヘッド

Fig.10 DynamicRAM usage ratio and System overhead

DRAMのビギー率が上昇した場合、システムオーバーヘッドも上昇する。DRAMのビギー率が2～8倍に上昇した場合のDDR法のシステムオーバーヘッドについて試算すると、集中制御型では図11、分散制御型では図12となる。（どちらも2型DDR法、条件は図10と同じ）。比較のために、ビギー率が上昇しない場合の従来法のリフレッシュによるシステムオーバーヘッドも示した。

## 6. むすび

本論文では、ダイナミックRAMのリフレッシュ法として、動的ダイナミックRAMリフレッシュ法(DDR法)を提案し、効率、実装法、応用法について検討した。

DDR法は、従来のリフレッシュ法の  $1/Ndv$  の周期で動作する。これにより、DRAMに対する通常の読み書




図11 通常アクセス動作とシステムオーバーヘッド

Fig.11 The frequency of normal access and System overhead

き動作の監視とリフレッシュ動作の制御が簡単に行える。DDR法は分割数 $Ndv$ の違いにより様々なタイプが存在し、従来法から理想的なリフレッシュ法までを表現することができる。

DDR法の単位時間あたりのリフレッシュ動作の回数は、CPU等からの通常アクセス動作の状態により動的に決まる。CPU等の動作が定常状態である場合のリフレッシュ動作の解析により次のことがわかった。

(1) 単位時間あたりのリフレッシュ動作の回数は、DRAMに対する通常アクセス動作の回数が0の時に最大となり、この時のリフレッシュ回数は従来のリフレッシュ法と同じである。読み書き動作が多くなるほど、リフレッシュ回数は減少する。

(2) 分割数が大きくなるほどリフレッシュ回数は減少する。この分割数を無限に大きくした状態は、リフレッシュ動作の理想的な状態である。

(3)  $n$ 型DDR法は理想的なリフレッシュ動作の $1-1/n$ 以上の効率で動作する。

また、DDR法はデュアルポートRAMを用いると簡単に実装できる。専用のデュアルポートRAMを用いると、リフレッシュ制御のアルゴリズムが簡単になる。

DDR法を実際のシステムに応用する場合には、リフレッシュ効率を最大にするための工夫が必要である。既存の32ビットや16ビットのマイクロプロセッサを用いた小規模のシステムに応用する場合の試算では、通常処理中の1リフレッシュサイクルあたりのリフレッシュ動作の回数の平均は1未満となる。また、大規模システムでは、リフレッシュによるシステムオーバーヘッドが0.1%以下となる。

DDR法は一定時間内のDRAM使用回数が上昇すると効率が上がる。DRAM素子の大容量化が進みリフレッシュのオーバーヘッド(ビジー率)が4倍程度に大きくなる。




図12 DRAM使用率とシステムオーバーヘッド

Fig.12 DRAM usage ratio and System overhead

くなってしまっても、一定時間内のDRAM使用回数が十分多いと、現在のビジー率のDRAMを従来法でリフレッシュする場合のシステムオーバーヘッドより小さくなることがわかった。

最後に、残された課題は、実際のシステムに応用しCPU等の動作状況とリフレッシュ回数の関係を実験的に求めることである。

謝辞 本研究を進めるうえでご指導をいただいた慶應義塾大学理工学部中西正和教授に感謝します。

### 文献

(1) G.Langdon:"Dynamic random-access memory refresh method and means", IBM Tech. Disclosure Bull., 22, 4, pp.1636 (Sept. 1978).

(2) T.Dvorak:"Transparent refresh of dynamic random-access memories", IBM Tech. Disclosure Bull., 23, 7B, pp.3201-3202 (Dec. 1980).

(3) 松井祥悟:"動的ダイナミックRAMリフレッシュ法", 電子情報通信学会論文誌D-1, J72-D-1, 3, pp.175-181 (Mar. 1989).

### 付録

#### 1. 式(2)の導出

式(1)より、次の2式も成り立つ。

$$R_i \cap \left( \bigcup_{j=1}^{Ndv-1} R_{ij} \right) = \emptyset ,$$

$$R_i \cap \left( \bigcup_{j=1}^{Ndv-1} K_{ij} \right) = \emptyset .$$

これより、式(1)を要素の数の関係式に変換すると式(2)が得られる。

#### 2. 式(3)の導出

仮定に基づき、式(2)の第3項、第4項の平均を求めると次式が得られる。

$$r = Nrc - \sum_{j=1}^{Ndv-1} r_j - \frac{Nrc^{Ndv-1} - (Nrc-k)^{Ndv-1}}{Nrc^{Ndv-2}}$$

$$+ \sum_{j=1}^{Ndv-1} r_j \frac{Nrc^j - (Nrc-k)^j}{Nrc^j} .$$

これを、 $r$ について解くと式(3)が得られる。

#### 3. 式(4)の導出

仮定により、 $a$ (1サイクルの通常アクセス動作の回数)と $k$ の関係は次式になる。

$$k = \frac{Nrc^a - (Nrc-1)^a}{Nrc^{a-1}} .$$

また、 $a$ と $a'$ 、 $r$ と $r'$ は次の関係にある。

$$a=a'/Ndv, r=r'/Ndv .$$

この3式と式(3)より式(4)が得られる。