

意味ネットワークマシン I X Mにおける並列連想記憶

国分明男 樋口哲也 古谷立美
電子技術総合研究所

並列連想記憶のアーキテクチャ、意味ネットワークマシン I X Mの構成、連想メモリ上の並列演算性能について述べる。並列連想記憶は、連想メモリ上の S I M D 的並列処理の有効性の限界を解決するために提案した、連想メモリを備える P E の多重構成である。

意味ネットワークマシン I X M 2 は、並列連想記憶構成の実現例であり、トランスピュータと 4 K 語 (1 語 4 0 ビット) の連想メモリを備える連想プロセッサ 6 4 台と、トランスピュータと 2 K 語の連想メモリを備え、ブロードキャスト機能を持つネットワークプロセッサ 9 台から構成される。連想メモリの総容量は、2 5 6 K 語 (連想処理用) + 1 8 K 語 (マーカールーティング用) まで実装可能である。I X M 2 の結合形態は、ローカルな完全結合をベースとした階層的接続である。この接続方式は、完全結合による通信オーバーヘッドの軽減と大規模化の容易さを狙いとされている。

連想メモリ上の演算性能では、各語中の二つのデータを加算する場合に、トランスピュータによる順次加算の演算時間が語数に比例するのに対して、連想メモリによる並列加算では演算時間が一定であることを示す。1 K 語の各語中の 8 ビットデータ同士の加算では、トランスピュータによる順次加算時間が $5530 \mu s$ であるのに対して、連想メモリによる並列加算時間は $46 \mu s$ であるという実測結果である。

Parallel Associative Memory System of Semantic Network Machine I X M

Akio Kokubu, Tetsuya Higuchi and Tatsumi Furuya
Electrotechnical Laboratory
1-1-4 Umezono, Tsukuba, Ibaraki 305, Japan

Architecture of a parallel associative memory system and configuration of the semantic network machine I X M 2 are described. Performance of parallel addition with associative memory is described.

The parallel associative memory system is a multiple configuration of PEs with associative memories to support partition of a sequential problem into many sub-problems and to process them with associative memories in parallel. The semantic network machine I X M 2 is an example of such parallel associative memory systems. It consists of 64 transputers with 4K words (40 bits per word) for associative processing and 9 transputers with 2K words for marker routing. The connection topology of I X M 2 is a hierarchically organized local complete connection.

It is shown that bit-serial algorithms for associative memories take very short execution times than sequential algorithms for conventional computers. For 8-bit addition of 1K words, the associative memory takes only $46 \mu s$ and the transputer $5530 \mu s$ with I X M 2.

1. はじめに

近年、半導体LSI技術の進歩によって、大容量の連想メモリが作られるようになってきており、今後の進展も期待できる状況にある [1-3]。

連想メモリを用いる連想処理は、連想メモリの語数によらず処理時間が一定であるというSIMD的並列処理が可能であるため、1960年代には連想メモリ上の多くの論理演算アルゴリズムが研究開発された [4]。連想メモリ上のSIMD処理は、論理演算だけでなく、リスト処理、コンピュータグラフィックス、画像認識、データベース等の多くの応用においても有用性が期待されている [5-6]。特に、各データ要素の大きさは小さくそれに対する操作は単純であるが、並列処理の程度が非常に大きいことを要求される超並列処理の分野では、大容量連想メモリを用いるアプローチは魅力的であると考えられる。

連想メモリによる処理には、問題点もある。意味ネットワークにおけるマーカー伝搬や双方向グラフにおける接続性検査などの処理に対しては、連想メモリによるSIMD処理が必ずしも有効でなく順次処理にならざるを得ない部分が存在し、それが連想メモリによる処理のボトルネックになる。そのようなボトルネックを解決するために、意味ネットワークマシンIXM [7-9]において、並列連想記憶構成の採用を考えてきた。並列連想記憶構成では、意味ネットワークにおけるマーカー伝搬に対して等価ノード概念を導入することにより、多重マッチを複数の連想プロセッサユニットに分割割り付けし、ユニット間で連想処理の並列動作を行わせようとする。

本論文の目的は、意味ネットワークマシンIXMの構成を紹介し、連想メモリを用いた連想処理性能、特に並列演算性能を具体的に示すことにある。さらに言えば、連想メモリ上の演算操作が、超並列処理へのアプローチとして有効であることを示すことにある。

以下では、2章で並列連想記憶のアーキテクチャ、3章で意味ネットワークマシンIXMの構成、4章で連想メモリ上の並列演算性能について述べる。


2. 並列連想記憶のアーキテクチャ

図1は、連想メモリの基本的な機能を示している。連想メモリの第1の機能は、並列検索機能、すなわち、キ

ーとなるビットパターンを並列に検索して、一致した語に、フラグを立てる機能である。これに加えて、最近の連想メモリには、並列書き込みの機能が備えられている。これは、フラグが立っている語に、データレジスタの内容を並列的に書き込む機能である。これら二つの機能を複数回組み合わせることで、種々の連想並列処理が可能となる。例えば、集合演算、並列ハミング距離計算、高速フーリエ変換、リスト処理、コンピュータグラフィックス、画像認識等、いくらでもあげることができる。

一方、連想メモリによる処理には、意味ネットワークにおけるマーカー伝搬や双方向グラフにおける接続性検査などの処理に対して、連想メモリによるSIMD処理が必ずしも有効でなく、順次処理にならざるを得ない部

並列検索



並列書き込み




図1 連想メモリの機能

分が存在し、それが連想メモリによる処理のボトルネックになるという問題点も存在している。そのような問題を解決するために、意味ネットワークマシンIXMにおいて、並列連想記憶構成の採用を考えてきている。並列連想記憶構成では、意味ネットワークにおけるマーカー伝搬に対して等価ノード概念を導入することにより、多重マッチを複数の連想プロセッサユニット（連想メモリを備えたプロセッサ）上に分割割り付けし、ユニット間で連想処理の並列動作を行わせる。

図2は、IXMにおける並列連想記憶の構成を概念的に示す構成図である。N語の連想メモリが備えられ、トランスピュータで制御されるユニットがn台あり、それらがマーカー等を伝搬するための高機能ネットワークに接続され、お互いに通信できるようになっている。

並列連想記憶アーキテクチャを考える上で、処理すべき問題の特性に依存して解決されなければならない課題がある。ハードウェア量を一定と仮定すると、図3に示すように、PE数とPE当たりの連想メモリ容量との関係は反比例する。また、PE並列処理能力を大きくする（＝グレインサイズを小さくして、ユニット数を増やす）ことによる利益と、それに伴って発生するユニット間の通信オーバーヘッドによる不利益の間のバランスも考える必要がある。このように、連想並列度を主に考えるかPE並列度を主に考えるかの、問題が持つ並列性の内容に依存する設計方針は、これから明確にしていかなければならない点である。




図2 並列連想記憶の概念構成




図3 連想並列処理度とPE並列処理度の関係

3. 意味ネットワークマシンIXMの構成

意味ネットワークマシンIXMは、並列連想記憶構成の一例であると考えられることができる。IXMプロトタイプ [7-8] の試作を経て、現在のところ、そこでの問題点を改良し高速化したIXM2 [9] の完成後のハードウェア/ソフトウェアの調整段階にある。

IXM2では、完全結合の8個の連想プロセッサ（PE）と、それらPEすべてに接続路を有するネットワークプロセッサ（NP）を基本グループとして、その基本グループ間が8個のNP同士で完全結合され、それらのNPすべてに接続路を有するNPを経由してさらに上位のグループと接続される構成を採用している。

図4は、トランスピュータと4K語（1語40ビット）の連想メモリを備えるPE64台（0番から63番まで）と、トランスピュータと2K語の連想メモリを備え、ブロードキャスト機能を持つNP9台（64番から72番まで）とから成るIXM2の接続形態を示している。

72番のNPは、図5の右側に示されるホストのSUN-3/260のVMEバスとの間のデュアルポートメモリを備えるインタフェースボードに接続される。このようなローカルな完全結合をベースとした階層的接続方式は、完全結合による通信オーバーヘッドの軽減と大規模化の容易さを特長としている。

IXM2における連想メモリの総容量は、256K語（連想処理用）+1




図4 IXM2のネットワーク構成





図5 IXM2の外観写真



AM: Associative Memory D-bus: Data bus
 I-bus: Instruction bus LA: Link Adaptor
 A-bus: Address bus

図6 PEボードのブロック図

8 K語（マークルーティング用）まで実装可能である。図6のブロック図に示すように、PEボード当たりの連想メモリ容量は、512語×40ビット構成の連想メモリチップ（NTT提供）[3]を8個実装するので、4 K語である。

1語の構成は図7に示すように、4バイトと8ビットタグから成る。また各語毎に、検索でフラグが立ったかどうかを示す1ビットのSレジスタと、その語が検索対象となりうるかを制御するガーベジフラグが付随する。

1語内の4バイトはバイト単位で書き込みが可能である。また8ビットタグは各タグごとに書き込みが可能である。したがって、連想メモリへの書き込みマスクレジスタは12ビットである。一方、検索は、検索マスクをセット後、一語40ビットを基本に行う。従って検索マスクレジスタは40ビット長ある。

IXM2で用いるトランスピュータは、32ビットプロセッサであるので、連想メモリの1語の0、1、2バイト目と8ビットタグが、トランスピュータの1語32ビットに対応するようにしている。連想メモリの残りの3バイト目は、8ビットの拡張レジスタを設け、これをトランスピュータがアクセスするようにして、連想メモ




図7 連想メモリチップの一語の構成

りの全ビットを利用できるようにしている。

連想メモリチップは、27種の命令モードを備える。それらのうち、26種の命令は、初期化、読み出し、書き込み、検索、ガーベジコレクションの5つに大別される。これらの機能のうち、IXM2の応用プログラム開発において有用なものは、並列書き込みと、複数語にまたがる検索機能である。

前者の並列書き込みは、ある検索の結果ヒットした複数の語に対して、同時にデータを書き込む機能である。これは、パターンマッチや集合演算において、処理アルゴリズムのオーダを低減する上で有用である。


後者の複数語にまたがる検索機能は、プログラムで用いる基本データが1語40ビットに収まらず、複数語にまたがる場合にも、連想メモリのSIMD的処理を、1語のときと同様に実現することができ有用である。この種の検索機能の実現のために、ある語（アドレスn）の上位語（アドレスn-1）における検索結果（フラグが立っているかどうか）をその語（アドレスn）に対する検索の際に、ANDかORのいずれかの形で反映させることができる。たとえばANDならば、上位語の検索フラグが立ち、かつ次の語（n）がヒットした時のみ、その語（n）の検索フラグが立つ。

4. 連想メモリ上の並列演算性能

連想メモリ上での並列演算の一例として、並列加算の方法を図8を用いて説明する。加算すべきデータが格納された、N語の連想メモリを想定する。各語に、M1フィールド、M2フィールド、キャリーを格納するための1ビットフィールドを用意する。N語すべてについてM1フィールドの内容とM2フィールドの内容を、並列的に加算して、M2フィールドに格納することを考える。具体的には、M1とM2の各フィールドから1ビットずつ切り出してきて、ビットシリアルで計算することを考える。

加算前と加算後のビットパターンの変化を整理すると、図中の表のようになる。加算前は、キャリーまで含めると3ビットのパターンであるから、8通りの組み合わせ

$$M1 + M2 \rightarrow M2$$



ビットパターン

加算前			加算後		
c	m2	m1	c	m2	
1	1	1	1	1	
1	0	0	0	1	if "100", write "01".
1	0	1	1	0	
1	1	0	1	0	if "110", write "10".
0	1	1	1	0	if "011", write "10".
0	1	0	0	1	
0	0	1	0	1	if "001", write "01".
0	0	0	0	0	

図8 連想メモリ上の並列加算

が存在するが、そのうち4通りは加算の前後で変化しない組み合わせであり、変更操作が不要である。加算の前後で変化する残りのビットパターンでは、ビットパターンの変更操作を行う必要がある。

ビットパターンの変更は、図1に示した連想メモリの機能、すなわち並列検索と並列書き込みを用いて行う。まず、“100”というビットパターンを並列検索し、一致した語にフラグを立てる。次に、フラグが立てられた語に“01”というパターンを並列書き込みする。その他の3通りの組み合わせに対しても、同様に操作する。これで、切り出された1ビットの加算が行われたことになる。フィールド幅はnビットであるから、ビット位置のマスキングをシフトしながら、そのような1ビット加算をn回実行すれば、並列加算が行われたことになる。

これを以下では、従来アルゴリズムと呼ぶ。

連想メモリの同一語中の二つのフィールドに置かれた値を並列掛算するには、キャリーフィールドと結果を格納する積フィールドを用意して、乗数フィールドの各ビットにもとづいて、被乗数フィールドの内容と積フィールドの内容との間で、シフト加算を繰り返すことにより行う。シフト加算は、シフトして加算する操作であり、上記の並列加算においてたしこむ際に、積フィールドの検索および書き込み対象のビット位置を、ずらして操作することによって実現される。

IXMにおける連想メモリでは、通常のメモリと同様にアドレス指定で書き込みおよび読み出しができる他に、図9に示す基本操作が可能である。実際のプログラムでは図10に示すように、検索マスクパターンと書き込みマスクパターンを各々のレジスタにセットした後、並列検索と並列書き込みを行う。並列書き込み後に変更したビットパターンを再び検索しないような順序にし、同一ビットパターンを2回続けて並列書き込みする代わりに、AM. OR. SEARCH (同一語における新たな検索結果と、検索フラグビットの内容との間でORをとる) 操作を用いて、並列書き込みを一回減らすようにする。ステップ数としては、1ビットあたり9ステップの操作が必要になる。これを以下では、改良アルゴリズムと呼ぶ[10]。

基本操作

意味

AM. SEARCH	検索し、一致ワードにフラグを立てる
AM. AND. SEARCH	検索し、フラグとのANDをとる
AM. OR. SEARCH	検索し、フラグとのORをとる
AM. LAND. SEARCH	検索し、上位フラグとのANDをとる
AM. LOR. SEARCH	検索し、上位フラグとのORをとる
AM. PAR. WRITE	フラグがオンのワードに並列に書込む
AM. SEARCH. MASK	検索マスクパターンをセットする
AM. WRITE. MASK	書き込みマスクパターンをセットする

図9 連想メモリに対する基本操作

m1とm2のビット位置を変えながら、以下の操作をn回行う。

- AM. SEARCH. MASK
- AM. WRITE. MASK
- AM. SEARCH (c=1, m1=0, m2=0)
- AM. PAR. WRITE (c=0, m2=1)
- AM. SEARCH (c=1, m1=0, m2=1)
- AM. OR. SEARCH (c=0, m1=1, m2=1)
- AM. PAR. WRITE (c=1, m2=0)
- AM. SEARCH (c=0, m1=1, m2=0)
- AM. PAR. WRITE (c=0, m2=1)

図10 フィールド間並列加算の改良アルゴリズム

ここで、cはキャリー用の1ビット、m1、m2は各々、M1、M2フィールド中の対応する1ビットを示す。

図11 連想メモリによる並列加算とトランスピュータによる順次加算の比較




図11は、各語中の二つのデータを加算する場合に、トランスピュータによる順次加算の演算時間が語数に比例するのに対して、連想メモリによる並列加算では演算時間が一定であることを示している。すなわち、トランスピュータによる順次加算時間は語数に比例するので、縦軸の目盛りに対応して対数曲線になり、連想メモリによる並列加算時間は、語数に依存しないので直線になる。

図11を描く際に実測した結果の一部を数値で示せば、次のようになる。但し、トランスピュータのクロックは20MHz、SRAMのアクセス時間は200ns、連想メモリは5MHzで動作し、そのアクセス時間は平均325nsである。プログラムはすべてOCCAM2を用いて記述され、目算しやすいように演算対象語数を1K語に設定した。演算時間はOCCAM2からアクセスできるタイマを用いて計測された。

トランスピュータによる順次加算時間は、SRAMの1K語の各語中の8ビットデータ同士の加算では、6061μs（プログラムオンチップ時）または5115μs（プログラムオフチップ時）である。連想メモリの1K語の各語中の8ビットデータ同士の加算では、トランスピュータによる順次加算時間が5530μs（プログラムオンチップ時）または5735μs（プログラムオフチップ時）であるのに対して、連想メモリによる並列加算時間は、従来アルゴリズムでは51μs、AM. OR. SEARCH操作を用いて、並列書き込みを一回減らした改良アルゴリズムで46μsである。

したがって、1K語の各語中の8ビットデータ同士の加算では、トランスピュータによる順次加算（プログラムオンチップ時）と連想メモリによる並列加算（改良アルゴリズム）の比は、約120倍にもなる。

16ビットデータに対しては、連想メモリの1語で処理できるビット数が12ビットまでという制約から、16ビットを上位と下位に分けて2語に格納する必要がある。そのようにして16ビットデータ同士の加算する場合、上位語への桁上げ操作を必要とする。桁上げ操作は、上位の語でキャリーが立っているものを

検索し、次に下位の語でその前の語の検索フラグが立っているものを、AM. LAND. SEARCHを用いて検索する。検索フラグが立った語に、キャリアを書き込む。それに $23\mu s$ を要するので、 $115\mu s (=46 \times 2 + 23)$ である。

5. おわりに

並列連想記憶のアーキテクチャ、意味ネットワークマシンIXMの構成、連想メモリ上の並列演算性能について述べた。連想メモリによるフィールド間並列演算は、対象となる語数が多く、フィールドあたりのビット数が少ないほど有利である。具体的には、順次加算の曲線が並列加算の直線との交点よりも大きい語数を対象とする場合に、連想メモリによる並列加算が有利であり、しかも、語数が大きくなればなるほど、オーダがひらいてくる点は極めて重要である。

IXM2では8ビットの並列加算の場合、順次加算と比べて、連想メモリ4K語実装のPEあたり約480倍の性能向上が得られることが実証されている。通信オーバーヘッドを考慮しなければ、IXM2全体で順次加算の約 $3 \times 10^4 (=約480 \times 64)$ 倍の性能向上が得られることになる。これらのことは、種々の応用において、超並列処理を実現しようとする際に、PE並列処理方式の検討と共に、連想メモリによる並列処理の検討を行うべきであることを示していると考えられる。

謝辞

連想メモリについて援助して下さったNTT-LSI研究所小倉武氏、本研究の機会を与えられた電子技術総合研究所柏木寛所長、棟上昭男情報アーキテクチャ部長に感謝する。

参考文献

[1] T. Ogura, S. Yamada and T. Nikaido, "A 4-kbit Associative Memory LSI", IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 6, pp.1277-1282, 1985.

[2] H. Kadota, J. Miyake, Y. Nishimichi, H. Kudo

and K. Kagawa, "An 8-kbit Content-Addressable and Reentrant Memory", IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 5, pp.951-957, 1985.

[3] 小倉武, 山田慎一郎, 山田順三, 長沼次郎, 丹野雅明, "20Kb CAM (Content Addressable Memory)", 電子情報通信学会技術研究報告, Vol.87, No.349, pp.31-37, CPSY 87-33, 1988.

[4] C. C. Foster, "Content Addressable Parallel Processors", Van Nostrand Reinhold Company, New York, 1976.

[5] L. Chisvin and R. J. Duckworth, "Content-Addressable and Associative Memory: Alternatives to the Ubiquitous RAM", Computer Vol.22, No.7, pp.51-64, July 1989.

[6] I. D. Scherson and S. Ilgen, "A Reconfigurable Fully Parallel Associative Processor", Journal of Parallel and Distributed Computing, Vol.6, No.1, pp.69-89, February 1989.

[7] 樋口哲也, 古谷立美, 楠本博之, 半田剣一, 国分明男, "意味記憶システムIX (イクス) のプロトタイプについて", 情報処理学会研究報告, 知識工学と人工知能 54-8, 1987.

[8] T. Higuchi, T. Furuya, H. Kusumoto, K. Handa and A. Kokubu, "The Prototype of a Semantic Network Machine IXM", Proc. of 1989 International Conference on Parallel Processing, Vol.1, pp.217-224, 1989.

[9] 樋口哲也, 古谷立美, 楠本博之, 半田剣一, 国分明男, "意味ネットワークマシンIXM第2版の概要", 情報処理学会研究報告, 計算機アーキテクチャ 78-3, 1989.

[10] 国分明男, 樋口哲也, 古谷立美, "IXMにおける連想メモリ上の並列演算性能", 情報処理学会第38回 (昭和64年前期) 全国大会, pp.1575-1576, 1989.