

AIワークステーションPSI/UXのアーキテクチャ

益田嘉直 松本 明 池田守宏

三菱電機株式会社

第5世代コンピュータ・プロジェクトの一環として、これまでに論理型言語E S Pを実行するP S I及びP S I IIを開発してきた。しかし、最近の知識情報処理システムは既存の情報処理機能に知識処理の機能を融合させて構築される傾向にある。これに対応するため、P S I IIの後継機として第5世代コンピュータ・プロジェクトの研究成果と世界標準OSであるU N I Xの環境を統合した新しい概念のA I ワークステーションP S I / UXを開発した。P S I / UXは、同プロジェクトにおける並列推論マシンP I M / mの要素プロセッサとして開発した推論V L S IをC P Uに使用し、最大推論性能1.4 M L I P Sを実現している。

本稿では、論理型言語の特長を考慮したアーキテクチャの大幅な改良と、半導体技術の進歩による遅延時間短縮などの相乗効果により、従来のP S I IIに比べて2～3倍以上の高性能を得たP S I / UXの設計思想、アーキテクチャならびに性能評価について述べる。

Architecture of AI Workstation PSI/UX

Kanae MASUDA Akira MATSUMOTO Morihiro IKEDA
Mitsubishi Electric Corporation
325 Kamimachiya, Kamakura, Kanagawa 247 JAPAN

Knowledge information systems are gradually being implemented and developed. We have developed the new AI workstation PSI/UX which takes advantage of research results from Japan's Fifth Generation Computer Project. The inference unit of PSI/UX employs VLSIs developed in the project. Continuing the tradition of previous PSI series, PSI/UX offers very high inference performance 1.4 MLIPS while incorporating the world-standard UNIX operating system.

This paper describes the design concept of PSI/UX and its architecture for logic programming execution. We have evaluated the inference performance. This results show that PSI/UX is two to three times as fast as PSI II.

1. はじめに

知識情報処理は第5世代コンピュータ・プロジェクトを契機として急速に進展し、最近では各分野で応用され、人間の知的活動を支援する技術として注目されつつある。このような中で、同プロジェクトの一環としてこれまでにProlog系の論理型言語E S Pを実行するP S I及びP S I IIを開発してきた[1],[2],[3]。しかし、高度な知識情報処理システムを実現するためには、より高速な推論性能や高機能化に加えて、ネットワーク機能の充実、ユーザインターフェースの標準化など既存情報処理システムの標準化動向にそった機能・高性能化が一層求められている。今回、このようなニーズを満たすためにP S I IIの後継機として第5世代コンピュータ・プロジェクトの研究成果と、世界標準O SであるU N I X(注)の環境を統合した新しい概念のA IワークステーションP S I /UXを開発した。

本稿では、P S I /UXの設計思想、概要について述べた後、P S I のO SであるS I M P O SとU N I Xとの結合方式、推論性能の高速化を実現したアーキテクチャ、及びその性能評価について述べる。

2. P S I /UXの概要

2. 1 設計方針

P S I /UXの開発に当たっては、最近の知識情報処理をとりまく環境の変化を考慮し、以下のような基本方針で設計を行った[5]。

(1) 知識情報処理の進展に伴い増大するC P U需要に対応できるよう、P S I IIの2倍以上の実効推論性能を実現する。

(2) 高度な知識情報処理システムは既存の情報処理機能に知識処理の機能を融合させて構築される傾向にある。これに対応すべく、P S I の提供する知識処理機能と、業界標準O SであるU N I Xの既存情報処理機能との統合化を図る。

(注) U N I Xシステム ラボラトリーズ社が開発し、ライセンスしている。

推論部 汎用部




図1 P S I /UXのシステム構成

(3) P S I , およびP S I IIの開発で培ったハードウェア、ソフトウェアの財産を最大限利用して効率よく開発する。

上記の目標達成のため、P S I のC P UをV L S I化により1ボードにして小型化・高性能化し、この1ボード化P S I とU N I Xワークステーション相当のハードウェアを組合せてP S I /UXを実現した。ソフトウェアはP S I IIの上方互換とし、ハードウェアは第5世代コンピュータ・プロジェクトにて開発した並列推論マシンP I M/mの要素プロセッサの成果を利用している[4]。

2. 2 システム構成

P S I /UXのシステム構成を図1に示す。P S I /UXは推論部と汎用部(U N I Xワークステーション相当)から構成され、P S I のO SであるS I M P O SとU N I Xの両システムの機能を同時に利用できる。

推論部はP S I としての機能を提供する部分

で、推論CPUとメモリからなり、SIMPOS及びそのもとで動作するプログラムをここで実行する。PIM/mの要素プロセッサとして開発した推論VLSIをCPUに使用し最大推論性能1.4MLIPS(140万回推論/秒)を実現している。また、メモリには4MDRAM素子を使用しており、最大240Mバイトまで実装できる。

汎用部はUNIXワークステーション相当のハードウェアで実現しており、CPUとメモリ、及び入出力装置群からなる。CPUには汎用のマイクロプロセッサ(MC68030またはMC68040)を使用している。UNIX機能を提供すると共に、推論部のプログラムの入出力も実行する。

PSI/UXでは、図1に示すようにSIMPOSウィンドウを、UNIXの標準ウィンドウであるXウィンドウシステム上に実現した。PSI IIのディスプレイ画面に相当するウィンドウがXウィンドウでの一つのウィンドウとして表示されて、これがSIMPOS画面となる。その中に、SIMPOSの複数のウィンドウが表示される。SIMPOS画面の中のウィンドウ制御や、マウス、キーボードの処理は、SIMPOSで処理される。これにより、PSI IIと完全な操作互換を実現した。

3. PSI/UXのアーキテクチャ

3. 1 実現方式

PSI/UXの汎用部(UNIX)と推論部(SIMPOS)の通信は、交信用論理チャネルと呼ばれる通信路を介して行われる。この交信用論理チャネルを実現するために、汎用部の標準入出力バスであるVMEバスを使用し、推論部のインターフェースボードを介してこのVMEバスに接続する方式を探っている。インターフェースボード上には交信用のインターフェースメモリとその制御回路が搭載されている。インターフェースメモリは、物理的にはVMEアドレス空間上に設けた128KBの共有メモリであり汎用部と推論部のいずれからも読み書きが行えるようになっている。

交信を開始する側は、制御情報とデータをインターフェースメモリ上に書き込むと同時に割込み信号を送る。受取り側は、インターフェースメモリから制御情報とデータを読み取り制御情報に基づいた処理を行う。この基本機構の上に、交信用論理チャネルと呼ぶ上位プロトコルをソフトウェアで実現し汎用部(UNIX)と推論部(SIMPOS)の通信を行う方式とした。




図2 SIMPOSの内部構造

PSI/UXでは、SIMPOSの固定ディスク、ウィンドウ、ネットワーク用ソケット等すべての入出力はUNIXの管理下にある入出力装置で実行される。このためSIMPOSの一部を改修している。図2はSIMPOSの内部構造を示しているが、図中影を付けた部分がSIMPOSをPSI/UX用に書き換えた部分である[7]。

但し、入出力サブシステムから下位の部分をUNIX機能でエミュレートするように書き換えたので、応用プログラムやプログラミングシステム(PS)では、オブジェクト・コード・レベルの互換を維持しつつ実現している。

次に、汎用部(UNIX)と推論部(SIMPOS)の通信を行うために設けた交信用論理チャネルと各入出力サブシステムの実現方式について述べる。




図3 交信用論理チャネル

(1) 交信用論理チャネル (図3)

交信用論理チャネルは、SIMPOSとUNIX間に結ぶ論理的な通信路であり、この中で制御情報やデータが流れる。交信用論理チャネルを実現するために、交信用のインターフェースメモリ (128KB) をアクセスするドライバをUNIXカーネルに追加した。

(2) SIMPOSファイル・システム

ディスク上にUNIXファイル領域とは別に、SIMPOSファイル領域を設けている。これは、両者のファイル・システムにはファイル名の文字数、バージョン管理方法、プロテクションの方式等で細かな相違があるためである。

UNIX側からSIMPOSファイルへの読み書きはSIMPOSを経由して行う。例えば書込みデータは、制御情報とともにSIMPOS上のディスクハンドラから交信用論理チャネル経由でUNIX上のディスクサーバ・プロセスに送られた後に、UNIXのシステムコールを用いて実際にSIMPOS用ディスク領域に書込む。PSI/UXではディスクキャッシュをSIMPOS上のメモリ空間に設けた。このためキャッシュ上にデータがある場合はUNIX側へのアクセスが発

生しないのでより高速にディスクアクセスできる。

(3) SIMPOS ウィンドウシステム (図4)

SIMPOS ウィンドウシステムは、大きく分けると次の3つの部分から構成される。

① SIMPOS ウィンドウマネージャ

SIMPOS ウィンドウシステムの論理的な管理を行う。具体的には、ユーザからの要求を解析し、UNIX側に対して描画コマンドを生成発行する。また、マウスやキーボードからの入力データを各SIMPOS ウィンドウへ振り分ける。

② ウィンドウ交信ハンドラ

UNIX側とのデータ送受信処理を行う。

③ SIMPOS ウィンドウサーバ

PSI側からのコマンドの受信・実行、Xサーバからのイベントと処理、およびPSI側へのデータの送信を行う。ウィンドウサーバはXlibレベルで実現している。

SIMPOS ウィンドウサーバは、Xウィンドウをベースにして実現したため、ネットワーク上に接続されているXサーバ付きのワークステーションやX端末からPSI/UXのSIMPOS ウィンドウを使用することが可能である。

(4) SIMPOSネットワークシステム

SIMPOSのソケット（ネットワーク通信の仮想的な端点）機能は、ソケット一つごとに、UNIX上のソケットサーバプロセスを一つずつ割り当てて実現している。これによって、UNIXでサポートしているソケット機能をSIMPOSからもそのまま利用できる。また、このソケットを利用してUNIX上の標準的プログラム間通信機能であるRPC（Remote Procedure Call）をSIMPOS上にも実現した。これによって、SIMPOS上においても、UNIXと同じようにRPC機能を用いたサーバやクライアントのプログラムを実現することができる。

3. 2 高速処理方式

PSI/UXは、ESP及びPrologを高速に実行するのに最適なハードウェア方式を採用している。ESPは、Prologにオブジェクト指向の機能を組込んだもので、記述性が高くシステムの開発効率を高めることができる反面、Prolog特有のユニフィケーション、バックトラック処理、及びオブジェクト指向のためのオブジェクト間メッセージ通信といった大きな処理を実行時に行う必要がある。このためESPの高速化を目標に各種のハードウェア方式を採用した[4],[6]。

以下にその主なものについて述べる。

(1) タグアーキテクチャ

バイブルインの上流にはオペランドのタグにより実行ステージのエンティアドレスを修飾する機能や、2方向、多方向の分岐条件を設定する機能がある。また、実行ステージにおいてはタグによる各種分岐機能が用意されている。これらの強力なタグ判定機構でデータタイプによる処理内容の変更を効率的に行うことができる。

(2) 5段のバイブルイン制御

PSI/UXは、Warrenの提案した仮想マシン（WAM）の命令セットを拡張した機械語命令セットを持ち、ESPプログラムはこの機械語命令列にコンパイルされて実行される。機械語命令は、推論実行時に最適化された五つのバイブルインステージに分解され、複数の機械語命令が並列に実行される。5段のバイブルインの各ステージは順にD（デコード）、A（アドレス計算）、R（データ読み出し）、S（データセットアップ）、E（実行）に分かれている。Eステージはマイクロプログラムによって制御される。バイブルイン上流ステージはオートデリファレンス機能を有しており、Prolog特有のデリファレンス処理を自動的に実行できる。




図4 SIMPOS ウィンドウの実現方式




図5 推論部のハードウェア構成

(3) メモリアーキテクチャ

キャッシュメモリを命令用とデータ用に分離する、いわゆるハーバードアーキテクチャを採用することによってパイプラインステージ間のメモリアクセス競合による性能低下を抑制し、性能向上を図っている[4], [9]。

また、バックトラック処理を高速に実行する neck-cut最適化のために新規に `undo` 情報を保持するトレインバッファを導入した。

3.3 ハードウェア構成

PSI/UXのハードウェアは推論部と汎用部から構成されている。図5に推論部のハードウェア構成を示す。推論部のハードウェアはVLSIや高速SRAMを使用し、CPUボードを1枚で実現し、推論機能の向上とともに小型化・高信頼性化を図った。

CPUの中心となるのがPUとCUの2種類の推論VLSIであり、最先端のセルベース方式で開発したVLSIである。図6にPU、図7にCUの構成を示す[4]。

(1) PU (Processing Unit)

PUは5段のパイプラインで制御され、ES、P、Prologを高速に実行することができる。

(2) CU (Cache Unit)

CUは命令キャッシュ(5Kバイト)、データキャッシュ(20Kバイト)および主記憶インターフェースで構成され、PUと主記憶間のデータ転送を高速に行うことができる。

(3) IOC (Input Output Control)

内部入出力バスを外部入出力バスに変換するための回路であり、外部入出力バスにはインターフェースボードが接続される。IOCは、上記の機能のほかにシステムタイマ、割込み制御、デバッグ機能も提供している。




図6 PU (Processing Unit) の構成

(4) インタフェースボード

交信用インターフェースメモリ(128Kバイト)を搭載し、汎用部のVMEバスに接続される。推論部と汎用部のいすれからも高速にアクセスできる2ポートメモリを実現している。




図7 CU (Cache Unit)の構成

4. 性能評価

4. 1 ベンチマーク性能

PSI/UXの代表的なPrologのベンチマークプログラムの実行性能を表1に示す。参考までにPSI IIとの性能比も付記したが全般的にPSI IIの2~3倍以上の実行性能が得られている[8]。

これに関しては、特にバイナリ化されたデータタイプ判定/デレファレンス処理及び新たに導入したトレールバッファが、マシンサイクルとサイクル数の両面で性能向上に大きく寄与していることが明らかになっている[4],[9]。

表1 PSI/UXのベンチマーク性能

ベンチマーク	性能 (KLIPS)	処理時間 (msec)	対PSI II 性能比
APPEND	1393.3	0.00072	3.24
LISP-TARAI	0.183	306.40	2.61
LISP-FIB	191.3	38.79	2.66
LISP-NREV	232.2	15.06	2.88
QSORT50	422.7	1.44	2.24
NREV30	1074.7	0.47	2.96
8QUEEN(ONE)	769.7	7.48	2.80
8QUEEN(ALL)	822.7	121.55	2.80
RVSBL	230.5	5.64	2.46
SREV4	434.0	0.49	3.19
SREV5	332.8	2.57	2.42
SRVE6	281.3	12.13	2.23
TRAV1000	332.3	6.38	2.50

4. 2 プログラム実行特性

表2に2種類ずつのベンチマークプログラム、応用プログラムについて、PSI/UXのプログラム実行特性及びPSI II性能比を示す。同表からベンチマークプログラムと応用プログラムの間にPSI IIとの性能比に差があることが分るが、この差は命令キャッシュのヒット率、実行(E)ステージの稼働率(Eステージが動作していたクロック数/全実行クロック数)などに依存する。

上記の各プログラムのメモリアクセス特性

(データキャッシュ、命令キャッシュのヒット率)、バイナリ動作特性(バイナリキヤンセルの頻度)をそれぞれ表2(b), (c)に示す。PSI/UXにおいてキャッシュがミスヒットした時のメンテナンスに要する時間はPSI IIと同じため、応用プログラムでそれほど性能が出ていないのはデータキャッシュのヒット率によると予想していたが、そうでないことが表2(b)よりわかる。アクセス頻度とも相関は見られなかった。また、命令キャッシュのヒット率はコンパイラ以外は比較的小規模なプログラムであるため、ほとんど100%となっている。コンパイラはOSのメソッド呼出しなどプログラムが広範囲に渡っているため、やや低い値になっている。コンパイラのような大規模プログラムではこのように命令キャッシュのヒット率が下がる傾向にあるので、このことが性能向上を抑制する一つの要因となっている。なお、アドレス変換バッファのヒット率は、すべて100%であった。

バイナリが途切れる頻度は直接性能差に影響していないことが表2(c)よりわかる。表2(d)のEステージの稼働率は明らかに性能値と相関があり性能向上の高いプログラムほどEステージの稼働率も大きい傾向がある。

PSI/UXのジャンプ命令は次のような種類に分類される。

① 無条件分岐 (a) ②無条件分岐 (b)

③2方向条件分岐 ④多方向分岐

①は分岐することが明らかで、分岐先もわかっているような命令である。この場合バイナリ

上流で指定することでバイブルайнの乱れを最小限にしてジャンプできる。②はEステージに来るまで分岐先がわからず、バイブルайнキャンセルを必ず伴うタイプである。③は与えられた条件を満たさなかった時のみ②のような動作となるが、条件を満たした場合はバイブルайнは一切乱れない。④は動作としては②と同じである。各プログラム内で実行された命令を調べたところ、Eステージの稼働率は実行時まで次の命令実行アドレスが求まらず、かつ、プログラムカウンタ（PC）を正しい値に更新するとすぐに処理を終えるような命令の頻度に関係していた。表2（e）にこの様子を示す。このような命令は、バイブルайнを乱すため効率的な処理を妨げることになる。

5. おわりに

PSI/SIMPOS開発・実行環境と、UNIXの環境を統合したPSI/UXの設計思想、アーキテクチャ、ならびに性能評価などについて述べた。

PSI/UXは、並列推論マシンPIM/mの要素プロセッサとして開発した推論VLSIを用いることにより、推論CPUを1ボード化することができた。また、論理型言語ESPの特長を考慮したアーキテクチャの大幅な改良と、半導体技

術の進歩による遅延時間短縮などの相乗効果により従来のPSI IIに比べて2～3倍以上の高性能を得ることができた。今後の課題としては、ウィンドウ表示の高速化と機能強化、及びRPCの機能強化等が挙げられる。

最後に、PSI/UXの開発に際して御指導を頂いたICOT研究部内田俊一郎長をはじめとする関係各位に深謝する。

参考文献

- [1] S.Uchida, et al.: Research and Development of the Parallel Inference System in the Intermediate Stage of the FGCS Project, Proc. of the Int'l. Conf. on Fifth Generation Computer Systems 1988(1988).
- [2] H.Nakashima, et al.: Hardware Architecture of the Sequential Inference Machine: PSI II, 4th IEEE Symp. on Logic Programming(1987).
- [3] K.Masuda, et al.: Preliminary Evaluation of the Connection Network for the Multi-PSI system, Proc. 8th European Conf. on AI(1988)
- [4] 中島(浩), 武田, 中島(克): PIM/m要素プロセッサのアーキテクチャ、並列処理シンポジウムSPP'90(1990)。
- [5] 上田, 湯浅, 益田: AIワークステーションPSI/UXの概要, 情報処理学会第43回全国大会, 2Q-1(1991)
- [6] 田辺, 池田他: AIワークステーションPSI/UXのハードウェア, 同全国大会, 2Q-2(1991)
- [7] 松本, 高橋他: AIワークステーションPSI/UXのソフトウェア構成, 同全国大会, 2Q-3(1991)
- [8] 佐伯, 池田他: PIM/mプロトエンジンのプロセッサの速度性能評価, 情報処理学会第42回全国大会, H2-4(1991)
- [9] 中島(浩), 武田: PSI II のモジュールアーキテクチャ評価, 情報処理学会計算機アーキテクチャ研究会, ARC-80-8(1990)

表2 PSI/UXのプログラム実行特性

項目	ワープラム	ヘンチャーカワープラム	応用ワープラム	
	BQUEEN (ONE_SOL)	NAIVE_ REVERSE	コンパイル	最短経路問題
(a) 対PSI II性能比	2.80	2.94	2.10	2.22
(b) テータキャッシュヒット率	0.980	0.974	0.983	0.976
(c) 命令キャッシュヒット率	0.999	1.000	0.935	1.000
(d) ハイラインキャンセル頻度 (回/全実行クロック)	0.021	0.007	0.015	0.015
(e) ハイラインキャンセル頻度 (回/全実行命令)	0.089	0.022	0.101	0.058
(f) 実行ステージ稼働率	0.868	0.927	0.707	0.779
(g) 効率の悪い ハイラインキャンセル頻度 (回/全実行クロック)	0.001	0.003	0.011	0.009