

ReVolver/C40 の設計及び実装

吉谷直樹[†] 重田大助^{††} 藤原雅宏[†]
五島正裕[†] 森眞一郎[†]
中島浩^{†††} 富田眞治[†]

ReVolver/C40 は、3つのステージによるマクロパイプライン構成、各ステージにおける様々な並列処理、バンクコンフリクトのないメモリ構成、サンプリング方法の単純化、レイキャスティング法の採用などの特徴をもったボリュームレンダリング専用並列計算機である。本論文では *ReVolver/C40* の設計及び実装ならびに、すでに動作しているユニットを用いた評価の結果を示す。そして、1フレームを 128^2 pixel、ボリューム空間を 128^3 voxel、システム周波数を 16MHz とした場合の画像生成速度の評価を行った結果、23.84 フレーム/秒の性能が得られることがわかった。

Design and Implementation of *ReVolver/C40*

NAOKI YOSHITANI,[†] DAIKU SHIGETA,^{††} MASAHIRO FUJIHARA,[†]
MASAHITO GOSHIMA,[†] SHIN-ICHIRO MORI,[†] HIROSHI NAKASHIMA^{†††}
and SHINJI TOMITA[†]

ReVolver/C40 is a parallel machine designed specially for volume rendering. The features of this machine are three stages macro-pipeline structure, various kind of parallelism in each stage, conflict free volume memory, the simplification of the way to sampling and adoption of the ray-casting algorithm. We have designed and implemented *ReVolver/C40*. As a result of this implementation, we find that *ReVolver/C40* can generate images of 128^2 pixels from 128^3 voxels volume in 23.84frames/s under system frequency of 16 MHz.

1. はじめに

ボリュームレンダリングは、3次元空間を単位立方体(ボクセルと呼ぶ)で構成されていると考え、この空間を2次元のスクリーンに投影する技法である。この技法は、従来医療画像分野において人体内部の可視化を行う上で重要であった。さらに近年では、スーパーコンピュータなどの高速な計算機を利用した科学技術計算の結果の可視化による解析手法としても重要な視されてきている。そのため我々は医療画像生成だけでなく、科学技術計算の結果の可視化をも行えるような新しい専用並列計算機 *ReVolver/C40* を開発している。この目的を達成するためには、半透明ボリュームの

表示、遠近法による画像生成、高速描画という3つの要件を満足する必要があり、*ReVolver/C40* ではそれぞれに対して以下に示すアプローチをとった。

半透明ボリュームの表示 科学技術計算の可視化に利用するために、*ReVolver/C40* はボリュームを半透明な物体として扱うことで、ボリューム全体の様子を把握することを可能にした。

遠近法による画像生成 視点の位置や視線の方向に制限がなく、遠近法による奥行きのある画像表示を可能にした。

高速描画 ボリュームレンダリングは膨大な記憶容量と計算量が必要である。この際、最も計算時間を要するピクセル値計算を最大限並列化することを念頭においた。そのために、1) レイキャスティングアルゴリズムを採用し、2) 主軸等間隔サンプリングアルゴリズム¹⁾に基づいた、3) バンクコンフリクトのない3次元メモリを開発した。

本稿では第2章において *ReVolver/C40* の概要について述べ、第3章ではレイキャスティングステージ(RCS)、第4章ではピクセル値計算ステージ(PCS)、第5章ではシェーディングステージ(SS)について述べ、第6章で *ReVolver/C40* の評価を述べる。そして

[†] 京都大学大学院工学研究科情報工学専攻

Division of Information Science, Graduate School of Engineering, Kyoto University

^{††} 京都大学工学部情報工学科

Department of Information Science, Faculty of Engineering, Kyoto University

^{†††} 豊橋技術科学大学情報工学科

Department of Information and Computer Science, Toyohashi University of Technology




図1 ReVolver/C40 の全体構成

第7章でまとめる。

2. ReVolver/C40 の概要

2.1 ReVolver/C40 の構成

ReVolver/C40 は図1に示すように、以下に示す3つのステージと、これらの3つのステージをまとめてシステム全体の制御を行い、ホストマシンからの指示にしたがって、他の構成要素に対してコマンド/データを転送する System Control Unit(以下 SCU) で構成される。

Ray Casting Stage(RCS) RCS は SCU から視点とスクリーンに関するパラメータ(ビューデータ)を受け取り、これらのデータと各ピクセルのスクリーン座標から視線ベクトルを求め、PCSにおけるボクセルサンプリング及びSSにおけるシェーディングに必要なデータ(視線データ)を出力する。RCS におけるこれらの処理を総称して視線生成処理と呼ぶ。

Pixel Calculation Stage(PCS) PCS はボリュームデータを保持しているステージであり、RCSからの視線データを受け取り、これらのデータに基づいてその視線上にあるボクセル値を読み出す。ボクセル値は 1byte のインデックス値なので、これを用いて属性テーブル¹⁾を参照し、ボクセルの色や透明度を求めてピクセル値計算を行う。そしてそのピクセル値を SS へ送る。

Shading Stage(SS) SS は、PCS から送られてくるピクセル値を、視線データに基づき適切な順序に並び替え、1 フレーム分のデータが揃った段階でシェーディングを行い、その結果を CRT に出力する。

2.2 ReVolver/C40 での並列処理

ReVolver/C40 は、画像生成、シェーディング、画像出力の3つの処理をフレームごとにパイプライン処理することで高速化を図っている(図2参照)。このな




図2 ReVolver/C40 のパイプライン構成

かで、画像生成は RCS と PCS が担当し、シェーディングと画像出力は SS が担当しており、それぞれが独立に処理を行っている。さらに、RCS と PCS 内ではピクセル単位のパイプライン処理が行われている。また、各ステージでも以下に示すような様々な並列処理を行っている。

RCS での並列処理 PCS の速度に見合った速度で視線データを生成するため、フレームをスキャンライン単位に分割して、8台のPEで並列処理を行っている。

PCS での並列処理 PCS はパイプライン構成になっており、それぞれの PE は視点に近いボクセルから順にピクセル値を計算し、自分の処理が終わると次の PE に計算結果を渡す。プロトタイプでは PE は 128 台使用する。

SS での並列処理 SS では、1) PCS から逐次的に送られてくるデータの受取りとそれを 16 台の PE で処理するための分配、2) シェーディング、3) シェーディングされたデータの収集と画像出力、という 3 段のパイプライン処理を行っている。またスクリーンを 16 個の 2 次元ブロックに分割し、それぞれを一つの PE に割り当て、シェーディング処理を並列に行う。

上述の通り RCS と SS は、処理すべきデータに対して、空間的な並列処理を、また PCS は、時間的な並列処理をそれぞれ行っている。このように RCS と

PCS、PCS と SSとの間では、並列処理の形態が異なるため、RCS ならびに SS では、並列処理効率を低下させずにこれらの差異を吸収するための措置が講じられている。

3. レイキャスティングステージ (RCS)

3.1 RCS の構成




図3 RCS 基板のレイアウト

RCS の基板上の構成を図3に示す。RCS の構成要素は主に以下の3つである。

View Buffer 全PEで共有されるメモリで、SCUからのビューデータ、DSPのプログラムなどを保持する。View Bufferは64Kwordsの容量をもつSRAMで構成され、シングルポート構成である。

Processing Element(PE) *ReVolver/C40*ではPEでのDSPには、TI社のTMS320C40を使用している。TMS320C40はGLOBAL BUSおよびLOCAL BUSと名付けられた2つのバスをもつ。RCSでは、GLOBAL BUS側にView Buffer、LOCAL BUS側にRay FIFO Bufferが接続される。これにより、ビューデータの読み出しバスと視線データの転送バスが分離され、PE間でのバス競合を軽減する。

Ray FIFO Buffer PEの生成した視線データを受け取るFIFO(First-In First-Out)メモリで、AG-FIFO Bufferと、DSP-FIFO Bufferの2種類が存在する。視線データを、視線そのものに関する情報と、ピクセル値に関する情報に分割、それぞれAG-FIFOならびにDSP-FIFOへ格納する。これにより、後述するPCSでのピクセル値計算とアドレス計算の並列処理が可能となる。

3.2 RCS の実装

RCSのソフトウェアを含めた実装の特徴をまとめると、以下のようなになる。

- (1) スキャンライン単位での並列処理: 同一スキャンライン上のピクセルに対する処理を、すべて同一のPEで行うと、視線生成処理が単純化され、高速化が可能となる。そこで、RCSでの並列処理の単位は、スキャンライン単位とした。
- (2) サイクリック分割による静的負荷分散: 1スキャンライン分の視線生成処理時間は、そのスキャンライン上の視線が、ボクセルを通過する割合に応じて変化する。しかしながら、隣接するスキャンライン内では負荷の急変が少なく、かつ、動的負荷分散を行っても、そのコストに見合う性能向上が得られない。そこでRCSでは、スキャンライン単位のサイクリック分割による静的負荷分散方式を採用した。
- (3) 視線データ転送の高速化: Ray FIFO Bufferは、RCS内の全PEの共有資源であり、各PEで並列に処理された視線データを一旦逐次化してPCSへ供給する役割を担っている。したがって、この部分はシステムの性能を支配する要所の1つとなっている。視線データ転送の効率を上げるために、1度に転送する視線データの数を増やせばよい。我々は、PCS内での視線生成処理時間、データ転送時間、PCSの処理速度のバランスを考慮して、64ピクセル単位で視線データ転送を行うことにした。

4. ピクセル値計算ステージ (PCS)




図4 PCS 基板のレイアウト




図 5 PCU の構成図

4.1 PCS の構成

PCS はピクセル値計算ユニット (PCU) を 1 次元に接続させた構成となっている。1枚のPCS基板(図4参照)には、8台のPCUを搭載し、このPCS基板を直列接続することで、PCSを構成する。プロトタイプシステムは128台のPE(16枚のPCS基板)で構成する。

PCUの構成要素は主に以下の5つである(図5参照)。
Processing Element(PE) ピクセル値計算や、交差判定を行う。TI社のDSP(TMS320C40)を採用する。ピクセルデータアクセスをLocal Busで、ピクセル値情報の送受信をGlobal Busで行う。

Address Generator(AG) サンプリングするピクセルのアドレス計算、ピクセル値の読み出し、隣接するAddress Generator間の通信を行う。また通常のDRAM Controllerとしての処理や、DSPのLocal BusやVoxel Latchの制御も行う。AGは、Xilinx社のFPGA(XC4010D)を用いて実現する。

FIFO Buffer 次段のDSPへピクセル値情報の送信を行うためのバッファである。

3D Volume Memory データを格納しているDRAMである。ReVolver/C40は最大で 512^3 voxelのボリューム空間を扱い、1voxelが1Byteなので、データの3重化¹⁾やプログラムの格納なども考慮して、4MBのDRAMを用いる。

Voxel Latch Address Generatorによってサンプリングされたピクセル値をDSPによって読み出されるまで保持しておく。

4.2 PCS の実装

PCSの実装の特徴をまとめると以下のようになる。

- (1) スケーラビリティ: PCSは、PCS基板を直列接続することで構成される。したがって、各PCUの3D Volume Memoryに格納すべきボリュームデータが4MB以下である限り、PCS基板の数に応じて、扱うボリュームデータのサイズを変化することができる。また、同一システムでも、1台のPCUが担当するボリュームデータの

サイズを増加することで、より大きなボリュームデータを処理することが可能である。ただし、この場合は、ボリュームサイズと処理時間のトレードオフが生じる。

- (2) PCU 内での並列処理: 3D Volume Memoryとして使用するDRAMは、アクセス時間が比較的大きく、ピクセル値計算時間と比較して無視できない。そこでサンプリングするピクセル値のアドレス計算と読み出しを行う専用ハードウェア(AG)を設けて、ピクセル値のプリロードを行い Voxel Latch に格納する。DSPへのピクセル値の供給は、Voxel Latch が行う。これにより、メモリアクセスとピクセル値計算の並列実行が可能となり、ピクセル値の読み出し時間の隠蔽を図っている。

5. シェーディングステージ (SS)

5.1 SS の構成




図 6 SS 基板の論理構成図

SSは、図6のようにメイン基板2枚からなる。1枚のメイン基板には、PEを1個持つサブ基板8枚が搭載されている。2枚のメイン基板は一方がMaster、もう一方がSlaveに設定される。SSの構成要素は主に次の3つである。

Pixel Transceiver(PT) 各ピクセルのデータを前のステージであるPCSから受けとり、その座標をもとにどのPEの担当であるかを計算し、そのPEの持つメモリにデータを書き込む。PTは、Xilinx社のFPGA(XC4010D)を用いて実現する。

Shading Unit(SU) 1個のSUはサブ基板1枚で構成されており、SSには16台のSUが搭載される。PTから受け取ったデータをもとに、depth

gradient shading によるシェーディング処理を施し、そのデータを書き込む処理を行っている。SU の構成については 5.2 節で詳しく述べる。

Video Signal Generator(VSG) SU でシェーディング処理を終え、VRAM からシリアルクロックに同期して送られてくる RGB データをアナログ信号に変換し、CRT に出力する。VSG は、Xilinx 社の FPGA(XC4010D) を用いて実現する。

5.2 SU の構成




図 7 SU 基板のレイアウト

SU の基板上の構成を図 7 に示す。SU の構成要素は以下の 5 つである。

Receive Buffer(RB) PT が PCS から受け取ったピクセルデータを書き込むバッファであり、4Mbit の SRAM を用いる。PT と DSP からのアクセスがあるため、物理的には 1 ポートであるが、時分割で仮想的に 2 ポートにしている。

RB Controller SRAM の制御と、PT と DSP からのアクセスの調停を行う。PT からのアクセスがあった場合はそちらを優先させる。RB Controller は、Xilinx 社の FPGA(XC4002A) を用いて実現する。

Processing Element(PE) シェーディングを行う。TI 社の DSP(TMS320C40) を採用する。

Output Buffer(OB) シェーディングを終えた RGB データを格納するバッファであり、CRT に出力するためのフレームバッファの役割もかねている。VSG と DSP からのアクセスがあるが、VSG が OB にアクセスする時間は長く、その間 OB を占有してしまうと DSP が長い間 OB に書き込むことができなくなる。よって OB では RAM ポー

トと SAM ポートという 2 つのアクセスポートを持つ VRAM を使用している。DSP からの書き込みは RAM ポートを使用し、VSG へのデータ転送は高速なシーケンシャルアクセスが可能な SAM ポートを使用する。VRAM は 8Mbit の容量を持つ。

OB Controller VRAM の制御と、VSG と DSP からのアクセスの調停を行う。OB Controller は、Xilinx 社の FPGA(XC4002A) を用いて実現する。

6. ReVolver/C40 の評価

ReVolver/C40 の画像生成速度についての評価を行なう。以下の評価は、現時点で動作している RCS 及び、PCS の一部を用いた実測値を用いた評価である。なお、ReVolver/C40 の設計上のシステム周波数は 25MHz であるが、現時点の実測値は 16MHz で動作させた場合の値である。

6.1 RCS の評価

RCS の画面生成速度は、視線生成処理と視線データ転送のどちらかに律速される。7 個の PE からのデータ転送時間 (T_{trans}) の和が視線生成処理時間 (T_{calc}) より長ければ ($T_{calc} \leq 7T_{trans}$)、各 PE の視線生成処理時間が視線データ転送時間に完全に隠蔽される。それ以外の場合は画面生成速度は視線生成速度に比例する。表 1 に、フレームサイズと視線がボリューム空間を通過する割合をパラメータとした、RCS の画面生成速度を示す。この値は、ある PE の視線生成プログラムの実行サイクル数(実測)をもとに、Ray FIFO Buffer の書き込みサイクルが 5 サイクルで、かつ、Buffer のあふれが生じないと仮定した場合の理論値である。表中の f_s はシステム周波数である。表中の () 内の値は実測値であるが、実測値が理論値に比べやや速くなっているのは、実際の Ray FIFO Buffer への書き込みサイクルが 4 サイクルの場合が多かったためと考えられる。

6.2 PCS の評価

PCS の画面生成速度は、各 PCU の DSP でのピクセル値計算時間と Address Generator がボクセル値を読み出す時間に依存する。実験の結果、ピクセル値計算時間が PCS の速度を決定し、Address Generator がボクセル値を読み出す時間は隠蔽できることがわかった。ピクセル値計算プログラムの実行サイクル数内訳(実測)を表 3 に示す。よって、PCS の画面生成速度は、1 台の PE が何枚の平面を担当するか、すなわちボリューム空間の大きさと、フレームの大きさによって決まる。またシステム周波数も速度に関係する。これらのこと考慮にいれて、実行サイクル数から算出した PCS の画面生成速度を表 2 に示す。表中の f_s はシステム周波数である。

表1 RCSの画面生成速度予測

フレームの大きさ	視線のボリューム空間通過の割合	画面生成速度	
		$f_s = 16\text{MHz}$	$f_s = 25\text{MHz}$
128^2pixel	100%	23.84frames/s	37.12frames/s
	0%	2.02frames/s(2.25frames/s)	3.52frames/s
	50%	1.88frames/s(1.88frames/s)	2.94frames/s
	100%	1.49frames/s(1.49frames/s)	2.32frames/s

表2 PCSの画面生成速度予測

PCSの台数	ボリューム空間の大きさ	フレームの大きさ	画面生成速度	
			$f_s = 16\text{MHz}$	$f_s = 25\text{MHz}$
128台	128^3voxel	128^2pixel	32.55frames/s	50.86frames/s
		128^2pixel	14.42frames/s	22.44frames/s
	512^3voxel	512^2pixel	0.90frames/s	1.40frames/s
		128^2pixel	32.55frames/s	50.86frames/s
512台	512^3voxel	512^2pixel	2.03frames/s	3.18frames/s

表3 ピクセル値計算プログラム実行サイクル数内訳
(実測)

処理内容	サイクル数
主軸判定、主軸データ送信	10
ピクセル値計算処理	11
ピクセル値送信処理	9
計	30

6.3 評価結果からの考察

これまでの評価は、RCS、PCS 単体での評価であったが、実際の画像生成速度は、RCS、PCS いずれか遅い方に律速される。システムクロック周波数を 16MHz で考えると、PE128 台構成のプロトタイプ PCS の場合、ボリューム空間が 512^3voxel の場合は PCS が律速し、フレームサイズ 512^2pixel の場合 0.90frame/s、 128^3voxel の場合は RCS が律速し、フレームサイズ 128^2pixel の場合 23.84frames/s であることがわかった。

ReVolver/C40 は、ボリューム空間の一辺のサイズと PCS 数が同じ場合に最大性能を發揮するので、プロトタイプシステムとしての有効性は示すことができたが、512 台の PE で PCS を構成するフルシステムに対しては、RCS の改良が必要であることがわかった。

7. まとめ

本稿では、ボリュームレンダリング専用並列計算機 *ReVolver/C40* の設計及び実装について述べ、また簡単な性能評価も行った。

現在 PCS は基板のデバックを行っている最中であり、SS は基板の設計を行っている段階である。今後の課題としてはこれらの作業を終了させ、*ReVolver/C40* 全体での性能評価を行う予定である。

謝 詞

メンター・グラフィックス・ジャパン株式会社の Higher Education Program の一環として製品とサービスをご提供頂き、また、日本テキサス・インストゥルメント株式会社の加藤賢二氏には、DSP ユニバーシティプログラムの一環として DSP 開発環境をご提供頂いたことに感謝します。また、プリント基板の作成にご協力頂いた、三精システム株式会社の藤代氏、森岡氏に感謝します。

なお本研究の一部は、文部省科学研究費補助金（一般研究（A）課題番号 06402057、基盤研究（C）課題番号 09680334 ならびに 奨励研究（A）課題番号 09780268）による。

参考文献

- 1) 対馬 雄次：ボリュームレンダリング専用並列計算機 *ReVolver/C40*、並列処理シンポジウム JSPP '95 発表論文 (1995)
- 2) 対馬 雄次：ボリュームレンダリング専用並列計算機 *ReVolver/C40* のアーキテクチャ、並列処理シンポジウム JSPP '94 発表論文 (1994)
- 3) 鷲島 敬之、西澤 貞次、浅原 重夫 共著：並列图形処理
- 4) 中嶋 正之、川合 慧 共著：グラフィクスとマンマシンシステム
- 5) Texas Instruments : TMS320C4x User's Guide