

大規模データパス・アーキテクチャにおける命令ブロック構成の検討

塚本 泰通[†] 安島 雄一郎[†] 辻 秀典[†]
坂井 修一[†] 田中英彦[†]

大規模データパス・アーキテクチャの処理単位は4つの基本ブロックを合わせた命令ブロックと呼ばれるものである。本論文では、命令ブロックの基本性質を示すとともに、命令ブロックを処理単位とするシミュレータ上で、生成方式の異なる命令ブロックを用い各々の性能評価を行った。その結果、静的分岐予測を用いた命令ブロックの生成方式が効率的であることを示した。

Study of Instruction Block on Very Large Data Path Architecture

YASUMICHI TSUKAMOTO,[†] YUICHIRO AJIMA,[†] HIDENORI TSUJI,[†]
SHUICHI SAKAI[†] and HIDEHIKO TANAKA[†]

Very Large Data Path Architecture fetches and executes instructions in a granularity called Instruction Block. An Instruction Block consists of four contiguous basic blocks, each of which can have up to 8 instructions. In this paper, we describe key properties of Instruction Block and evaluated some possible generation techniques. Evaluation showed that we can generate Instruction Blocks in an effective way using static branch prediction.

1. はじめに

現在の汎用プロセッサの主流であるスーパースカラ・プロセッサでは、2~3の命令レベル並列性が抽出可能である。そして、1サイクルに1つの分岐予測を行うことにより毎サイクル1基本ブロックをフェッチできる。基本ブロックは平均5命令から構成されているため、毎サイクル最大で2~3命令を実行可能な現在のプロセッサではフェッチ機構はボトルネックとならない。

しかし、命令スルーポットが5命令を越すプロセッサにおいては、現在の命令フェッチ機構を用いた場合実行機構に十分な命令を供給できずボトルネックとなる。この問題を解決するためには、毎サイクルに複数の分岐予測を行うことで従来よりも多くの制御依存関係を解消し、複数の連続する基本ブロックを毎サイクルにフェッチすればよい。これを行う命令フェッチ機構にトレースキャッシュ¹⁾²⁾を用いるものがある。

トレースキャッシュは命令フェッチ性能を大きく向上させる。しかし、分岐予測がはずれた場合は分岐命令以降にフェッチした命令がすべて無駄になり、フェッチ能力が向上した分回復ペナルティは大きなものとなる。そこで、大規模データパス (VLDP: Very Large

Data Path)・アーキテクチャ³⁾⁴⁾では、複数パス実行を行う。これにより分岐予測がはずれた場合でも正しいパスが投機的に実行されている可能性が高くなり、その場合には正しいパスに制御を移すことで回復ペナルティを隠蔽できる。

VLDP アーキテクチャでは複数パス実行を行うためすべてのパスがリタイアされるわけではなく、リタイアする命令数以上の命令をフェッチする必要がある。1サイクルに命令単位でフェッチする場合はフェッチ要求数が増えメモリアクセス数が増加する。また基本ブロック単位でフェッチする場合はIPC8を達成できない。そこで、複数の基本ブロックからなる命令群を単位としてフェッチ操作を行う。この命令群を命令ブロック (IB: Instruction Block) と呼ぶ。このIB単位でフェッチ、実行を行いIPC8を目指す。

本論文では、VLDP アーキテクチャにおけるIBの予備評価としてその構成を考察し、またシングルパス実行のシミュレータ上でいくつかの生成、フェッチ方式の評価を行う。

以下、まず2章ではVLDP アーキテクチャの概要を述べる。3章では命令ブロックの構成を示し、4章で命令ブロックの生成について述べる。5章で評価モデルを示し、6章で評価を行う。最後に7章でまとめる。

2. 大規模データパス・アーキテクチャ

VLDP アーキテクチャは、従来にない全く新しい

[†] 東京大学大学院 工学系研究科
Graduate school of Engineering, The University of Tokyo

分岐命令の飛先となる命令から始まる IB に対してのみフェッチが要求される。そのため、それ以外の IB はコードサイズを減らすため作成しない。しかし、レジスタ間接分岐命令や PAL コードの飛先は静的には分からないため、実行プロファイルを用いてその飛先の IB を作成する。ただし、実際にはレジスタ間接分岐命令の飛先判定などを静的に行うことは困難なため、IB を作成する際に飛先の候補をヒントとして与える必要がある。

また本論文で評価に用いた IB には以下の情報を付加する。

- 先頭命令の PC (IB を識別するためのもの)
- IB 内の 4 つの分岐命令の静的分岐予測結果 (分岐命令がない場合は Not Taken とする)
- IB 内最後の命令の次の PC (分岐命令なら静的分岐予測先、それ以外なら次の PC)

3.3 コードサイズ

本節ではオリジナルの命令列と IB のコードサイズの比較を行う。但し、オリジナルの命令とは IB に含まれる命令列を指し、IB 作成時に使われない命令は勘定しない。それぞれのコードサイズを表 1 に示す。IB のコードサイズは平均で約 5.6 倍増加している。しかし、1 つの IB に最大 32 個の命令が含まれていることを考えれば、それほど増加していない。

3.4 命令ブロックの充填率

IB は最大 32 命令からなる命令列であるが、実際には 8 命令より少ない間隔で分岐命令が出現することから全部埋まるとは限らない。基本ブロックは約 5 命令から構成され、IB は 4 つの基本ブロックから構成されることから平均約 20 命令を含むと予想される。実際に 32 命令中いくつかの命令で埋まっているのかを図 3 に示す。図 3 を見ると、どのベンチマークプログラムの IB も 20 命令 (充填率 60%) 前後から構成されており、予想通りの結果となっている。

また、1~32 命令それぞれから構成される IB の分布を図 4 に示す。一桁の命令しか埋まっていない IB は全体の中では少ない。19~28 命令を含む IB が多いが、特に注目すべき点は 32 命令全部埋まっている IB が一番多い点である。32 命令すべてが埋まっている IB は分岐命令を含まない連続した命令列であることが多く、最も効率的な命令実行が可能となる。このような IB が全体の 1 割を占めていることを考えると、IB を処理単位にすることは効率的であると期待できる。

4. 命令ブロックの生成

IB を生成する際にいくつかの手法が考えられる。本章では、本論文の評価に用いた生成方式について述べ、定性的に評価する。

ある PC から始まる IB は 3 章で述べたように複数




図 3 IB の充填率




図 4 IB に含まれる命令数別分布

(最大 8 つ) 存在する。その点に注目し、ある PC から始まる IB を作成する際、以下の 2 つを考える。1 つは作成可能な IB すべてを作成する方式である (以下、Eager 方式)。つまり、図 2 において 1~8 番の IB すべてを作成する。もう 1 つは作成可能な複数の IB の中から静的分岐予測により 1 つだけ選択し作成する方式であり、VLDP アーキテクチャで用いる手法である (以下、VLDP 方式)。図 2 においては 3 番の IB のみを作成する。

VLDP 方式と Eager 方式それぞれの長所と短所を以下に述べる。

● VLDP 方式

- 長所

- (1) コードサイズが Eager 方式より小さい
- (2) (1) から、ある PC から始まる IB の IB バッファ占有率が Eager 方式に比べて低い。そのため、IB バッファのヒット率が高くメモリアクセス回数が少ないと期待できる

- 短所

- (1) 静的分岐予測と動的分岐予測が異なる場合、その分岐命令以降にはフェッチ要求を出した命令とは異なるものが入っており、IB 内の命令利用率が低くなる (但し、動的分岐予

表 1 コードサイズの比較 (単位: Byte)

	go	m8ksim	compress	li	jpeg	perl	vortex	TOTAL
Original	208624	44396	16860	34084	70968	87368	317376	778676
IB	1056640	346624	178048	249984	432768	658304	1433088	4355456
増加率 (倍)	5.09	7.81	10.6	7.33	6.10	7.53	4.52	5.59

測が誤りで静的分岐予測が正しい場合、フェッチした IB 内には正しい命令列が入っており実行を継続できる)

- (2) (1) のため新たな IB をフェッチする必要が多くなり、フェッチ要求数が多くなる

● Eager 方式

- 長所

動的分岐予測通りの IB が存在するため、フェッチ要求通りの命令列をフェッチ可能となり、IB 内の命令利用率が高い

- 短所

- (1) VLDP 方式に比べコードサイズが最大 8 倍になる
- (2) (1) のため、ある PC から始まる IB の IB バッファの占有率が高いため、IB バッファのヒット率が下がりメモリアクセス回数が多いと予想される

VLDP 方式と Eager 方式の性能は、コードサイズの大/小とフェッチ要求通りの命令列の取り出し可能/不可能と IB バッファのコンフリクションによるメモリアクセス数の大/小のトレードオフにより決まると予測される。

5. 評価モデル

本章では、評価に用いる 3 つのモデルについて述べる。これらのモデルは IB の生成方式とフェッチ方式がそれぞれ異なる。

5.1 VLDP モデル

IB は VLDP 方式により生成し、フェッチ要求はフェッチする IB の開始 PC とその先 4 つの分岐命令に対する動的分岐予測結果の 2 つから行う。同じ開始 PC を持つ IB が IB バッファにない場合メインメモリにアクセスする。その次に投機的にフェッチする IB は、3.2 節で述べた IB に記述されている 4 つの静的分岐予測結果と 4 つの動的分岐予測結果を比較して決める。結果の異なる分岐命令がある場合はその動的分岐予測先から始まる IB を、すべて一致した場合は 3.2 節で述べた IB に記述されている次にフェッチする IB を投機的にフェッチする。

実行例を図 5 に示す。IB1 の開始 PC とその先 4 つの動的分岐予測からフェッチ要求を出す。IB1 をフェッチしてから、図 5(a) のように、IB に付加された静的分岐予測と動的分岐予測を比較する。この場合、2 番目の分岐命令の予測が異なっている。IB は静的分岐




図 5 VLDP モデルのフェッチの様子

予測に基づいて生成されるため、3 番目の BB は 2 番目の分岐命令の Not Taken の飛先の命令から始まる。しかし、動的分岐予測により Taken の飛先の命令が要求されている。そこで、図 5(b) のように Taken の飛先の命令から始まる IB2 を投機的にフェッチする。飛先は、2 番目の分岐命令はデコードした時に判明している。全体としては、図 5(c) に示すようなパスを実行する。このモデルは、4 章で述べた長所、短所を持つ。

5.2 完全一致モデル

IB は Eager 方式により生成し、フェッチ要求は開始 PC とその先 3 つの分岐命令に対する動的分岐予測結果の 2 つから行う。開始 PC が一致し、分岐予測結果が完全一致する IB が IB バッファにある場合のみ IB バッファからフェッチする。IB バッファに存在しない場合はメインメモリにアクセスする。その IB の次に投機的にフェッチする IB の開始 PC は、先にフェッチした IB に付加されている。

このモデルは、4 章で述べた長所、短所を持つ。

5.3 部分一致モデル

VLDP モデルと完全一致モデルの中間の性質を持つモデルである。IB の生成方式とフェッチ要求は完全一致モデルと同様に行う。しかし、開始 PC の一致する IB が IB バッファ内にあれば少なくとも 1 つの同じ BB を含むので、その IB をフェッチする (部分一致)。但し、複数候補がある場合はより一致している数が多いものをフェッチする。完全一致する場合は完全一致モデルと同様に、部分一致する場合は VLDP モデルと同様に、一致する IB が IB バッファにない場合はメインメモリから完全一致する IB をフェッチ

する。また、完全一致した場合は IB に付加されている次にフェッチすべき IB とし、部分一致した場合は VLDP モデルと同様にして次にフェッチすべき IB を決定する。

これにより、完全一致モデルに比べフェッチ要求通りの IB はフェッチできない場合が多くなるが、IB バッファのヒット率は向上しメモリアクセス数の削減が期待できる。

6. 評 価

マルチパス実行プロセッサでは、パス管理の戦略が性能に大きく影響を及ぼす。本論文の目的は IB の基本的性質の予備評価を行うことにあるため、パス管理を行わなくてよいシングルパス実行プロセッサのシミュレータ上で、5 章で述べた 3 つのモデルの評価を行う。性能は IB バッファのヒット率、Fetched IPC(以下 FIPC)、Retired IPC(以下、IPC) で比較する。

6.1 評価環境

6.1.1 動的分岐予測

動的分岐予測は、IB のフェッチ性能に大きな影響を及ぼす。本シミュレーションでは、gshare 方式と bimodal 方式を併せた Combining Branch Predictor⁶⁾を用い、ある PC を与えるとその先 4 つの分岐命令の分岐予測を 1 サイクルで出せるものとする。9 命令以上分岐命令が出現しない場合は 8 命令目を分岐命令と見なし、分岐予測は Not Taken とする。動的分岐予測の精度を上げるため、インデックスの大きさは 1M エントリとする。

6.1.2 プロセッサモデル

プロセッサモデルは、シングルパス実行で毎サイクル 11B をフェッチ、処理可能なフェッチユニットと実行ユニットを持つものを想定する。フェッチしてから 5 サイクル後に IB は実行完了し、分岐結果などはそのサイクルに判明する。判明するまでは動的分岐予測により投機的に IB をフェッチし、分岐結果が判明して予測が正しければ実行を継続、誤っていれば投機的にフェッチした IB をフラッシュし正しい IB からフェッチする。

IB バッファは、1 ライン 11B で 4way set associative とし置換方式は LRU とする。また、1 サイクルで IB をフェッチ可能とする。2 次キャッシュは想定せず、IB バッファでミスした場合はメインメモリからフェッチする。このメインメモリアクセスレイテンシは 30 サイクルとする。

また IB バッファの容量をパラメータとし、純粋な命令領域の大きさを 32KByte~1MByte で変化させる。

6.2 結 果

図 6 にヒット率、図 7 に FIPC、図 8 に IPC の各モデルにおける IB バッファの各容量における変化を

示す。横軸が命令ブロックバッファの容量で縦軸がそれぞれヒット率と FIPC、IPC の値となっている。結果は、ヒット率、FIPC、IPC ともに VLDP モデルが一番性能がよい。

また、図 9 に命令ブロックバッファの容量を 256KB にした時の、各モデルのメモリアクセス回数と IB 内の命令利用率を示す。IB 内の命令利用率とは、実行した IB のなかで実際に実行された命令の割合のことである。

6.3 考 察

図 9 に示す通り、VLDP モデルのメモリアクセス回数は部分一致モデルの約 2 分の 1、完全一致モデルの約 3 分の 1 になっている。これは用意する IB の数がかもとも他の 2 つに比べ少ないため IB バッファのコンフリクションが少ないからであり、図 6 に示す IB バッファのヒット率が VLDP モデルが一番高いことから分かる。ヒット率が高いとメモリアクセスによる数~数十サイクルのミスペナルティを減らすことができ、フェッチ性能向上に繋がる。そのため、図 7 に示すように FIPC においても VLDP モデルが一番高い値になっている。一番ヒット率の悪い完全一致モデルはメモリアクセス回数が多いためミスペナルティが大きくなり、結果として FIPC が一番低くなっている。VLDP モデルと完全一致モデルの中間の性質を持つ部分一致モデルでは、ヒット率、メモリアクセス回数ともに中間の値となっており、その結果 FIPC も中間の値になっている。

一方、図 8 に示す通り IPC においてはそれぞれのモデルの差が小さくなっている。これは図 9 に示す通り、VLDP モデルと部分一致モデルは IB 内の命令利用率が悪いのに対し完全一致モデルは IB 内の命令利用率が良いためと考えられる。VLDP モデルと完全一致モデルの差は縮まったが、3 倍ものメモリアクセス回数の違いが 15% の命令利用率の違いより性能に影響し、VLDP モデルが優位を保っている。しかし、部分一致モデルと完全一致モデルではほぼ同じ性能まで近づき、IB 内の命令利用率の悪さがメモリアクセス回数の少なさを打ち消す結果となった。

以上から、VLDP 方式のようにある PC から始まる IB は 1 つのみにし IB バッファのヒット率を高くした方がメモリアクセス回数を大幅に減らすことができ、比較方式のように全部生成するより高い性能を出すことが可能であることが分かった。VLDP モデルでは IB 内の命令利用率が低くなるがメモリアクセス回数の減少を上回る性能低下はなく、また複数パス実行を行う場合は IB 内の命令利用率のシングルパス実行よりも高くなることが予想されるため、それほど問題は無いと考えられる。




図 6 ヒット率の変化




図 7 FIPC の変化




図 8 IPC の変化

7. おわりに

本論文では、VLDP アーキテクチャにおける IB の予備評価として IB の基本的な性質を示した。また、ある命令から始まる IB を生成する際、可能性のある 8 つすべて生成する方式と静的分岐予測を用いて 1 つだけ生成する方式を考え、シングルパス実行プロセッサ・モデルのシミュレータ上で性能評価を行った。そ




図 9 メモリアクセス回数と IB 内命令利用率

の結果、静的分岐予測を用いて 1 つだけ生成するという VLDP アーキテクチャで採用した方式の方が性能が高いことを示した。

今後の方針は、シングルパス実行プロセッサ・モデル上で VLDP アーキテクチャで採用した IB の生成方式の有効性が示されたことから、複数パス実行プロセッサ上でも評価を行いその有効性を示していく。

謝辞 本研究の一部は、文部省科学研究費補助金(基盤研究(B)課題番号 11480066)および(株)半導体理工学研究センターとの共同研究によるものである。

参考文献

- 1) Eric Rotenberg, Steve Bennett, and James E. Smith. Trace Cache: a Low Latency Approach to High Bandwidth Instruction Fetching. *29th intl, Symp. on Microarchitecture*, pp. 24-34, December 1996.
- 2) S.Jeram Patel, D.Holmes Friendly, and YaleN. Patt. Critical Issues the Trace Cache Fetch Mechanism Technical Report. *CSE-TR-335-97*, 1997.
- 3) 辻秀典, 安島雄一郎, 坂井修一, 田中英彦. 大規模データバス・アーキテクチャの提案. *SWoPP2000*, 2000.
- 4) 安島雄一郎, 辻秀典, 坂井修一, 田中英彦. 大規模データバス・アーキテクチャの実行機構. *SWoPP2000*, 2000.
- 5) 日本デジタル イクイップメント株式会社監訳・編, 高澤 嘉光訳. 64 ビット RISC Alpha AXP アーキテクチャ概要. 1993.
- 6) S.McFarling. Combining Branch Predictors. Technical report. *WRL Technical Note TN-36*, 1993.