マルチ GPU 上での **骨み込みニューラルネットワークにおけるハイブリッド並列処理**

Hybrid Parallelization for Convolutional Neural Network on Multi-GPU

綿貫 幸†

Yuki Watanuki

吉田 明正†

Akimasa Yoshida

はじめに 1

深層学習は多くの分野で活用されているが,性能向上 を目的とした訓練データやパラメータの大規模化によ る学習時間の増加が課題となる.マルチ GPU を用いた 深層学習の並列処理手法として,データ並列とモデル並 列がある.データ並列は単純な実装で学習時間を短縮す ることができ、モデル並列は学習に必要なメモリ容量を 抑えつつ,パイプライン処理の適用によって学習を高速 化することができる.本稿では,代表的な深層学習モデ ルである CNN に対して,マルチ GPU 環境において各 GPU に複数ステージを割り当てるモデル並列を適用し, データ並列と組み合わせたハイブリッド並列による高速 化を図る.画像分類 CNN のマルチ GPU 向け並列プロ グラムを CUDA と OpenMP を用いて実装し, NVIDIA Tesla K80 搭載サーバ上で性能評価を行い,提案手法の 有効性を確認した.

マルチ GPU による深層学習の並列処理 2 本章では,深層学習の並列処理手法について述べる.

2.1 データ並列

データ並列は,1つの学習モデルを複数のデバイスに 複製することで,複数のバッチを並列に処理する手法で ある.2GPUによるデータ並列の実装例を図1に示す. 図のように各 GPU に割り当てられたミニバッチの逆伝 播までが完了した後,1つの GPU に勾配を集約し平均 化する.その値によって更新されたパラメータを各 GPU に複製すると,次のミニバッチが投入され,学習が進行 する.データ並列はモデルに手を加える必要がなく,容 易に深層学習の高速化を達成することが可能である.し かし,モデル全体を複製する手法であるため,大規模な パラメータを持つモデルにおいては,メモリ不足や通信 時間の増加が起こり得る.また,学習時の実質のバッチ サイズがデバイス数に比例して増大するため,過剰に並 列性を高めると精度劣化を招く.

2.2 モデル並列

モデル並列は,1つの学習モデルを複数のステージに 分割し,各ステージをデバイスに割り当てる手法である. これにより,大規模なモデルを実装する際の要求スペッ クを低減することができる.さらに,パイプライン型モ デル並列は,ミニバッチをマイクロバッチに分割してパ イプライン処理を適用することで,深層学習の高速化を i達成する [1][2].図2は,モデルを2つのステージに分 割し,2つのマイクロバッチを並列に処理するパイプラ イン型モデル並列の実装例である.図のようにマイクロ バッチを並列に処理し,最後尾のマイクロバッチの逆伝

† 明治大学大学院先端数理科学研究科ネットワークデザイン専攻 Network Design Program, Graduate School of Advanced Mathematical Sciences, Meiji University

: forward : backward : idle								
GPU0	mini-batch0	mini-batch0	grad averaging update	parameter	mini-batch2			
GPU1	mini-batch1	mini-batch1		copy	mini-batch3			

図 1 2GPU によるデータ並列.

						: forwa	rd	: ba	ckward		: idle	
GPU0	micro- batch0 stage0	micro- batch1 stage0			micro- batch0 stage0	micro- batch1 stage0	micro- batch2 stage0	micro- batch3 stage0			micro- batch2 stage0	
GPU1		micro- batch0 stage1	micro- batch1 stage1	micro- batch0 stage1	micro- batch1 stage1			micro- batch2 stage1	micro- batch3 stage1	micro- batch2 stage1	micro- batch3 stage1	

図 2 2GPU による 2 分割パイプライン型モデル並列.

播完了時に勾配を平均化し,ステージ毎にパラメータを 更新する.このとき,デバイス間の通信はステージ間の 入出力データの受け渡しに限られるため,データ並列と 比較して通信時間の抑制が期待できる.パイプライン処 理による速度向上率は,より負荷が大きいステージの処 理時間に依存するため,各ステージ間の負荷が均等にな るように分割位置を決定する必要がある.

本章では,本稿で提案するハイブリッド並列の手法と, その実装方法について述べる.

3.1 データ並列とモデル並列の併用

本稿では,データ並列とパイプライン型モデル並列を 併用することで,深層学習の高速化を実現し,かつ大規 模なモデルに対応可能なハイブリッド並列の手法を提案 する.4GPU上で提案手法によるハイブリッド並列を適 用した実装は,図3のようになる.まず2GPU上でパ イプライン型モデル並列を実装し,パイプラインを複製 することで2バッチを同時に処理するデータ並列を実装 している.また,各GPUに2つのステージが割り当て られるようにモデルの分割数を増やすことで,パイプラ イン処理のさらなる速度向上を図っている[3].ここで, 2.2節で述べたように,パイプライン処理の効率を高め るためには,ステージ間の負荷の不均衡を考慮する必要 がある.そこで本稿では,CNN 各層の順伝播における 実行時間を計測し , 順伝播のパイプライン処理時間が最 短となるように分割位置を決定する[3].

3.2 画像分類 CNN へのマルチ GPU 並列処理の実装 本稿では, C++で実装された画像分類 CNN[4] に対し て提案手法を適用する.CNNの各層の処理にはCUDA カーネルと cuBLAS ライブラリ関数を使用しており,各 処理は GPU 上で実行される.マルチ GPU 向けの並列 処理の実装には, OpenMPを使用する. 順伝播を開始 する直前で, parallel 指示文により4スレッドの並列

ハイブリッド並列による深層学習の高速化 3

						: forwa	ard	: ba	ckward		: idle	
GPU0	micro- batch0 stage0	micro- batch1 stage0	micro- batch0 stage2	micro- batch1 stage2			micro- batch0 stage2	micro- batch1 stage2	micro- batch0 stage0	micro- batch1 stage0	micro- batch4 stage0	
GPU1		micro- batch0 stage1	micro- batch1 stage1	micro- batch0 stage3	micro- batch1 stage3	micro- batch0 stage3	micro- batch1 stage3	micro- batch0 stage1	micro- batch1 stage1			
GPU2	micro- batch2 stage0	micro- batch3 stage0	micro- batch2 stage2	micro- batch3 stage2			micro- batch2 stage2	micro- batch3 stage2	micro- batch2 stage0	micro- batch3 stage0	micro- batch6 stage0	
GPU3		micro- batch2 stage1	micro- batch3 stage1	micro- batch2 stage3	micro- batch3 stage3	micro- batch2 stage3	micro- batch3 stage3	micro- batch2 stage1	micro- batch3 stage1			

図 3 提案手法による 4GPU 上でのハイブリッド並列.

領域を作成し,スレッド番号による分岐でマルチ GPU 並列処理を行う.パイプライン処理の工程が進む毎に #pragma omp barrierによる同期処理を挟み,逆伝播 完了時にはステージ毎に勾配を平均化し,更新したパラ メータの複製を行う.

4 NVIDIA Tesla K80 搭載サーバ上での性能評価
本章では,性能評価について述べる.

4.1 性能評価環境

性能評価に用いるマルチ GPU サーバの構成を,表1 に示す.本性能評価では,CIFAR-10データセット[5]を 用いた10クラスの画像分類 CNN プログラムに提案手 法を適用し,学習時間を測定する.

表1 性能評価に用いるマルチ GPU サーバの構成.

マシン	NVIDIA Tesla K80 搭載サーバ
プロセッサ	Intel Xeon E5-2680 v3
1000	$(2.5 \text{GHz}, 12 \text{Core} \times 2)$
メモリ	64GB
GPU	NVIDIA Tesla K80×2 (GK210×4)
OS	CentOS 6.9
CUDA Toolkit	9.1
g++	5.3.1

マルチ GPU 上でのハイブリッド並列 CNN の性 能評価

図4は,バッチサイズを100として20エポックまで 学習したCNNの訓練データ正解率を示す.ここで,MP はモデル並列,DPはデータ並列を適用した実装である. 20エポック完了時の精度を1GPU実行と比較すると,4 分割MP+2DPの実装は2.67%低下しているが,これは データ並列の適用によりバッチサイズが2倍になってい るためと考えられる.

また,図5は,各実装方法において1ミニバッチ分の 学習に関わるGPUメモリ使用量の概算値を示す.数値 は各層の入出力,正解ラベル,学習パラメータ,勾配, 最適化に利用するモーメントの合計サイズとして算出し ている.データ並列を適用している場合は,パラメータ 更新時に集約される勾配を含む.図5より,1GPUあた りの最大メモリ使用量を1GPU実行時と比較すると,2 分割 MP+2DPの実装では72.5%,4分割 MP+2DPの 実装では61.4%に抑えられている.

さらに,表2は,各実装におけるエポック平均学習時 間と1GPU実行に対する速度向上比を示す.提案する 4分割 MP + 2DP の実装は,1GPU実行比で1.838 倍 の速度向上が得られ,2分割 MP+2DP の実装と比較す ると,実行時間を87.4%に短縮することができた.以上 の結果から,提案手法によるマルチ GPU 上でのハイブ リッド並列処理について,有効性が確認された.





図 5 1 ミニバッチの学習に関わる GPU のメモリ使用量.

表2 学習時間(エポック平均).

	エポック平均	速度向上比					
	実行時間 [s]	[倍]					
1GPU	8213.1	1.000					
2 分割 MP+2DP(4GPU)	5115.0	1.606					
4分割 MP+2DP(4GPU)	4469.2	1.838					
(注)MP:モデル並列,DP:データ並列.							

5 おわりに

本稿では、マルチ GPU 上での深層学習の高速化を目 的として、データ並列とパイプライン型モデル並列の併 用によるハイブリッド並列を提案した。画像分類 CNN プログラムに対してマルチ GPU 並列処理を CUDA と OpenMP により実装し、提案手法を適用した。マルチ GPU サーバ上での性能評価の結果、4 分割モデルを用い たハイブリッド並列は、2 分割モデル並列を用いたハイ ブリット並列と比較して、GPU のメモリ使用量を抑え た上で実行時間を 87.4%に短縮することができており、 提案手法の有効性が確かめられた。

参考文献

- Huang, Yanping, et al. GPipe: Efficient training of giant neural networks using pipeline parallelism, Proceedings of the 33rd International Conference on Neural Information Processing Systems, pp.103-112, 2019.
- [2] Narayanan, Deepak, et al. PipeDream: generalized pipeline parallelism for DNN training, Proceedings of the 27th ACM Symposium on Operating Systems Principles, pp.1-15, 2019.
- [3] 綿貫幸,吉田明正.マルチ GPU 上での畳み込みニューラ ルネットワークにおけるモデル分割配置,情報処理学会研 究報告,2023-HPC-188-7,2023.
- [4] 藤田毅. C++で学ぶディープラーニング,マイナビ出版, 2017.
- [5] The CIFAR-10 dataset. https://www.cs.toronto.edu/ ~kriz/cifar.html.